一种阵列基板、显示面板及显示装置专利检索-教育密码术显示广告印鉴专利检索查询-专利查询网

一种阵列基板、显示面板及显示装置
申请号	CN202111177011.3	申请日	2021-10-09	公开(公告)号	CN113937157B	公开(公告)日	2024-04-16
申请人	武汉天马微电子有限公司;			发明人	匡建; 张蒙蒙; 吴员涛;
摘要	本发明公开了一种阵列基板，该阵列基板包括：像素电路，像素电路包括驱动晶体管、至少一个第一开关晶体管和至少一个补偿电容；其中，第一开关晶体管的部分沟道复用为补偿电容的一个极板。本发明实施例通过补偿电容对第一开关晶体管的栅极电压的变化量进行分压，能够减小因第一开关晶体管栅极电压跳变耦合至第一开关晶体管的沟道的电压，减小第一开关晶体管产生的漏电流，从而改善因漏电流而导致的驱动晶体管栅极电位不稳定的情况，提高像素电路所驱动的发光元件的发光稳定性，尤其是能够改善低频驱动下闪烁和抖屏的现象，提高显示效果。
权利要求	1.一种阵列基板，其特征在于，包括：像素电路，所述像素电路包括驱动晶体管、至少一个第一开关晶体管和至少一个补偿电容；其中，所述第一开关晶体管的部分沟道复用为所述补偿电容的一个极板；所述阵列基板还包括：衬底基板、位于所述衬底基板一侧的半导体层、以及位于所述半导体层相对的两侧第一金属层和第二金属层；所述第一开关晶体管包括第一栅极和第一有源层；所述第一金属层包括所述第一栅极，所述半导体层包括所述第一有源层；所述第一有源层包括第一沟道；在垂直于所述衬底基板所在平面的方向上，所述第一栅极至少覆盖所述第一沟道；所述补偿电容包括第一补偿电容；所述第二金属层包括所述第一补偿电容的第一极板；部分所述第一沟道复用为所述第一补偿电容的第二极板；所述第一有源层还包括第一电极和第二电极；所述第一沟道位于所述第一电极和所述第二电极之间，且所述第一电极、所述第一沟道和所述第二电极沿第一方向依次排列；所述第一栅极在所述第一方向上的长度大于所述第一补偿电容的第一极板在所述第一方向上的长度。 2.根据权利要求1所述的阵列基板，其特征在于，所述第一开关晶体管还包括第二栅极；所述第一有源层还包括第二沟道，且所述第二沟道与所述第一沟道互不交叠；所述第二栅极位于所述第一金属层或所述第二金属层；在垂直于所述衬底基板所在平面的方向上，所述第二栅极至少覆盖所述第二沟道。 3.根据权利要求2所述的阵列基板，其特征在于，所述第一有源层还包括第一电极、第二电极和第三电极；所述第一沟道位于所述第一电极与所述第二电极之间；所述第二沟道位于所述第二电极与所述第三电极之间；其中，所述第一电极与所述驱动晶体管的栅极电连接。 4.根据权利要求2所述的阵列基板，其特征在于，所述补偿电容还包括第二补偿电容；当所述第二栅极位于所述第一金属层时，所述第二补偿电容的第一极板位于所述第二金属层；或者，当所述第二栅极位于所述第二金属层时，所述第二补偿电容的第一极板位于所述第一金属层；部分所述第二沟道复用为所述第二补偿电容的第二极板。 5.根据权利要求4所述的阵列基板，其特征在于，所述第一有源层还包括第二电极和第三电极；所述第二沟道位于所述第二电极与所述第三电极之间，且所述第二电极、所述第二沟道和所述第三电极沿第二方向依次排列；所述第二栅极在所述第二方向上的长度大于所述第二补偿电容的第一极板在所述第二方向上的长度。 6.根据权利要求1所述的阵列基板，其特征在于，所述像素电路还包括与至少一个补偿电容一一对应的至少一个第一控制端；所述第一控制端与所述补偿电容的第一极板电连接。 7.根据权利要求6所述的阵列基板，其特征在于，至少部分所述第一控制端的第一控制信号为固定电压信号。 8.根据权利要求7所述的阵列基板，其特征在于，所述像素电路还包括初始化信号端和初始化模块；所述初始化模块的第一端与所述初始化信号端电连接，所述初始化模块的第二端与所述驱动晶体管的栅极电连接；其中，所述初始化信号端复用为接收所述固定电压信号的所述第一控制端。 9.根据权利要求7所述的阵列基板，其特征在于，所述像素电路还包括正性电源端和存储模块；所述存储模块分别与所述正性电源端和所述驱动晶体管的栅极电连接；其中，所述正性电源端复用为接收所述固定电压信号的所述第一控制端。 10.根据权利要求6所述的阵列基板，其特征在于，所述像素电路还包括与至少一个所述第一开关晶体管一一对应的至少一个第二控制端；所述第二控制端与所述第一开关晶体管的栅极电连接；所述第一开关晶体管用于在所述第二控制端的第二控制信号的控制下导通或关闭；其中，在所述第一开关晶体管处于关闭状态的时间段，与该所述第一开关晶体管对应的所述补偿电容电连接的所述第一控制端的至少部分第一控制信号的极性与所述第二控制端的第二控制信号的极性相反。 11.根据权利要求10所述的阵列基板，其特征在于，所述第二控制信号的频率与所述第一控制信号的频率相同。 12.根据权利要求10所述的阵列基板，其特征在于，所述第二控制信号由使能电平变为非使能电平的时间段为第一时间段；所述第一控制信号由所述非使能电平变为所述使能电平的时间段为第二时间段；所述第一时间段与所述第二时间段交叠；或者，所述第一时间段位于所述第二时间段之后；其中，所述第一开关晶体管用于在所述使能电平的控制下导通，以及在所述非使能电平的控制下关闭。 13.根据权利要求12所述的阵列基板，其特征在于，所述像素电路还包括第三控制端和发光控制晶体管；所述发光控制晶体管的栅极与所述第三控制端电连接；所述发光控制晶体管用于在所述第三控制端的第三控制信号控制下导通或关闭，并在导通时，控制所述驱动晶体管产生的驱动电流提供至发光元件；其中，所述发光控制晶体管的沟道类型与所述第一开关晶体管的沟道类型相同；所述第三控制端复用为所述第一控制端。 14.根据权利要求1所述的阵列基板，其特征在于，所述第一开关晶体管包括：初始化晶体管；所述像素电路还包括初始化信号端，所述初始化晶体管的源极和漏极中的一个与所述初始化信号端电连接，所述初始化晶体管的源极和漏极中的另一个与所述驱动晶体管的栅极电连接；和/或，阈值补偿晶体管；所述阈值补偿晶体管的源极和漏极中的一个与所述驱动晶体管的源极或漏极电连接，所述阈值补偿晶体管的源极和漏极中的另一个与所述驱动晶体管的栅极电连接。 15.根据权利要求14所述的阵列基板，其特征在于，当所述第一开关晶体管包括初始化晶体管和阈值补偿晶体管时，所述像素电路还包括两个第一控制端；当所述补偿电容的第二极板复用为所述第一开关晶体管的部分沟道时，两个所述第一控制端分别与不同所述补偿电容的第一极板电连接；其中，两个所述第一控制端分别接收不同的第一控制信号。 16.一种显示面板，其特征在于，包括：权利要求1～15任一项所述的阵列基板。 17.一种显示装置，其特征在于，包括：权利要求16所述的显示面板。
说明书全文	一种阵列基板、显示面板及显示装置技术领域 [0001] 本发明实施例涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。背景技术 [0002] 有机发光(Organic Light‑Emitting Diode，OLED)显示面板因具有自发光、对比度高、厚度薄、反应速度快、可用于挠曲性面板等优点，具有广泛的应用前景。 [0003] OLED显示面板的OLED元件属于电流驱动型元件，需要设置相应的像素驱动电路为OLED元件提供驱动电流，以使OLED元件能够发光。OLED显示面板的像素驱动电路通常包括驱动晶体管和至少一个开关晶体管等，开关晶体管能够将相应的信号写入至驱动晶体管的栅极，使得在发光阶段，驱动晶体管能够根据其栅极的电压产生驱动OLED元件的驱动电流。但是，开关晶体管的漏电流会引起驱动晶体管栅极电压不稳定的问题。发明内容 [0004] 本发明提供一种阵列基板、显示面板及显示装置，以改善引晶体管的漏电流引起的驱动晶体管栅极电压不稳定的问题，提高显示效果。 [0005] 第一方面，本发明实施例提供了一种阵列基板，包括： [0006] 像素电路，所述像素电路包括驱动晶体管、至少一个第一开关晶体管和至少一个补偿电容； [0007] 其中，所述第一开关晶体管的部分沟道复用为所述补偿电容的一个极板。 [0008] 第二方面，本发明实施例还提供了一种显示面板，包括：上述阵列基板。 [0009] 第三方面，本发明实施例还提供了一种显示装置，包括：上述显示面板。 [0010] 本发明通过在像素电路中设置与第一开关晶体管对应的补偿电容，且将第一开关晶体管的部分沟道复用为该补偿电容的一个极板，以在第一开关晶体管的栅极电压发生变化时，补偿电容能够对该栅极电压的变化量进行分压，减少第一开关晶体管的栅极与其沟道构成的寄生电容中所存储的电荷量，也即减小第一开关晶体管的沟道上的电荷量，如此能够减小因沟道上电荷引起的漏电流，从而能够降低对驱动晶体管的栅极电压的影响，在发光阶段，能够提高驱动晶体管所产生的驱动电流的准确性，进而提高该像素电路所驱动的发光元件的发光准确性，以达到提高显示效果的目的，尤其是能够改善低频驱动下的闪烁抖动的问题；同时，将第一开关晶体管的部分沟道复用为补偿电容的一个极板，此时补偿电容的另一个极板和第一开关晶体管的沟道仅能够构成电容结构，使得无论补偿电容中另一个极板上所电连接的信号如何变化都不会影响第一开关晶体管的导通或关闭状态，从而在简化像素电路结构的基础上，能够准确地控制第一开关晶体管的状态。附图说明 [0011] 图1是相关技术中一种像素电路的结构示意图； [0012] 图2是相关技术中一种阵列基板的膜层结构示意图； [0013] 图3是本发明实施例提供的一种阵列基板的膜层结构示意图； [0014] 图4是本发明实施例提供的一种像素电路的结构示意图； [0015] 图5是与图4对应的一种像素电路的驱动时序图； [0016] 图6是是本发明实施例提供的另一种像素电路的结构示意图； [0017] 图7是本发明实施例提供的又一种像素电路的结构示意图； [0018] 图8是本发明实施例提供的另一种阵列基板的膜层结构示意图； [0019] 图9是本发明实施例提供的又一种阵列基板的膜层结构示意图； [0020] 图10是本发明实施例提供的又一种像素电路的结构示意图； [0021] 图11是本发明实施例提供的又一种阵列基板的膜层结构示意图； [0022] 图12是本发明实施例提供的又一种像素电路的结构示意图； [0023] 图13是与图4对应的另一种像素电路的驱动时序图； [0024] 图14是本发明实施例提供的又一种像素电路的结构示意图； [0025] 图15是本发明实施例提供的又一种像素电路的结构示意图； [0026] 图16是与图4对应的又一种像素电路的驱动时序图； [0027] 图17是与图4对应的又一种像素电路的驱动时序图； [0028] 图18是与图4对应的又一种像素电路的驱动时序图； [0029] 图19是与图8对应的一种像素电路的驱动时序图； [0030] 图20是本发明实施例提供的又一种像素电路的结构示意图； [0031] 图21是本发明实施例提供的又一种像素电路的结构示意图； [0032] 图22是本发明实施例提供的一种显示装置的结构示意图。具体实施方式 [0033] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。在不脱离本发明的精神或范围的情况下，在本发明中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本发明的修改和变化。需要说明的是，本发明实施例所提供的实施方式，在不矛盾的情况下可以相互组合。 [0034] 对于有源驱动的OLED显示面板，发明人经过研究发现，由于晶体管的栅极与其沟道之间构成寄生电容，因此当开关晶体管的栅极电位发生变化时，由电容的耦合作用使得其沟道的电压随之发生变化，沟道电压变化越大，其漏电流越大，其对驱动晶体管的栅极电压造成的影响越大，从而影响驱动晶体管在发光阶段提供的驱动电流的大小，影响发光元件的发光稳定性，进而影响显示效果。 [0035] 图1是相关技术中一种像素电路的结构示意图，如图1所示，相关技术中的像素电路10'包括七个晶体管和一个存储电容Cst，该七个晶体管分别为驱动晶体管M3'、初始化晶体管M5'、数据写入晶体管M2'、阈值补偿晶体管M4'、第一发光控制晶体管M1'、第二发光控制晶体管M6'以及复位晶体管M7'。其中，初始化晶体管M5'的第一电极与驱动晶体管M3'的栅极电连接，初始化晶体管M5'的第二电极接收初始化信号Vref'，初始化晶体管M5'的栅极接收第一扫描信号S1'，在初始化阶段，第一扫描信号S1'为控制初始化晶体管M5'导通的使能电平，使得其能够将初始化信号端的初始化信号Vref'传输至驱动晶体管M3'的栅极，而在初始化阶段结束时，第一扫描信号S1'会由使能电平变为非使能电平，使得初始化晶体管M5'处于关闭状态；数据写入晶体管M2'的第一电极接收数据信号Vdata'，数据写入晶体管M2'的第二电极与驱动经晶体管M3'的第一电极电连接，驱动经晶体管M3'的第二电极与阈值补偿晶体管M4'的第一电极电连接，阈值补偿晶体管M4'的第二电极与阈值补偿晶体管M4'的栅极电连接，数据写入晶体管M2'的栅极和阈值补偿晶体管M4'的栅极均接收第二扫描信号S2'，在数据写入阶段，第二扫描信号S2'为控制数据写入晶体管M2'和阈值补偿晶体管M4'导通的使能电平，使得数据信号Vdata'能够通过数据写入晶体管M2'、驱动经晶体管M3'和阈值补偿晶体管M4'传输至驱动晶体管M3'的栅极，而在数据写入阶段结束时，第二扫描信号S2'会由使能电平变为非使能电平，以关闭数据写入晶体管M2'和阈值补偿晶体管M4'；第一发光控制晶体管M1'的第一电极接收第一电源电压信号PVDD'，第一发光控制晶体管M1'的第二电极与驱动晶体管M3'的第一电极电连接，驱动晶体管M3'的第二电极与第二发光控制晶体管M6'的第一电极电连接，第二发光控制晶体管M6'的与发光元件电连接，第一发光控制晶体管M1'和第二发光控制晶体管M6'的栅极均接收发光控制信号Emit'，在发光阶段，发光控制信号Emit'为控制第一发光控制晶体管M1'和第二发光控制晶体管M6'导通的使能电平，使得第一电源电压信号PVDD'能够通过第一发光控制晶体管M1'、驱动经晶体管M3'和第二发光控制晶体管M6'传输至发光元件以控制其发光，而在发光阶段结束时，发光控制信号Emit'会由使能电平变为非使能电平。此外，复位晶体管M7'的栅极接收的控制信号可以为第二扫描信号S2'，复位晶体管M7'的第一电极接收的复位信号可以与初始化信号Vref'相同，复位晶体管M7'的第二电极与发光元件的阳极电连接，以在第二扫描信号S2'的使能电平控制复位晶体管M7'导通时，能够将复位信号即初始化信号Vref'提供至发光元件的阳极，以对发光元件的阳极进行复位。 [0036] 图2是相关技术中一种阵列基板的膜层结构示意图，结合参考图1和图2所示，相关技术中的阵列基板包括阵列排布的像素电路，阵列基板至少包括分别用于设置像素电路中晶体管的栅极和有源层的金属层10'和半导体层20'，金属层10'与半导体层20'层叠设置。以阈值补偿晶体管M4'为例，金属层10'包括阈值补偿晶体管M4'的栅极M40'，半导体层20'包括阈值补偿晶体管M4'的第一电极M41'、第二电极M42'和沟道M43'，其栅极M40'与沟道M43'正对设置，使得其栅极M40'与沟道M43'形成寄生电容。在数据写入阶段结束时，第二扫描信号S2'由使能电平向非使能电平跳变，即阈值补偿晶体管M4'的栅极M40'电压由使能电平跳变为非使能电平，以阈值补偿晶体管M4'为P型晶体管为例，数据写入阶段结束时，阈值补偿晶体管M4'的栅极M40'电压由低电平Vl跳变为高电平Vh，使得阈值补偿晶体管M4'的栅极M40'电压升高了ΔV，此时因电容的耦合作用，使得阈值补偿晶体管M4'的沟道M43'的电压随之升高ΔV，阈值补偿晶体管M4'的沟道M43'上的电荷量增加。由于晶体管的漏电流与其沟道的电荷量相关，即沟道M43'上的电荷量越多，阈值补偿晶体管M4'的漏电流越大，且阈值补偿晶体管M4'的第一电极M41'直接与驱动晶体管M3'的栅极电连接，因此在阈值补偿晶体管M4'的沟道M43'具有较多的电荷量时，阈值补偿晶体管M4'会具有较大的漏电流，该漏电流会直接影响驱动晶体管M3'的栅极电压，从而影响驱动晶体管M3'所提供的驱动电流，进而影响其所驱动的发光元件的发光稳定性。 [0037] 尤其是，在低频驱动下，每个驱动周期的发光阶段较长，随着时间的推移，阈值补偿晶体管M4'的漏电流对驱动晶体管M3'的栅极的充电量越来越大，驱动晶体管M3'的栅极电压的变化越来越明显，使得发光元件在发光阶段的开始阶段具有较高的发光亮度，而在发光阶段的结束阶段具有较低的发光亮度，这使得从一个驱动周期结束到达下一驱动周期的发光阶段时，发光元件的发光亮度突然变亮，致使出现显示抖动和闪烁的问题，从而影响显示质量。 [0038] 为解决上述技术问题，本发明实施例提供一种阵列基板，该阵列基板包括：像素电路，该像素电路包括驱动晶体管、至少一个第一开关晶体管和至少一个补偿电容；其中，第一开关晶体管的部分沟道复用为补偿电容的一个极板。 [0039] 采用上述技术方案，通过在像素电路中设置与第一开关晶体管对应的补偿电容，且将第一开关晶体管的部分沟道复用为该补偿电容的一个极板，以在第一开关晶体管的栅极电压发生变化时，补偿电容能够对该栅极电压的变化量进行分压，减少第一开关晶体管的栅极与其沟道构成的寄生电容中所存储的电荷量，也即减小第一开关晶体管的沟道上的电荷量，如此能够减小因沟道上的电荷引起的漏电流，从而能够降低对驱动晶体管的栅极电压的影响，在发光阶段，能够提高驱动晶体管所产生的驱动电流的准确性，进而提高该像素电路所驱动的发光元件的发光准确性，以达到提高显示效果的目的，尤其是能够改善低频驱动下的闪烁抖动的问题；同时，将第一开关晶体管的部分沟道复用为补偿电容的一个极板，此时补偿电容的另一个极板和第一开关晶体管的沟道仅能够构成电容结构，使得无论补偿电容中另一个极板上所电连接的信号如何变化都不会影响第一开关晶体管的导通或关闭状态，从而在简化像素电路结构的基础上，能够准确地控制第一开关晶体管的状态。 [0040] 以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。 [0041] 在本发明实施例中，第一开关晶体管的沟道类型可以为P型或N型，在第一开关晶体管的沟道类型为P型时，该第一开关晶体管在低电平控制下导通，以及在高电平控制下关闭；而在第一开关晶体管的沟道类型为N型时，该第一开关晶体管在高电平控制下导通，以及在低电平控制下关闭；同样的，驱动晶体管的沟道类型也可以为P型或N型。基于对驱动晶体管的驱动能力的考虑，本发明实施例将驱动晶体管的沟道类型设置为P型，同时，为便于描述，在没有特别说明的情况下，以下均以第一开关晶体管的沟道类型为P型为例对本发明实施例的技术方案进行示例性的说明。 [0042] 图3是本发明实施例提供的一种阵列基板的膜层结构示意图，图4是本发明实施例提供的一种像素电路的结构示意图，结合参考图3和图4所示，像素电路包括驱动晶体管M3、至少一个第一开关晶体管T1和至少一个补偿电容C0；第一开关晶体管T1的部分沟道H复用为补偿电容C0的一个极板C12。 [0043] 其中，像素电路除包括驱动晶体管M3、第一开关晶体管T1和补偿电容C0外，还可以包括数据写入晶体管M2、初始化晶体管M5、第一发光控制晶体管M1、第二发光控制晶体管M6、复位晶体管M7和存储电容Cst。 [0044] 图5是与图4对应的一种像素电路的驱动时序图，结合参考图4和图5，t1时刻为像素电路的初始化阶段的开始时刻，第一扫描端Scan1的第一扫描信号scan1由高电平Vh变为低电平Vl，控制初始化晶体管M5导通，使得初始化信号Vref传输至驱动晶体管T的栅极，以对驱动晶体T的栅极和与驱动晶体T的栅极电连接的存储电容Cst进行初始化；在t2时刻为像素电路的初始化阶段的结束时刻，第一扫描信号scan1由低电平Vl变为高电平Vh，控制初始化晶体管M5关闭；t3时刻为像素电路的数据写入阶段的开始时刻，第二控制端Scan的第二控制信号scan2由高电平Vh变为低电平Vl，控制数据写入晶体管M2和阈值补偿晶体管M4导通，使得数据信号Vdata依次通过数据写入晶体管M2、驱动晶体管M3和阈值补偿晶体管M4写入至驱动晶体管M3的栅极，并存储于存储电容Cst中，同时还将驱动晶体管M3的阈值电压补偿至驱动晶体管T的栅极以及存储至存储电容Cst中，以使的驱动晶体管M3所提供的驱动电流与其阈值电压无关；t4时刻为像素电路的数据写入阶段的结束时刻，第二控制信号scan2由低电平Vl变为高电平Vh，控制数据写入晶体管M2和阈值补偿晶体管M4关闭；t5时刻为像素电路的发光阶段的开始时刻，第三控制端Emit的第三控制信号emit由高电平Vh变为低电平Vl，控制第一发光控制晶体管M1和第二发光控制晶体管M6导通，从正性电源端PVDD到负性电源端PVEE形成相应的电流通路，从而使得驱动晶体管M3根据其栅极产生的驱动电流提供至发光元件300中，以驱动发光元件300进行发光。此外，像素电路还包括复位阶段，该复位阶段可以与数据写入阶段同时进行，在复位阶段，第二控制端Scan2第二控制信号scan2会控制复位晶体管M7导通，使得复位信号Vref传输至发光元件300的阳极，以对发光元件300的阳极进行复位，以防上一驱动周期写入至发光元件300的阳极的电压影响下一驱动周期发光元件300的发光亮度。 [0045] 由此可知，数据写入阶段结束后，会进入发光阶段，且阈值补偿晶体管M4为与驱动晶体管T的栅极直接电连接的晶体管，使得阈值补偿晶体管M4的漏电流直接影响驱动晶体T的栅极电压。因此，至少一个第一开关晶体管T1可以包括阈值补偿晶体管M4。 [0046] 通过设置与第一开关晶体管T1对应的补偿电容，且将第一开关晶体管T1的部分沟道H复用为该补偿电容C0的一个极板C12，在第一开关晶体管T1的栅极G的电压发生变化时，补偿电容C0能够对该栅极G的电压的变化量进行分压，即补偿电容C0和第一开关晶体管T1的栅极G与其沟道H构成的寄生电容共同承担该栅极G的电压的变化量，如此能够减少第一开关晶体管T1的栅极G与其沟道H构成的寄生电容中所存储的电荷量，也即减小第一开关晶体管的沟道H上的电荷量，以减小因沟道H1上的电荷引起的漏电流，从而能够降低对驱动晶体管M3的栅极电压的影响，能够稳定驱动晶体管M3栅极电压，在发光阶段，能够提高驱动晶体管M3所产生的驱动电流的准确性，进而提高该像素电路所驱动的发光元件300的发光准确性，以在显示时能够稳定发光，达到提高显示效果的目的，尤其能够改善低频驱动下闪烁和抖动的问题。 [0047] 示例性的，补偿电容C0可以包括第一极板C11和第二极板C12，其中，第一开关晶体管T1的部分沟道H可以复用为补偿电容C0的第二极板C12，而补偿电容C0的第一极板C11可以设置于其他金属膜层，例如可以设置于第二金属膜层40。同时，由于仅将第一开关晶体管T1的部分沟道H复用为补偿电容C0的第二极板C12，因此补偿电容C0的第一极板C11与第一开关晶体管T1的部分沟道H仅构成电容结构，使得无论补偿电容C0中第一极板C11上所电连接的控制信号如何变化都不会影响第一开关晶体管T1的导通或关闭状态，从而在简化像素电路结构的基础上，能够准确地控制第一开关晶体管T1的状态。 [0048] 可以理解的是，图4仅为本发明实施例的示例性的附图，图4中示例性的示出了像素电路包括7个晶体管(M1、M2、M3、T1、M5、M6和M7)、一个存储电容Cst和一个补偿电容C0；而在本发明实施例中像素电路的结构不限于图4所示的情况，在像素电路包括驱动晶体管、至少一个第一开关晶体管和至少一个补偿电容的前提下，本发明实施例对像素电路的结构不做具体限定。 [0049] 为便于描述，本发明实施例均以图4所示出的像素电路为基础，对本发明实施例的技术方案进行示例性的说明。 [0050] 需要说明的是，图4仅示例性的示出了像素电路包括一个第一开关晶体管且该第一开关晶体管为像素电路中的阈值补偿晶体管。而在本发明实施例中像素电路包括至少一个第一开关晶体管，即像素电路可以包括一个、两个或多个第一开关晶体管，本发明实施例对像素电路中开关晶体管的数量及连接关系不做具体限定。 [0051] 示例性的，图6是本发明实施例提供的另一种像素电路的结构示意图，如图6所示，在像素电路中初始化晶体管M5也为与驱动晶体管M3的栅极直接电连接的晶体，使得第一开关晶体管T1也可以包括初始化晶体管M5。在初始化阶段完成时，初始化晶体管M5的栅极G的电压由低电平跳变为高电平，并在此后的数据写入阶段和发光阶段保持高电平；此时，补偿电容C0能够对初始化晶体管M5栅极G的电压变化量进行分压，以减少初始化晶体管M5沟道H中的电荷量，从而减小初始化晶体管M5产生的漏电流，能够稳定驱动晶体管M3栅极电压，则在此后的数据写入阶段能够使得数据信号Vdata准确地写入驱动晶体管M3的栅极，进而在发光阶段，驱动晶体管M3能够产生准确的驱动电流驱动发光元件300发光，以达到提高显示效果的目的，尤其能够改善低频驱动下闪烁和抖动的问题。 [0052] 示例性的，图7是本发明实施例提供的又一种像素电路的结构示意图，如图7所示，像素电路中可以包括两个第一开关晶体管T1，该两个第一开关晶体管T1分别为初始化晶体管M5和阈值补偿晶体管M4；相应的，像素电路中可以包括分别与初始化晶体管M5和阈值补偿晶体管M4对应的两个补偿电容，从而即能够减小初始化晶体管M5产生的漏电流对驱动晶体管M3的栅极电压的影响，也能够减小阈值补偿晶体管M4对驱动晶体管M3的栅极电压的影响，从而在使数据信号Vdata准确地写入驱动晶体管M3的栅极的前提下，能够确保发光阶段中驱动晶体管M3的栅极电压的稳定性。 [0053] 为便于描述，在没有特殊说明的情况下，本发明实施例均以第一开关晶体管仅为阈值补偿晶体管为例，对本发明实施例的技术方案进行示例性的说明。 [0054] 可选的，继续结合参考图3和图4，阵列基板还包括衬底基板10、位于衬底基板10一侧的半导体层30、以及位于所述半导体层30相对的两侧第一金属层20和第二金属层40；第一开关晶体管T1包括第一栅极G1和第一有源层At；第一金属层20包括第一栅极G1，半导体层30包括第一有源层At；第一有源层At包括第一沟道H1；在垂直于衬底基板10所在平面的方向上，第一栅极G1至少覆盖第一沟道H1；补偿电容C0包括第一补偿电容C1；第二金属层40包括第一补偿电容C1的第一极板C11；部分第一沟道H1复用为第一补偿电容C01的第二极板C12。 [0055] 具体的，第一金属层20可以位于半导体层30背离衬底基板10的一侧，第二金属层40位于半导体层30背离第一金属层20的一侧，为了使第一金属层20与半导体层30形成电容结构，以及第二金属层40与半导体层30形成电容结构，需在第一金属层20与半导体层30之间设置介质层，以及在第二金属层40与半导体层30之间设置介质层，因此可在第一金属层 20与半导体层30之间设置绝缘层50，在第二金属层40与半导体层30之间设置绝缘层，由于第二金属层40位于半导体层30背离第一金属层20的一侧，因此可直接将衬底基板10作为第二金属层40与半导体层30之间的绝缘层，如此可减少膜层的设置。 [0056] 需要说明的是，图3仅为本发明实施例示例的附图，本发明实施例示例不限于图3所示的阵列基板的膜层结构，还可以为其他结构。 [0057] 示例性的，图8是本发明实施例提供的另一种阵列基板的膜层结构示意图，如图8所示，衬底基板10可以包括第一缓冲层11和第二缓冲层12；第二金属层40可以位于第一缓冲层11与第二缓冲层12之间，如此可使第一缓冲层11作为第二金属层40和半导体层之间的绝缘层，第二金属层40可形成于第二缓冲层12靠近第一缓冲层11的一侧，从而无需为设置第二金属层40另设相应的支撑膜层，且无需在第二金属层40和半导体层30之间增加额外的绝缘层，可以减少阵列基板中的膜层，简化阵列基板的制作工艺，有利于阵列基板的轻薄化，进而有利于采用该阵列基板的显示面板的轻薄化。 [0058] 可选的，参考图8，第一有源层At还包括第一电极P1和第二电极P2；第一沟道H1位于第一电极P1和第二电极P2之间，且第一电极P1、第一沟道H1和第二电极P2沿第一方向X依次排列；第一栅极G1在第一方向X上的长度大于第一补偿电容C1的第一极板C11在第一方向X上的长度。 [0059] 具体的，第一栅极G1的长度可以大于第一沟道H1的长度，也可与第一沟道H1的长度相等，在第一栅极G1接收到使能电平信号时，使得第一沟道H1各个位置处的载流子都能被激活，第一沟道H1两端的第一电极P1与第二电极P2导通，从而使得第一开关晶体管T1处于导通状态；而将第一极板C11的长度设置为小于第一栅极G1的长度，且仅部分第一沟道H1复用为第二极板C12，能够使得第一极板C11和第二极板C12仅形成电容结构，即使第一极板C11接收到使能电平，第一沟道H1中仅复用为第二极板C12的区域内的载流子被激活，而第一沟道H1的其它位置处的载流子保持未被激活状态，保证第一沟道H1两边的第一电极P1和第二电极P2处于非导通状态，从而使得第一极板C11接收到的信号不会影响第一开关晶体管T1的状态。 [0060] 可选的，图9是本发明实施例提供的又一种阵列基板的膜层结构示意图，图10是本发明实施例提供的又一种像素电路的结构示意图，结合参考图9和图10，第一开关晶体管T1还包括第二栅极G2；第一有源层At还包括第二沟道H2，且第二沟道H2与第一沟道H1互不交叠；第二栅极G2位于第一金属层20或第二金属层40(图中仅示例性的示出了第二栅极G2位于第一金属层20的情况)；在垂直于衬底基板所在平面的方向上，第二栅极G2至少覆盖第二沟道H2。 [0061] 具体的，双栅晶体管具有内阻大、漏电流小的优点，通过将第一开关晶体管T1设置为包括第一栅极G1和第二栅极G2的双栅结构的晶体管，能够使第一开关晶体管T1本身就有较小的漏电流。在此基础上，可以仅在第一栅极G1所在的区域内设置第一补偿电容C1，而第二栅极G2所在的区域内未设置相应的补偿电容，相较于双栅结构的晶体管中，两个栅极所在的区域内都不设置补偿电容的情况，能够进一步减小第一开关晶体管T1的漏电流，从而在发光阶段能够保持驱动晶体管M3的栅极电压的稳定性，进而能够使像素电路所驱动的发光元件300保持稳定发光，有利于提高显示效果。 [0062] 可选的，如图9所示，第一有源层At还包括第一电极P1、第二电极P2和第三电极P3；第一沟道H1位于第一电极P1与第二电极P2之间；第二沟道H2位于第二电极P2与第三电极P3之间；其中，第一电极P1与驱动晶体管M3的栅极电连接。 [0063] 具体的，当第一开关晶体管T1包括双栅结构时，可以将第一开关晶体管T1视为两个晶体管，且该两个晶体管共用其沟道之间的电极(即第二电极P2)。由于直接与驱动晶体管M3的栅极电连接的晶体管的漏电流会直接影响驱动晶体管M3的栅极电压，因此，当仅在两个晶体管中的一个晶体管的栅极所在的区域设置补偿电容时，可选择与驱动晶体M3的栅极直接电连接的晶体管的栅极所在的区域设置补偿电容。如此，当第一开关晶体管T1的第一电极P1与驱动晶体管M3的栅极电连接时，可将位于第一电极P1与第二电极P2之间的部分第一沟道H1复用为第一补偿电容C1的第二极板，而位于第一沟道H1远离第一电极P1一侧的第二沟道H2不复用为补偿电容的极板，即仅在第一栅极G1所在的区域设置第一补偿电容C1，而在第二栅极G2所在的区域未设置相应的补偿电容，从而减小通过第一电极P1与驱动晶体M3的栅极直接电连接的第一沟道H1上的电压变化对驱动晶体M3的栅极电压的影响，进而有利于提高该像素电路驱动的发光元件300的发光稳定性，提高显示效果。 [0064] 可选的，图11是本发明实施例提供的又一种阵列基板的膜层结构示意图，图12是本发明实施例提供的又一种像素电路的结构示意图，结合图11和图12所示，补偿电容C0还包括第二补偿电容C2；当第二栅极G2位于第一金属层20时，第二补偿电容C2的第一极板C21可以位于第二金属层40，部分第二沟道H2复用为第二补偿电容C2的第二极板C22。 [0065] 具体的，当第一开关晶体管T1为双栅结构的晶体管时，第一开关晶体管T1的两个栅极G(第一栅极G1和第二栅极G2)所在的区域均可对应的设置补偿电容C0(第一补偿电容C1和第二补偿电筒C2)，可以在部分第一沟道H1复用为第一补偿电容C1的第二极板C12的基础上，还可以使部分第二沟道H2复用为第二补偿电容C2的第二极板C22，使得第一极板C21与部分第二沟道H2仅形成电容结构。如此，在第二栅极G2的电压发生变化时，第二补偿电容C2能够对该栅极电压的变化量进行分压，即第二补偿电容C2和第二栅极G2与第二沟道H2构成的寄生电容共同承担该栅极电压的变化量，如此能够减少第二栅极G2与第二沟道H2构成的寄生电容中所存储的电荷量，也即减小第二沟道H2上的电荷量，能够减小因第二沟道H2上的电荷引起的漏电流，从而能够进一步降低对驱动晶体管M3栅极电压的影响，稳定驱动晶体管M3栅极电位，在发光阶段，能够提高驱动晶体管M3所产生的驱动电流的准确性，进而提高该像素电路所驱动的发光元件的发光准确性，以在显示时能够稳定发光，达到提高显示效果的目的，尤其能够改善低频驱动下闪烁和抖动的问题。 [0066] 其中，部分第二沟道H2复用为第二补偿电容C2的第二极板C22，使得第二补偿电容C2的第一极板C21和部分第二沟道仅能够构成电容结构，无论第二补偿电容C2中第一极板C21上所电连接的控制信号如何变化都不会影响第一开关晶体管的导通或关闭状态，从而在简化像素电路结构的基础上，能够准确地控制第一开关晶体管的状态。 [0067] 需要说明的是，图11仅是本发明实施例示例性的附图，图11中仅示例性的示出了第一开关晶体管T1的两个栅极G同层设置，即第一栅极G1和第二栅极均位于第一金属层20，以及第一补偿电容C1的第一极板C11和第二补偿电容C2的第一极板C12均位于第二金属层40；而在本发明实施例中不限于图11所示的膜层设置结构，例如，当第一开关晶体管的第二栅极位于第二金属层时，第二补偿电容的第一极板可以位于第一金属层，此时，第一开关晶体管的两个栅极分别位于不同的金属层，第一补偿电容的第一极板与第二补偿电容的第一极板也位于不同的膜层。 [0068] 为便于描述，本发明实施例均以图11所示的膜层结构为例，对第一开关晶体管为双栅晶体管的实施例进行示例性的说明。 [0069] 可选的，继续参考图11，第一有源层At还包括第二电极P2和第三电极P3；第二沟道H2位于第二电极P2与第三电极P3之间，且第二电极P2、第二沟道H2和第三电极P3沿第二方向Y依次排列；第二栅极G2在第二方向Y上的长度大于第二补偿电容C2的第一极板C21在第二方向Y上的长度。 [0070] 具体的，第二栅极G2的长度可以大于第二沟道H2的长度，也可与第二沟道H2的长度相等，使得在第二栅极G2接收到使能电平信号时，使得第二沟道H2各个位置处的载流子都能被激活，使得第二沟道H2两端的第二电极P2与第三电极P3导通，从而使得对应的开关晶体管处于导通状态；而将第二补偿电容C2的第一极板C21的长度设置为小于第二栅极G2的长度，且仅部分第二沟道H2复用为第二栅极G2，能够使得第二补偿电容C2的第一极板C21和第二极板C22仅形成电容结构，即使第二补偿电容C2的第一极板C21接收到使能电平，第二沟道H2中仅复用为第二补偿电容C2的第二极板C12的区域内的载流子被激活，而第二沟道H2的其它位置处的载流子保持未被激活状态，保证第二沟道H2两边的第二电极P2和第三电极P3处于非导通状态，从而使得第二补偿电容C2的第一极板C21接收到的信号不会影响对应的开关晶体管的状态。 [0071] 可以理解的是，图11仅为本发明实施例示例性的结构，图11中仅示例性的示出了各结构之间的相对位置关系，其并非是实际的版图的设计位置。其中，第一方向X可以为与第二方向Y交叉的方向，或者第一方向也可以为与第二方向Y平行的方向，本发明实施例对此不做具体限定。 [0072] 可选的，像素电路还包括与至少一个补偿电容一一对应的至少一个第一控制端；当第一开关晶体管的部分沟道复用为补偿电容的第二极板时，第一控制端与补偿电容的第一极板电连接。 [0073] 具体的，以第一开关晶体管为单栅晶体管为例，继续结合参考图3和图4，补偿电容C0的第一极板C11接收第一控制端A的第一控制信号a1。其中，第一控制信号a1可以为固定电压信号或可变电压信号。当第一控制信号a1为固定电压信号时，第一极板C11和第二极板C12构成的补偿电容C0对第一开关晶体管T1的栅极G电压的变化量具有固定的分压量；而当第一控制信号a1为可变电压信号时，依据第一控制信号a1的变化情况，第一极板C11和第二极板C12构成的补偿电容C0对第一开关晶体管T1的栅极G电压的变化量的分压情况具有差异。 [0074] 需要说明的是，上述仅以第一开关晶体管为单栅晶体管为例对本发明实施例的技术方案进行了示例性的说明，在本发明实施例中第一开关晶体管也可以为双栅晶体管，且当第一开关晶体管为双栅晶体管时，其分压原理与第一开关晶体管为单栅晶体管时的分压原理类似，在此不再赘述。为便于描述，在没有特殊说明的情况下，本发明实施例均以第一开关晶体管为单栅晶体管为例对本发明实施例的技术方案进行示例性的说明。 [0075] 可选的，图13是与图4对应的另一种像素电路的驱动时序图，结合参考图3、图4和图13，当第一控制端A的第一控制信号为固定电压信号，第一开关晶体管T1的栅极G与沟道H组成的寄生电容的电容量为CM4，补偿电容C0的电容量为Cc0时，在t4时刻，第二控制信号scan2由低电平Vl跳变为高电平Vh，第一开关晶体管T1的栅极G的电压变化量ΔV＝Vh‑Vl，由于补偿电容C0的分压作用，补偿电容C0会分担一部分电量，补偿电容C0分担的电量为CC0(Vh‑Vl)/(CM4+Cc0)，而寄生电容CM4中所存储的电量仅为CM4(Vh‑Vl)/(CM4+Cc0)，即寄生电容CM4和补偿电容C0中所存储的电量均小于总的电压变化量ΔV，使得寄生电容CM4和补偿电容C0所共用的极板(沟道H)上的电荷量小于电压变化量ΔV对应的电荷量。因第一开关晶体管T1的漏电流与其沟道H上的电荷量呈正相关，因此在第一开关晶体管T1沟道H上的电荷量减小时，漏电流会随之减小，从而在发光阶段，能够减小第一开关晶体管T1的漏电流对驱动晶体管M3的栅极电压的影响，即在整个发光阶段驱动晶体管M3的栅极电压能够趋于稳定，使得驱动晶体管M3根据其栅极电压产生稳定的驱动电流，进而能够驱动发光元件300进行稳定发光，提高发光元件300的发光稳定性；尤其是在低频驱动时，能够解决因驱动晶体管M3的栅极电压不稳定造成的闪烁和抖动问题，从而提高低频驱动的显示效果。 [0076] 可选的，图14是本发明实施例提供的又一种像素电路的结构示意图，如图14所示，像素电路还包括初始化信号端和初始化模块100；初始化模块100的第一端与初始化信号端电连接，初始化模块100的第二端与驱动晶体管M3的栅极电连接；初始化模块100能够控制初始化信号的初始化信号Vref写入至驱动晶体管M3的栅极，以对驱动晶体管M3的栅极进行初始化；该初始化模块100可以包括初始化晶体管M5，初始化晶体管M5能够在第一扫描信号scan1的控制下导通或关闭。 [0077] 其中，由于初始化信号端接收的初始化信号Vref为固定电压信号，因此可以将初始化信号端复用为接收固定电压信号的第一控制端。如此，在能够使补偿电容C0起到分压作用的基础上，还可以减少像素电路中所设置的信号端的数量，可以相应的减少提供至像素电路的信号的数量，减少像素电路的布线，有利于简化像素电路的结构，从而有利于简化阵列基板的结构，降低阵列基板的工艺难度。 [0078] 可选的，图15是本发明实施例提供的又一种像素电路的结构示意图，如图15所示，像素电路还包括正性电源端PVDD和存储模块200；存储模块200分别与正性电源端PVDD和驱动晶体管M3的栅极电连接；该存储模块200可以包括存储电容Cst，该存储模块200能够存储驱动晶体管M3的栅极电压。 [0079] 其中，由于正性电源端PVDD接收的正性电源信号同样为固定电压信号，因此还可以将正性电源端PVDD复用为接收固定电压信号的第一控制端，以在能够使补偿电容C0起到分压作用的基础上，还可以减少像素电路中所设置的信号端的数量，可以相应的减少提供至像素电路的信号的数量，减少像素电路的布线，有利于简化像素电路的结构，从而有利于简化阵列基板的结构，降低阵列基板的工艺难度。 [0080] 可选的，图16是与图4对应的又一种像素电路的驱动时序图，结合参考图3、图4和图16，当第一控制端A的第一控制信号a1为可变电压信号时，像素电路还包括与至少一个第一开关晶体管T1一一对应的至少一个第二控制端Scan2；第二控制端Scan2与第一开关晶体管T1的栅极电连接；第一开关晶体管T1用于在第二控制端Scan2的第二控制信号scan2的控制下导通或关闭；其中，在第一开关晶体管T1处于关闭状态的时间段，与该第一开关晶体管T1对应的补偿电容C0电连接的第一控制端A的至少部分第一控制信号a1的极性与第二控制端Scan2的第二控制信号scan2的极性相反。 [0081] 其中，信号的极性可以表示信号的高、低电平状态，例如正极性的信号可以为高电平的信号，负极性的信号可以为低电平的信号。当第一控制信号a1与第二控制信号scan2的极性相反时，若第二控制信号scan2为低电平，则第一控制信号a1为高电平；或者，若第二控制信号scan2为高电平，则第一控制信号a1为低电平。 [0082] 以第一开关晶体管T1为P型晶体管为例，在第一开关晶体管T1从导通状态变为关闭状态时，其栅极G的电压会由低电平Vl变为高电平Vh，并在第一开关晶体管T1处于关闭状态时，第一开晶体管T1的栅极G的电压会保持为高电平Vh，即第二控制信号scan2为正极性的信号。通过在第一开关晶体管T1处于关闭状态的时间段，将与该第一开关晶体管T1对应的补偿电容C0电连接的第一控制端A的至少部分第一控制信号a1的极性设置为与第二控制端Scan2的第二控制信号scan2的极性相反，即至少部分第一控制信号a1为负极性的信号。如此，在第一开关晶体管T1处于关闭状态的时间段，第一控制信号a1与第二控制信号scan2能够具有相反的变化情况，即第二控制信号scan2由低电平Vl变为高电平Vh时，第一控制信号a1能够由高电平Vh变为低电平Vl。当第一开关晶体管T1的栅极G与其沟道H组成的寄生电容的电容量为CM4，补偿电容C0的电容量为Cc0时，从补偿电容C0的第一极板C11耦合至复用为其第二极板C12的第一开关晶体管T1的沟道H的电压为‑Cc0(Vh‑Vl)/(CM4+Cc0)，而从第一开关晶体管T1的栅极G耦合至第一开关晶体管T1的沟道H的电压为CM4(Vh‑Vl)/(CM4+Cc0)，此时第一开关晶体管T1的沟道H总的电压为CM4(Vh‑Vl)/(CM4+Cc0)‑Cc0(Vh‑Vl)/(CM4+Cc0)，如此，补偿电容C0不仅能够起到一定的分压作用，还能够将因第二控制信号scan2跳变耦合至第一开关晶体管T1沟道H的至少部分电压抵消掉，且在补偿电容C0的电容量Cc0与寄生电容的电容量CM4相等时，可将耦合至第一开关晶体管T1的沟道H的电压全部抵消掉，从而能够消除因第一开关晶体管T1的沟道H上的电荷量产生的漏电流，即因消除第一开关晶体管T1产生漏电流，对驱动晶体管M3的栅极电压的影响，在整个发光阶段驱动晶体管M3的栅极电压均能够趋于稳定，使得驱动晶体管M3根据其栅极电压产生稳定的驱动电流，进而能够驱动发光元件300进行稳定发光，提高发光元件300的发光稳定性；尤其是在低频驱动时，能够解决因驱动晶体管M3的栅极电压不稳定造成的闪烁和抖动问题，从而提高低频驱动的显示效果。 [0083] 可选的，继续结合参考图3、图4和图16，当第一开关晶体管T1在使能电平Vl的控制下导通，以及在非使能电平Vh的控制下关闭时，第二控制信号scan2由使能电平Vl变为非使能电平Vh的时间段为第一时间段t45；第一控制信号a1由非使能电平Vh变为使能电平Vl的时间段为第二时间段t4；第一时间段t45位于第二时间段t4之后。如此，在第二控制信号scan2跳变后，第一控制信号a1再发生与第二控制信号scan2的跳变方向相反的跳变，使得第一控制信号a1跳变时能够抵消因第二控制信号scan2跳变耦合至第一开关晶体管T1的沟道H1的电压。 [0084] 其中，第三控制端Emit的第三控制信号emit由高电平Vh跳变为低电平Vl的时间段为第三时间段t5。在第一时间段t45位于第二时间段t4之后时，该第一时间段t45可以位于第二时间段段t4与第三时间段t5之间，使得在进入发光阶段之前，将因第二控制信号scan2跳变耦合至第一开关晶体管T1的沟道H的电压抵消掉。 [0085] 或者，如图17所示，第一时间段t45也可以第三时间段t5之后，以在进入发光阶段之后，将因第二控制信号scan2跳变耦合至第一开关晶体管T1的沟道H的电压抵消掉。 [0086] 此外，如图18所示，第一时间段t45还可以与第二时间段t4交叠，此时第一控制信号a1与第二控制信号scan2同时发生跳变，补偿电容C0和第一开关晶体管T1的栅极同时向第一开关晶体管T1的沟道H耦合电压，使得第一控制信号a1能够持续抵消因第二控制信号scan2跳变耦合至第一开关晶体管T1的沟道H的电压。 [0087] 可选的，如图19所示，在第一控制端A的第一控制信号a1为可变电压信号时，第一控制信号a1可与为与第二控制信号scan2的频率相同的控制信号。此时，在第二控制信号scan2由低电平Vl跳变为高电平Vh的同时，第一控制信号a1可以由低电平Vl跳变为高电平Vh，且在第一控制信号a1维持高电平Vh一段时间后，第一控制信号a1再由高电平Vh跳变为低电平Vl，从而使得第一控制信号a1抵消掉因第二控制信号scan2跳变耦合至第一开关晶体管T1的沟道H1的电压信号。 [0088] 同时，因第一控制信号a1与第二控制信号scan2的频率相同，使得提供第一控制信号a1的驱动电路与提供第二控制信号scan2的驱动电路采用同种频率的控制信号，从而有利于简化像素电路的驱动方式。 [0089] 此外，当第一控制信号a1与第二控制信号scan2的频率相同时，提供第一控制信号a1的驱动电路与提供第二控制信号scan2的驱动电路可以为同一驱动电路中的不同结构，例如可以为同一移位寄存电路的不同移位寄存单元，从而能够减小阵列基板中所设置的驱动电路的数量，进而简化阵列基板的结构，降低阵列基板的工艺复杂性。 [0090] 可选的，图20是本发明实施例提供的又一种像素电路的结构示意图，如图20所示，像素电路还包括第三控制端Emit和发光控制晶体管(第一发光控制晶体管M1和第二发光控制晶体管M6)；发光控制晶体管(M1和M6)的栅极与第三控制端Emit电连接；发光控制晶体管(M1和M6)用于在第三控制端Emit的第三控制信号emit控制下导通或关闭，并在其导通时，控制驱动晶体管M3产生的驱动电流提供至发光元件300；此时，若发光控制晶体管(M1和M6)的沟道类型与第一开关晶体管T1的沟道类型相同，即发光控制晶体管(M1和M6)和第一开关晶体管T1的沟道类型均可以为P型，使得发光控制晶体管(M1和M6)和第一开关晶体管T1均在低电平信号的控制下导通，以及在高电平信号的控制下关闭。同时，由于发光阶段位于数据写入阶段之后，即发光控制晶体管(M1和M6)在第一开关晶体管T1关闭后导通，使得在第二控制信号scan2由低电平Vl跳变为高电平Vh之后，第三控制信号emit才会由高电平Vh跳变为低电平Vl，如此可以将第三控制端Emit复用为第一控制端，即第三控制信号emit复用为第一控制信号，从而在第一控制信号跳变时能够抵消因第二控制信号scan2跳变耦合至第一开关晶体管T1的沟道H的电压。 [0091] 可以理解的是，上述均以第一开关晶体管包括阈值晶体管为例对本发明实施例的技术方案进行了示例性的说明，由于与驱动晶体管的栅极直接电连接的晶体管还包括初始化晶体管，因此第一开关晶体管还可以包括初始化晶体管。当第一开关晶体管包括初始化晶体管时，该初始化晶体管的结构和对应的补偿电容的情况与阈值补偿晶体管类似，可参照上述对第一开关晶体管包括阈值补偿晶体管的描述，在此不再赘述。 [0092] 此外，当像素电路包括两个第一开关晶体管，即阈值补偿晶体管和初始化晶体管时，像素电路中设置有与两个第一开关晶体管对应的两个补偿电容，该两个补偿电容的第一极板所接收的控制信号可以相同也可以不同。当两个补偿电容的第一极板所接收的控制信号不同时，像素电路中应设置两个不同的第一控制端，该两个不同的第一控制端分别与两个补偿电容电连接，且该两个第一控制端分别接收不同的第一控制信号，以使两个补偿电容分别达到不同的分压效果。 [0093] 示例性的，图21是本发明实施例提供的又一种像素电路的结构示意图，如图21所示，与初始化晶体管M5对应的补偿电容C01的第一极板电连接的第一控制端可以复用初始化信号端，而与阈值补偿晶体管M4对应的补偿电容C02的第一极板电连接的第一控制端可以复用第三控制端Emit。如此，补偿电容C01能够对初始化晶体管M5的栅极电压变化量进行分压；而补偿电容除对阈值补偿晶体管M4的栅极电压变化量进行分压外，还能够抵消阈值补偿晶体管M4的栅极电压变化而耦合至阈值补偿晶体管M4的沟道的电压。 [0094] 基于同一发明构思，本发明实施例还提供一种显示面板，该显示面板包括本发明任一实施例提供的阵列基板，因此本发明实施例提供的显示面板包括本发明任一实施例提供的阵列基板的技术特征，能够达到本发明实施例提供的电阵列基板的有益效果，相同之处可参照上述对本发明实施例提供的阵列基板的描述，在此不再赘述。 [0095] 基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括本发明任一实施例提供的显示面板，因此本发明实施例提供的显示装置同样包括本发明任一实施例提供的阵列基板的技术特征，能够达到本发明实施例提供的电阵列基板的有益效果，相同之处可参照上述对本发明实施例提供的阵列基板的描述，在此不再赘述。 [0096] 示例性的，图22是本发明实施例提供的一种显示装置的结构示意图，如图22所示，显示装置00包括显示面板01，该显示装置00包括但不限于手机、便携电脑、电视等。 [0097] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

意见反馈