首页 / 专利分类库 / 教育;密码术;显示;广告;印鉴 / 包括输入感测单元的显示装置及其驱动方法

包括输入感测单元的显示装置及其驱动方法

申请号 CN202010196181.5 申请日 2020-03-19 公开(公告)号 CN111722747B 公开(公告)日 2024-04-23
申请人 三星显示有限公司; 发明人 印海静;
摘要 提供了一种包括输入感测单元的显示装置及其驱动方法。所述显示装置包括 显示面板 、输入感测单元、输入感测垫、移位寄存器阵列和多路复用器 电路 。显示面板包括显示区域和非显示区域。输入感测单元设置在显示面板上。输入感测单元包括感测 电极 和分别连接到感测电极的 信号 线。输入感测垫设置在非显示区域中。输入感测垫包括 控制信号 垫和感测垫。移位寄存器阵列被配置为通过控制信号垫中的一些来接收起始信号和至少一个 时钟信号 ,并且输出并顺序地激活第一选择信号。多路复用器电路被配置为响应于第一选择信号而将信号线选择性地连接到感测垫。
权利要求

1.一种显示装置,所述显示装置包括:
显示面板,包括显示区域和非显示区域;
输入感测单元,设置在所述显示面板上,所述输入感测单元包括感测电极和分别连接到所述感测电极的信号线;
输入感测垫,设置在所述非显示区域中,所述输入感测垫包括控制信号垫和感测垫;
第一移位寄存器阵列,被配置为:通过所述控制信号垫中的一些控制信号垫接收起始信号和至少一个时钟信号;并且输出并顺序地激活第一选择信号;
第二移位寄存器阵列,被配置为通过所述控制信号垫中的一些控制信号垫接收第二起始信号和至少一个子时钟信号,并且输出并顺序地激活第二选择信号,以及多路复用器电路,被配置为响应于所述第一选择信号和所述第二选择信号而将所述信号线选择性地连接到所述感测垫。
2.根据权利要求1所述的显示装置,其中:
所述第一移位寄存器阵列包括移位寄存器,所述第一移位寄存器被配置为响应于第一输入信号、第一时钟信号和第二时钟信号而输出所述第一选择信号之中的对应的第一选择信号;
所述移位寄存器之中的第一移位寄存器的所述第一输入信号为起始信号;并且所述移位寄存器之中的第i移位寄存器的所述第一输入信号是从第i‑1移位寄存器输出的第一选择信号,i是大于1的正整数。
3.根据权利要求2所述的显示装置,其中,所述第一时钟信号和所述第二时钟信号具有相同的周期和不同的相位
4.根据权利要求1所述的显示装置,其中:
所述感测电极被分为感测电极组;并且
所述多路复用器电路包括:
第一多路复用器,分别与所述感测电极组对应,所述第一多路复用器中的每个第一多路复用器包括输出节点,并且被配置为响应于所述第一选择信号之中的对应的第一选择信号而将所述输出节点电连接到与所述感测电极组之中的对应的感测电极组中的对应的感测电极连接的信号线;以及
第二多路复用器,被配置为响应于所述第二选择信号之中的对应的第二选择信号而将所述第一多路复用器之中的对应的第一多路复用器的所述输出节点连接到所述感测垫。
5.根据权利要求4所述的显示装置,其中:
所述第一多路复用器中的每个第一多路复用器包括分别与所述感测电极组之中的对应的感测电极组中的感测电极对应的开关晶体管;并且
所述开关晶体管中的每个开关晶体管包括:第一电极,连接到与所述感测电极组之中的对应的感测电极组中的对应的感测电极连接的信号线;第二电极,连接到所述输出节点;
以及栅电极,被配置为接收所述第一选择信号之中的对应的第一选择信号。
6.根据权利要求4所述的显示装置,其中:
所述第二多路复用器包括分别与所述第一多路复用器对应的开关晶体管;并且所述开关晶体管中的每个开关晶体管包括:第一电极,连接到所述第一多路复用器之中的对应的第一多路复用器的所述输出节点;第二电极,连接到所述感测垫;以及栅电极,被配置为接收所述第二选择信号之中的对应的第二选择信号。
7.根据权利要求4所述的显示装置,其中:
所述第一多路复用器中的每个第一多路复用器还包括掩蔽电路,所述掩蔽电路被配置为接收来自所述第一移位寄存器阵列的所述第一选择信号并输出内部选择信号,所述内部选择信号被配置为将所述第一选择信号中的一些第一选择信号保持在无效电平;并且所述多路复用器电路被配置为响应于所述内部选择信号而选择性地将所述信号线连接到所述感测垫。
8.根据权利要求7所述的显示装置,其中,所述掩蔽电路包括:
输出开关晶体管,分别与所述第一选择信号对应,所述输出开关晶体管中的每个输出开关晶体管包括:第一电极,连接到所述第一选择信号之中的对应的第一选择信号;第二电极;以及栅电极,被配置为接收来自所述控制信号垫之中的对应的控制信号垫的输出控制信号;以及
输出使能晶体管,分别与所述输出开关晶体管对应,所述输出使能晶体管中的每个输出使能晶体管包括:第一电极,被配置为从所述控制信号垫之中的第一电压垫接收第一电压;第二电极,连接到所述输出开关晶体管之中的对应的输出开关晶体管的所述第二电极;
以及栅电极,被配置为从所述控制信号垫之中的对应的控制信号垫接收输出使能信号。
9.根据权利要求7所述的显示装置,其中:
所述显示装置被配置为在掩蔽模式和慢速模式下操作;并且
所述慢速模式下的所述至少一个时钟信号的频率比所述掩蔽模式下的所述至少一个时钟信号的频率低。
10.根据权利要求9所述的显示装置,其中,所述掩蔽电路被配置为在所述慢速模式期间输出所述第一选择信号作为所述内部选择信号。
11.一种显示装置,所述显示装置包括:显示面板,包括显示区域和非显示区域;
输入感测单元,设置在所述显示面板上,所述输入感测单元包括感测电极和分别连接到所述感测电极的信号线;
输入感测垫,设置在所述非显示区域中,所述输入感测垫包括控制信号垫和感测垫;
第一移位寄存器阵列,被配置为:通过所述控制信号垫中的一些控制信号垫接收起始信号和至少一个时钟信号;并且输出并顺序地激活第一选择信号;
第二移位寄存器阵列,被配置为通过所述控制信号垫中的一些控制信号垫接收第二起始信号和至少一个子时钟信号,并且输出并顺序地激活放电选择信号;以及多路复用器电路,被配置为:响应于所述第一选择信号而将所述信号线选择性地连接到所述感测垫;并且响应于所述放电选择信号而将所述信号线选择性地连接到所述控制信号垫之中的被配置为接收第二电压的第二电压垫。
12.根据权利要求11所述的显示装置,其中:
所述感测电极被分为多个感测电极组;并且
其中,所述多路复用器电路包括:
第一多路复用器,分别与所述多个感测电极组对应,所述第一多路复用器中的每个第一多路复用器包括输出节点,并且被配置为响应于所述第一选择信号之中的对应的第一选择信号而将所述多个感测电极组之中的对应的感测电极组中的对应的感测电极电连接到所述输出节点;
第二多路复用器,被配置为响应于通过所述控制信号垫中的一些控制信号垫接收的第二选择信号之中的第二选择信号而将所述第一多路复用器之中的对应的第一多路复用器连接到所述感测垫;以及
第三多路复用器,分别与所述多个感测电极组对应,所述第三多路复用器中的每个第三多路复用器被配置为响应于所述放电选择信号之中的对应的放电选择信号而将连接到所述多个感测电极组中的对应的感测电极组中的对应的感测电极的信号线电连接到所述第二电压垫。
13.根据权利要求11所述的显示装置,其中:
所述至少一个时钟信号与所述至少一个子时钟信号具有相同的周期;并且所述至少一个子时钟信号的激活部分比所述至少一个时钟信号的激活部分长。
14.根据权利要求12所述的显示装置,其中:
所述多路复用器电路还被配置为通过所述控制信号垫中的第二电压垫和第三电压垫分别接收第二电压和第三电压;并且
所述第一多路复用器中的每个第一多路复用器包括:
主多路复用器,分别与所述感测电极组之中的感测电极组对应,并且被配置为响应于所述第一选择信号之中的对应的第一选择信号而将连接到所述对应的感测电极组中的对应的感测电极的信号线电连接到所述输出节点;
预充电多路复用器,分别与所述感测电极组之中的感测电极组对应,并且被配置为响应于所述第一选择信号之中的对应的第一选择信号而将连接到所述对应的感测电极组中的对应的感测电极的信号线电连接到所述第三电压垫;以及
放电多路复用器,分别与所述感测电极组之中的感测电极组对应,并且被配置为响应于所述放电选择信号之中的对应的放电选择信号而将连接到所述对应的感测电极组中的对应的感测电极的信号线电连接到所述第二电压垫。
15.根据权利要求14所述的显示装置,其中:
所述主多路复用器包括分别与所述对应的感测电极组中的感测电极对应的第一开关晶体管;并且
所述第一开关晶体管中的每个第一开关晶体管包括:第一电极,连接到所述对应的感测电极组中的对应的感测电极;第二电极,连接到所述输出节点;以及栅电极,被配置为接收所述第一选择信号之中的对应的第一选择信号。
16.根据权利要求15所述的显示装置,其中:
所述预充电多路复用器包括分别与所述对应的感测电极组中的感测电极对应的第二开关晶体管;并且
所述第二开关晶体管中的每个第二开关晶体管包括:第一电极,连接到所述对应的感测电极组中的对应的感测电极;第二电极,连接到所述第三电压垫;以及栅电极,被配置为接收所述第一选择信号之中的对应的第一选择信号。
17.根据权利要求16所述的显示装置,其中:
所述第一开关晶体管之中的第i第一开关晶体管的所述栅电极被配置为接收所述第一选择信号之中的第i第一选择信号,i为正整数;并且
所述第二开关晶体管之中的第i第二开关晶体管的所述栅电极被配置为接收所述第一选择信号之中的第i‑1第一选择信号。
18.根据权利要求14所述的显示装置,其中:
所述放电多路复用器包括分别与所述对应的感测电极组中的感测电极对应的第三开关晶体管;并且
所述第三开关晶体管中的每个第三开关晶体管包括:第一电极,连接到所述对应的感测电极组中的对应的感测电极;第二电极,连接到所述第二电压垫;以及栅电极,被配置为接收所述放电选择信号之中的对应的放电选择信号。
19.根据权利要求18所述的显示装置,其中,所述放电选择信号之中的第i放电选择信号的激活部分与所述第一选择信号之中的第i‑1第一选择信号的第一激活部分不重叠,并且与所述第一选择信号之中的第i第一选择信号的第二激活部分不重叠,i为正整数。
20.一种驱动显示装置的方法,所述显示装置包括:显示面板;输入感测单元,设置在所述显示面板上,所述输入感测单元包括感测电极和分别连接到所述感测电极的信号线;以及垫,包括控制信号垫和感测垫,所述方法包括以下步骤:
通过所述控制信号垫中的一些控制信号垫接收起始信号和至少一个时钟信号;
顺序地激活第一选择信号;
通过所述控制信号垫中的一些控制信号垫接收第二起始信号和至少一个子时钟信号;
顺序地激活第二选择信号,以及
响应于所述第一选择信号和所述第二选择信号而将所述信号线选择性地连接到所述感测垫。

说明书全文

包括输入感测单元的显示装置及其驱动方法

[0001] 本申请要求于2019年3月19日提交的第10‑2019‑0031308号韩国专利申请的优先权和权益,出于所有目的,该韩国专利申请通过引用被包含于此,如同在此充分阐述的一样。

技术领域

[0002] 示例性实施例总体上涉及一种包括输入感测单元的显示装置以及该显示装置的驱动方法。

背景技术

[0003] 各种显示装置可以用于诸如电视机、移动电话、平板计算机、导航仪、游戏机等的多媒体装置。除了诸如按钮、键盘鼠标等的典型输入方法外,显示装置可以包括能够提供基于触摸的输入方法的输入感测单元,该基于触摸的输入方法允许用户易于直观且方便地输入信息或命令。
[0004] 在该部分中公开的以上信息仅用于理解发明构思的背景,因此,可以包含不构成现有技术的信息。

发明内容

[0005] 一些示例性实施例提供了一种能够减少连接到输入感测单元的垫的数量的显示装置。
[0006] 附加的方面将在下面的详细描述中阐述,并且部分地通过公开内容将是清楚的,或者可以通过发明构思的实践而获知。
[0007] 根据一些示例性实施例,一种显示装置包括显示面板、输入感测单元、输入感测垫、移位寄存器阵列和多路复用器电路。显示面板包括显示区域和非显示区域。输入感测单元设置在显示面板上。输入感测单元包括感测电极和分别连接到感测电极的信号线。输入感测垫设置在非显示区域中。输入感测垫包括控制信号垫和感测垫。移位寄存器阵列被配置为通过一些控制信号垫来接收起始信号和至少一个时钟信号,并且输出并顺序地激活第一选择信号。多路复用器电路被配置为响应于第一选择信号而将信号线选择性地连接到感测垫。
[0008] 根据一些示例性实施例,一种驱动显示装置的方法,所述显示装置包括:显示面板;输入感测单元,设置在显示面板上,该输入感测单元包括感测电极和分别连接到感测电极的信号线;以及垫,包括控制信号垫和感测垫,所述方法包括以下步骤:通过控制信号垫中的一些接收起始信号和至少一个时钟信号;顺序地激活第一选择信号;以及响应于第一选择信号而将信号线选择性地连接到感测垫。
[0009] 前面的总体描述和下面的详细描述是示例性和说明性的,并且旨在提供对所要求保护的主题的进一步说明。附图说明
[0010] 附图被包括以提供对发明构思的进一步理解,并且被并入本说明书中并构成本说明书的一部分,附图示出了发明构思的示例性实施例,并且与描述一起用于说明发明构思的原理。在附图中:
[0011] 图1是根据一些示例性实施例的显示装置的透视图;
[0012] 图2是根据一些示例性实施例的显示装置的剖视图;
[0013] 图3A和图3B是根据一些示例性实施例的显示面板的平面图;
[0014] 图4是根据一些示例性实施例的输入感测单元的平面图;
[0015] 图5是根据一些示例性实施例的输入感测单元的开关电路的电路图;
[0016] 图6是用于说明根据一些示例性实施例的输入感测单元的操作的时序图;
[0017] 图7是根据一些示例性实施例的输入感测单元的移位寄存器阵列的框图
[0018] 图8是根据一些示例性实施例的移位寄存器阵列中的移位寄存器的电路图;
[0019] 图9是根据一些示例性实施例的输入感测单元的开关电路的电路图;
[0020] 图10是用于说明根据一些示例性实施例的输入感测单元的操作的时序图;
[0021] 图11是用于说明根据一些示例性实施例的输入感测单元的操作的时序图;
[0022] 图12是根据一些示例性实施例的输入感测单元的开关电路的电路图;
[0023] 图13是用于说明根据一些示例性实施例的输入感测单元的操作的时序图;
[0024] 图14A是根据一些示例性实施例的输入感测单元的开关电路的电路图;
[0025] 图14B是根据一些示例性实施例的图14A中所示的第一多路复用器的放大图;
[0026] 图15是用于说明根据一些示例性实施例的输入感测单元的操作的时序图;
[0027] 图16A是根据一些示例性实施例的输入感测单元的开关电路的电路图;
[0028] 图16B是根据一些示例性实施例的图16A中所示的第一多路复用器的放大图;
[0029] 图17是用于说明根据一些示例性实施例的输入感测单元的操作的时序图;
[0030] 图18是根据一些示例性实施例的输入感测单元的平面图;
[0031] 图19是根据一些示例性实施例的输入感测单元的开关电路的电路图;
[0032] 图20是用于说明根据一些示例性实施例的输入感测单元的操作的时序图;
[0033] 图21是根据一些示例性实施例的输入感测单元的平面图;
[0034] 图22是根据一些示例性实施例的输入感测单元的平面图;
[0035] 图23是根据一些示例性实施例的输入感测单元的平面图;
[0036] 图24是根据一些示例性实施例的输入感测单元的平面图;以及
[0037] 图25是根据一些示例性实施例的输入感测单元的平面图。

具体实施方式

[0038] 在下面的描述中,出于解释的目的,阐述了许多具体细节以提供对各种示例性实施例的彻底的理解。如这里所使用的,术语“实施例”和“实施方式”可互换地使用,并且是采用这里公开的一个或多更个发明构思的非限制性示例。然而,明显的是,可以在没有这些具体细节的情况下或在具有一个或更多个等同布置的情况下来实践各种示例性实施例。在其它情况下,为了避免使各种示例性实施例不必要地模糊,以框图形式示出了公知的结构和装置。此外,各种示例性实施例可以是不同的,但是不必是排他的。例如,在不脱离发明构思的情况下,可以在另一示例性实施例中使用或实现示例性实施例的具体形状、构造和特性。
[0039] 除非另有说明,否则示出的示例性实施例将被理解为提供一些示例性实施例的变化的细节的示例性特征。因此,除非另有说明,否则在不脱离发明构思的情况下,可以将各种举例说明的特征、组件、模、层、膜、面板、区域、方面等(在下文中单独地或共同地称为“元件”)进行另外组合、分离、互换和/或重新布置。
[0040] 通常在附图中提供交叉影线和/或阴影的使用,以使相邻元件之间的边界清晰。如此,除非说明,否则交叉影线或阴影的存在或不存在都不表达或表示对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或要求。此外,在附图中,为了清楚和/或描述性的目的,可以夸大元件的尺寸和相对尺寸。如此,各个元件的尺寸和相对尺寸不必限于附图中所示的尺寸和相对尺寸。当示例性实施例可以不同地实施时,可以与所描述的顺序不同地执行具体工艺顺序。例如,可以基本同时执行或以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外,同样的附图标记表示同样的元件。
[0041] 当诸如层的元件被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时,该元件可以直接在所述另一元件上、直接连接到或直接结合到所述另一元件,或者可以存在中间元件。然而,当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时,不存在中间元件。用于描述元件之间关系的其它术语和/或短语应以相似的方式被解释,例如,“在……之间”与“直接在……之间”、“相邻”与“直接相邻”、“在……上”与“直接在……上”等。此外,术语“连接”可以指物理连接、电连接和/或流体连接。为了本公开的目的,“X、Y和Z中的至少一个”以及“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z、或者X、Y和Z中的两个或更多个的任何组合,诸如以XYZ、XYY、YZ和ZZ为例。如这里所使用的,术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
[0042] 尽管这里可以使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此,在不脱离公开的教导的情况下,下面讨论的第一元件可以被称为第二元件。
[0043] 为了描述性目的,可以在这里使用诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高的”、“侧”(例如,如在“侧壁”中)等的空间相对术语,由此来描述如附图中所示的一个元件与另一(其它)元件的关系。除了附图中所描绘的方位之外,空间相对术语旨在包括设备在使用、操作和/或制造中的不同方位。例如,如果附图中的设备被翻转,则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位“在”所述其它元件或特征“上方”。因此,示例性术语“在……下方”可以包括上方和下方两种方位。此外,设备可以被另外定位(例如,旋转90度或在其它方位处),如此,相应地解释在这里使用的空间相对描述语。
[0044] 这里使用的术语是为了描述特定实施例的目的,而不意图进行限制。如这里所使用的,除非上下文另外清楚地指出,否则单数形式“一个(种/者)”和“所述(该)”也旨在包括复数形式。此外,当在本说明书中使用术语“包括”和/或“包含”及其变型时,说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组,但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还应注意的是,如这里所使用的,术语“基本”、“大约(约)”和其它类似术语被用作近似术语而不被用作程度术语,如此,它们被用来解释将被本领域的普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。
[0045] 这里参照作为理想化示例性实施例和/或中间结构的示意图的剖视图、等距视图、透视图、平面图和/或分解图来描述各种示例性实施例。如此,将预期例如由于制造技术和/或公差导致的图示的形状的变化。因此,这里公开的示例性实施例不应被解释为限于具体示出的区域的形状,而是将包括由例如制造导致的形状的偏差。为此,附图中所示的区域可以在本质上是示意性的,并且这些区域的形状可以不反映装置的区域的实际形状,如此,不意图进行限制。
[0046] 除非另外定义,否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员通常理解的含义相同的含义。术语(诸如在通用词典中定义的术语)应该被解释为具有与其在相关领域的上下文中的含义一致的含义,而不将以理想的或过于形式化的含义进行解释,除非这里明确地如此定义。
[0047] 如本领域中惯常的,以功能块、单元和/或模块的形式,一些示例性实施例被描述并在附图中示出。本领域技术人员将理解的是,这些块、单元和/或模块通过诸如逻辑电路电子(或光学)电路、离散组件、微处理器、硬线电路、存储器元件、布线连接等物理地实施,其可以使用基于半导体的制造技术或其它制造技术来形成。在通过微处理器或其它类似硬件来实施块、单元和/或模块的情况下,可以使用软件(例如,微代码)对它们进行编程和控制以执行这里所讨论的各种功能,并且可以可选地通过固件和/或软件来驱动它们。还想到的是,每个块、单元和/或模块可以通过专用硬件来实施,或者作为执行某些功能的专用硬件和执行其它功能的处理器(例如,一个或更多个编程的微处理器和相关电路)的组合来实施。此外,在不脱离发明构思的范围的情况下,一些示例性实施例的每个块、单元和/或模块可以物理地分成两个或更多个交互且离散的块、单元和/或模块。此外,在不脱离发明构思的情况下,一些示例性实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
[0048] 在下文中,将参照附图详细地解释各种示例性实施例。
[0049] 图1是根据一些示例性实施例的显示装置的透视图。
[0050] 如图1中所示,显示装置DD可以通过显示表面DD‑IS显示图像IM。显示表面DD‑IS平行于由第一方向轴DR1和第二方向轴DR2限定的平面。显示表面DD‑IS的法线方向(即,显示装置DD的厚度方向)由第三方向轴DR3表示。
[0051] 下面描述的构件、单元等中的每个的前表面(或上表面)和后表面(或下表面)通过第三方向轴DR3的方式来区分。然而,第一方向轴DR1、第二方向轴DR2和第三方向轴DR3仅是示例,并且由第一方向轴DR1、第二方向轴DR2和第三方向轴DR3指示的方向可以转换为其它方向作为相对概念。在下文中,第一方向、第二方向和第三方向分别引用与由第一方向轴DR1、第二方向轴DR2和第三方向轴DR3指示的方向的附图标记相同的附图标记。
[0052] 在一些示例性实施例中,如示出的,显示装置DD具有平面显示表面,但是示例性实施例不限于此。显示装置DD可以包括弯曲的显示表面、立体显示表面等。立体显示表面可以包括指示不同方向的多个显示区域,并且可以包括例如多边形柱状显示表面。
[0053] 根据一些示例性实施例的显示装置DD可以是刚性显示装置。然而,示例性实施例不限于此,并且根据一些示例性实施例的显示装置DD可以是柔性显示装置DD或包括至少一个柔性区域。在一些示例性实施例中,如示例性示出的,显示装置DD可以应用于移动电话终端(或与移动电话终端关联使用)。尽管未在附图中示出,但是安装在主板上的电子模块、相机模块和电源模块可以与显示装置DD一起设置在支架和/或壳体中,以构成移动电话终端。根据一些示例性实施例的显示装置DD除了与诸如电视机、监视器、广告牌、家电等的大型电子装置相关联地被采用之外,还可以应用于诸如平板电脑汽车导航单元、游戏机、智能手表等的中小型电子装置。
[0054] 如图1中所示,显示表面DD‑IS包括显示图像IM的显示区域DD‑DA和与显示区域DD‑DA相邻(例如在其外部)的非显示区域DD‑NDA。非显示区域DD‑NDA是不显示图像的区域。图1示出了花瓶作为图像IM的一个示例,但是示例性实施例不限于此。
[0055] 如图1中所示,显示区域DD‑DA可以具有矩形形式。非显示区域DD‑NDA可以处于围绕显示区域DD‑DA的形式。然而,示例性实施例不限于此,而是可以相对地设计显示区域DD‑DA的形式和非显示区域DD‑NDA的形式。
[0056] 图2是根据一些示例性实施例的显示装置的剖视图。
[0057] 参照图2,显示装置DD包括如图2中所示的显示面板DP和输入感测单元ISU。尽管未单独示出,但是根据一些示例性实施例的显示装置DD还可以包括设置在显示面板DP的下表面上的保护构件、防反射构件和/或设置在输入感测单元ISU的上表面上的窗构件。
[0058] 显示面板DP可以是发光显示面板,但是没有具体限制。例如,显示面板DP可以是有机发光显示面板、量子点发光显示面板等。在有机发光显示面板中,发光层包括有机发光材料。在量子点发光显示面板中,发光层包括量子点和/或量子棒。在下文中,显示面板DP被描述为有机发光显示面板。
[0059] 显示面板DP包括基体层SUB、设置在基体层SUB上的电路元件层DP‑CL、显示元件层DP‑OLED和薄膜密封层TFE。尽管未单独示出,但是显示面板DP还可以包括一个或更多个功能层(诸如,抗反射层、折射率控制层等)。
[0060] 基体层SUB可以包括至少一个塑料膜。基体层SUB可以包括塑料基底、玻璃基底、金属基底和/或有机/无机复合材料基底。基体层SUB可以是柔性基底。参照图1描述的显示区域DD‑DA和非显示区域DD‑NDA可以与基体层SUB相关联地等同限定。
[0061] 尽管未在图2中示出,但是电路元件层DP‑CL包括至少一个中间绝缘层和电路元件。中间绝缘层包括至少一个中间无机膜和至少一个中间有机膜。尽管未在图2中示出,但是电路元件包括信号线、像素的驱动电路等。这些特征的详细说明将在后面进行。
[0062] 尽管未在图2中示出,但是显示元件层DP‑OLED包括至少一个有机发光二极管。显示元件层DP‑OLED还可以包括有机层(诸如,像素限定层)。
[0063] 薄膜密封层TFE密封显示元件层DP‑OLED。薄膜密封层TFE包括至少一个无机膜(在下文中被称为密封无机膜)。薄膜密封层TFE还可以包括至少一个有机膜(在下文中被称为密封有机膜)。密封无机膜保护显示元件层DP‑OLED免受湿气和/或的侵害,并且密封有机膜保护显示元件层DP‑OLED免受外来物质(诸如,灰尘颗粒)的影响。密封无机层可以包括氮化层、氮氧化硅层、氧化硅层、氧化层和氧化层中的至少一种。密封有机层可以包括丙烯酰类有机层,但是示例性实施例不限于此。
[0064] 输入感测单元ISU获得输入交互(例如,外部输入)的坐标信息。输入感测单元ISU可以通过连续工艺形成在显示面板DP上而不使用粘合构件,或者组件中的至少一些可以通过粘合构件彼此结合。
[0065] 输入感测单元ISU可以具有多层结构。输入感测单元ISU可以包括单层导电层或多层导电层。输入感测单元ISU可以包括单层绝缘层或多层绝缘层。
[0066] 输入感测单元ISU可以例如以电容方式检测外部输入。然而,输入感测单元ISU的操作方法不限于此,并且根据一些示例性实施例,输入感测单元ISU可以通过电磁感应方法、压感测方法或任何其它合适的感测方法来检测外部输入。
[0067] 图3A和图3B是根据一些示例性实施例的显示面板的平面图。
[0068] 如图3A中所示,显示面板DP在平面上包括显示区域DP‑DA和非显示区域DP‑NDA。在一些示例性实施例中,可以沿显示区域DP‑DA的轮廓来限定非显示区域DP‑NDA。显示面板DP的显示区域DP‑DA和非显示区域DP‑NDA可以分别对应于图1和图2中所示的显示装置DD的显示区域DD‑DA和非显示区域DD‑NDA。
[0069] 显示面板DP可以包括驱动电路GDC、多条信号线SGL(在下文中被称为信号线)、多个信号垫(pad,或称为“焊盘”或“焊垫”)DP‑PD(在下文中被称为信号垫)以及多个像素PX(在下文中被称为像素)。像素PX设置在显示区域DP‑DA中。尽管未在图3A和图3B中示出,但是像素PX中的每个可以包括有机发光二极管和与其连接的像素驱动电路。驱动电路GDC、信号线SGL、信号垫DP‑PD和像素驱动电路可以被包括在图2中所示的电路元件层DP‑CL中。
[0070] 驱动电路GDC可以包括扫描驱动电路。扫描驱动电路生成多个扫描信号(在下文中被称为扫描信号),并且将扫描信号顺序地输出到后面描述的多条扫描线GL(在下文中被称为扫描线)。扫描驱动电路还可以将另一控制信号输出到像素PX的驱动电路。
[0071] 尽管未在图3A和图3B中示出,但是驱动电路GDC可以包括通过与像素PX的驱动电路的工艺相同的工艺(例如,低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺)形成的多个薄膜晶体管
[0072] 信号线SGL包括扫描线GL、数据线DL、电源线PL和控制信号线CSL。扫描线GL分别连接到像素PX之中的对应像素PX,数据线DL分别连接到像素PX之中的对应像素PX。电源线PL连接到像素PX。控制信号线CSL可以将控制信号提供到驱动电路GDC。
[0073] 信号线SGL与显示区域DP‑DA和非显示区域DP‑NDA叠置。信号线SGL可以包括垫部分和线部分。线部分与显示区域DP‑DA和非显示区域DP‑NDA叠置。垫部分连接到线部分的端部。垫部分设置在非显示区域DP‑NDA中,并且与信号垫DP‑PD之中的对应信号垫叠置。非显示区域DP‑NDA中设置有信号垫DP‑PD的区域可以被定义为垫区域NDA‑PD。
[0074] 基本连接到像素PX的线部分构成信号线SGL的大部分。线部分连接到像素PX的晶体管(未示出)。线部分可以具有单层结构或多层结构,并且线部分可以是单个主体或者可以包括两个或更多个部分。该两个或更多个部分可以设置在不同的层上,并且可以通过穿过设置在该两个或更多个部分之间的绝缘层的接触孔而彼此连接。
[0075] 显示面板DP还可以包括设置在垫区域NDA‑PD中的输入感测垫IS‑PD。由于可以通过与信号线SGL的工艺相同的工艺来形成输入感测垫IS‑PD,因此输入感测垫IS‑PD可以设置在与信号线SGL的层相同的层上。
[0076] 输入感测垫IS‑PD可以与图2中所示的输入感测单元ISU中提供的信号线SGL的垫部分叠置。输入感测垫IS‑PD可以与显示面板DP的信号线SGL电隔离
[0077] 图3A另外示出了电连接到显示面板DP的电路板PCB。电路板PCB可以是刚性电路板或柔性电路板。电路板PCB可以直接结合到显示面板DP,或者可以通过另一电路板连接到显示面板DP。
[0078] 用于控制显示面板DP的操作的时序控制电路TC可以设置在电路板PCB中。此外,用于控制输入感测单元ISU的输入感测电路IS‑C可以设置在电路板PCB上。时序控制电路TC和输入感测电路IS‑C中的每个可以以集成芯片的形式安装在电路板PCB上。在一些示例性实施例中,时序控制电路TC和输入感测电路IS‑C可以以单个集成芯片的形式安装在电路板PCB上。电路板PCB可以包括电连接到显示面板DP的电路板垫PCB‑P。尽管未在附图中示出,但是电路板PCB还包括将电路板垫PCB‑P与时序控制电路TC和/或输入感测电路IS‑C连接的信号线。
[0079] 如图3B中所示,根据一些示例性实施例的显示面板DP还可以包括设置在非显示区域DP‑NDA中的芯片安装区域NDA‑TC。芯片型时序控制电路TC(在下文中被称为控制电路芯片)被安装在芯片安装区域NDA‑TC中。
[0080] 第一芯片垫TC‑PD1和第二芯片垫TC‑PD2可以设置在芯片安装区域NDA‑TC中。第一芯片垫TC‑PD1可以连接到数据线DL,第二芯片垫TC‑PD2可以通过信号线连接到信号垫DP‑PD。时序控制电路TC的端子可以连接到第一芯片垫TC‑PD1和第二芯片垫TC‑PD2。因此,数据线DL可以通过时序控制电路TC电连接到信号垫DP‑PD。
[0081] 在一些示例性实施例中,控制信号线CSL和电源线PL中的至少一条可以连接到时序控制电路TC。
[0082] 图4是根据一些示例性实施例的输入感测单元的平面图。
[0083] 如图4中所示,输入感测单元ISU可以包括多个感测电极IE(在下文中被称为感测电极)和多条信号线SL(在下文中被称为信号线)。感测电极IE具有唯一的坐标信息。例如,感测电极IE可以以矩阵形式布置并且分别连接到信号线SL。感测电极IE的形状和布置没有具体限制。感测电极IE可以设置在显示区域DD‑DA中。信号线SL中的一些可以设置在显示区域DD‑DA中,并且信号线SL中的一些可以设置在非显示区域DD‑NDA中。根据一些示例性实施例的输入感测单元ISU可以以自覆盖方式获得坐标信息。
[0084] 尽管示例性地示出了矩形感测电极IE,但是示例性实施例不限于此。在一些示例性实施例中,感测电极IE可以具有多边形形状。
[0085] 感测电极IE可以包括导电材料。例如,导电材料可以包括金属或其合金。金属可以是Au、Ag、Al、Mo、Cr、Ti、Ni、Nd、Cu和Pt中的至少一种。
[0086] 在一些示例性实施例中,感测电极IE可以由透明导电材料制成或包括透明导电材料。透明导电材料可以包括纳米线(AgNW)、氧化铟(ITO)、氧化铟锌(IZO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化锡(SnO2)、纳米管石墨烯等中的至少一种。感测电极IE可以由单层或多层组成。
[0087] 开关电路100设置在非显示区域DD‑NDA中。开关电路100可以电连接输入感测垫IS‑PD和信号线SL。
[0088] 通常,输入感测垫IS‑PD的数量大于或等于信号线SL的数量。在一些示例性实施例中,输入感测单元ISU可以包括开关电路100,以包括比信号线SL的数量少的数量的输入感测垫IS‑PD。
[0089] 图5是根据一些示例性实施例的输入感测单元的开关电路的电路图。
[0090] 参照图5,开关电路100包括移位寄存器阵列110和多路复用器电路105。在一些示例性实施例中,输入感测垫IS‑PD包括控制信号垫P1至P7和感测垫P8。
[0091] 移位寄存器阵列110从控制信号垫P1接收起始信号FLM和至少一个时钟信号。在一些示例性实施例中,移位寄存器阵列110从控制信号垫P2接收第一时钟信号CLK1,并且从控制信号垫P3接收第二时钟信号CLK2。
[0092] 移位寄存器阵列110输出多个第一选择信号LSEL1至LSELk(其中,k是大于或等于2的正整数)。在一些示例性实施例中,移位寄存器阵列110可以将第一选择信号LSEL1至LSELk顺序地激活为第一电平(例如,低电平)。后面将参照图6和图7更详细地描述移位寄存器阵列110的电路配置和操作。
[0093] 多路复用器电路105响应于多个第一选择信号LSEL1至LSELk而将多条信号线SL1至SLm选择性地连接到感测垫P8。在一些示例性实施例中,感测垫P8的数量被示出并被描述为一个,但是示例性实施例不限于此。
[0094] 多路复用器电路105包括第一多路复用器120至150和第二多路复用器160。
[0095] 感测电极IE可以被分为多个组。在一些示例性实施例中,感测电极IE之中的在第一方向DR1上相邻布置的感测电极可以被分类为一个感测电极组。在一些示例性实施例中,由于感测电极IE在第二方向DR2上被布置为四个,因此它们被分为四个感测电极组IEG1至IEG4,但是示例性实施例不限于此。例如,可以不同地改变在第二方向DR2上布置的感测电极IE的数量和感测电极组的数量。此外,可以不同地改变包括在感测电极组中的感测电极IE的数量。
[0096] 第一多路复用器120至150分别对应于感测电极组IEG1至IEG4。第一多路复用器120至150分别包括输出节点OUT1至OUT4。第一多路复用器120至150响应于第一选择信号
LSEL1至LSELk而将连接到感测电极组IEG1至IEG4之中的对应感测电极组中的多个感测电
极IE中的一个感测电极IE的信号线电连接到输出节点
[0097] 第一多路复用器120响应于第一选择信号LSEL1至LSELk而将连接到第一感测电极组IEG1中的感测电极IE1至IEk的信号线SL1至SLk中的任何一条电连接到输出节点OUT1。
[0098] 由于第一多路复用器130至150的电路配置和操作与第一多路复用器120的电路配置和操作相似,因此省略多余的描述。
[0099] 第一多路复用器120至150中的每个包括多个开关晶体管121至12k。开关晶体管121包括连接到与对应的感测电极IE1连接的信号线SL1的第一电极、连接到输出节点OUT1的第二电极和接收第一选择信号LSEL1的栅电极。
[0100] 开关晶体管122包括连接到与对应的感测电极IE2连接的信号线SL2的第一电极、连接到输出节点OUT1的第二电极和接收第一选择信号LSEL2的栅电极。
[0101] 开关晶体管123包括连接到与对应的感测电极IE3连接的信号线SL3的第一电极、连接到输出节点OUT1的第二电极和接收第一选择信号LSEL3的栅电极。
[0102] 开关晶体管12k包括连接到与对应的感测电极IEk连接的信号线SLk的第一电极、连接到输出节点OUT1的第二电极和接收第一选择信号LSELk的栅电极。
[0103] 在一些示例性实施例中,开关晶体管121至12k由p型金属氧化物半导体(PMOS)晶体管组成,但是示例性实施例不限于此。在一些示例性实施例中,开关晶体管121至12k可以由n型金属氧化物半导体(NMOS)晶体管组成。当开关晶体管121至12k由PMOS晶体管组成时,第一选择信号LSEL1至LSELk的激活部分可以处于低电平,并且当开关晶体管121至12k由
NMOS晶体管组成时,第一选择信号LSEL1至LSELk的激活部分可以处于高电平。
[0104] 第二多路复用器160响应于通过控制信号垫P4至P7接收的第二选择信号CSEL1至CSEL4而将第一多路复用器120至150的输出节点OUT1至OUT4中的任何一个电连接到感测垫P8。
[0105] 第二多路复用器160包括分别与第一多路复用器120至150对应的多个开关晶体管161至164。在一些示例性实施例中,开关晶体管161至164由PMOS晶体管组成,但是不限于此。在一些示例性实施例中,开关晶体管161至164可以由NMOS晶体管组成。当开关晶体管
161至164由PMOS晶体管组成时,第二选择信号CSEL1至CSEL4的激活部分可以处于低电平,并且当开关晶体管161至164由NMOS晶体管组成时,第二选择信号CSEL1至CSEL4的激活部分可以处于高电平。
[0106] 开关晶体管161包括连接到对应的第一多路复用器120的输出节点OUT1的第一电极、连接到感测垫P8的第二电极和接收第二选择信号CSEL1的栅电极。
[0107] 开关晶体管162包括连接到对应的第一多路复用器130的输出节点OUT2的第一电极、连接到感测垫P8的第二电极和接收第二选择信号CSEL2的栅电极。
[0108] 开关晶体管163包括连接到对应的第一多路复用器140的输出节点OUT3的第一电极、连接到感测垫P8的第二电极和接收第二选择信号CSEL3的栅电极。
[0109] 开关晶体管164包括连接到对应的第一多路复用器150的输出节点OUT4的第一电极、连接到感测垫P8的第二电极以及接收第二选择信号CSEL4的栅电极。
[0110] 图6是用于说明根据一些示例性实施例的输入感测单元的操作的时序图。
[0111] 参照图5和图6,起始信号FLM是指示感测电极组IEG1至IEG4中的每个的驱动开始的信号。第一部分(也可以称为“第一时段”)T1是第一感测电极组IEG1的操作部分,第二部分(也可以称为“第二时段”)T2是第二感测电极组IEG2的操作部分,第三部分(也可以称为“第三时段”)T3是第三感测电极组IEG3的操作部分,第四部分(也可以称为“第四时段”)T4是第四感测电极组IEG4的操作部分。
[0112] 第一时钟信号CLK1和第二时钟信号CLK2具有相同的周期而相位不同。从移位寄存器阵列110输出的第一选择信号LSEL1至LSELk是用于顺序地选择感测电极组中的感测电极IE1至IEk的信号。第二选择信号CSEL1至CSEL4是用于顺序地选择第一多路复用器120至150的信号。
[0113] 例如,当在第一多路复用器120通过被激活为低电平的第二选择信号CSEL1而被选择的状态下,第一选择信号LSEL1至LSELk被顺序地激活为低电平时,随着开关晶体管121至12k顺序地导通,信号线SL1至SLk可以顺序地电连接到感测垫P8。因此,感测垫P8的驱动信号可以从输入感测电路IS‑C(图3A和图3B中所示)被顺序地提供到感测电极IE1至IEk。此外,来自感测电极IE1至IEk的感测信号可以通过感测垫P8被顺序地提供到输入感测电路
IS‑C。
[0114] 根据一些示例性实施例,如上所述,响应于从七个控制信号垫Pl至P7接收的信号,4×k个感测电极的信号线可以顺序地连接到一个感测垫P8。例如,由于用于控制第一多路复用器120至150的第一选择信号LSEL1至LSELk从移位寄存器阵列110输出,因此三个控制信号垫P1至P3被用于控制k个开关晶体管121至12k。因此,与信号线SL1至SLm的数量相比,显示装置DD可以仅使用显著减少的数量的输入感测垫IS‑PD。
[0115] 图7是根据一些示例性实施例的输入感测单元的移位寄存器阵列的框图。
[0116] 参照图7,移位寄存器阵列110包括多个移位寄存器111至11k。移位寄存器111至11k可以具有相同的电路配置。
[0117] 移位寄存器111至11k接收第一输入信号、第一时钟信号CLK1和第二时钟信号CLK2,并且输出第一选择信号LSEL1至LSELk。
[0118] 移位寄存器111至11k中的第一移位寄存器111接收起始信号FLM作为第一输入信号,并且输出第一选择信号LSEL1。
[0119] 移位寄存器111至11k之中的第i移位寄存器11i从第i‑1移位寄存器11i‑1接收第一选择信号LSELi‑1作为第一输入信号,并且输出第一选择信号LSELi(其中,i是大于1的正整数)。
[0120] 图8是根据一些示例性实施例的移位寄存器阵列中的移位寄存器的电路图。
[0121] 图8仅示出了移位寄存器111的电路图,而图7中所示的其它移位寄存器112至11k可以包括与移位寄存器111的电路配置相同的电路配置。
[0122] 参照图8,移位寄存器111通过第一输入端子101接收起始信号FLM,通过第二输入端子102接收第一时钟信号CLK1,并且通过第三输入端子103接收第二时钟信号CLK2。移位寄存器111通过输出端子104输出第一选择信号LSEL1。
[0123] 起始信号FLM被输入到移位寄存器111的第一输入端子101,但是如图7中所示,移位寄存器112至11k的第一输入端子101可以接收从前一移位寄存器输出的第一选择信号。
[0124] 此外,奇数移位寄存器111、113、……和11k‑1通过第二输入端子102接收第一时钟信号CLK1,并且通过第三输入端子103接收第二时钟信号CLK2。偶数移位寄存器112、114、……和11k通过第二输入端子102接收第二时钟信号CLK2,并且通过第三输入端子103接收第一时钟信号CLK1。
[0125] 移位寄存器111包括第一输入电路111a、第二输入电路111b和输出电路111c。
[0126] 第一输入电路111a包括晶体管M1至M3,并且响应于起始信号FLM、第一时钟信号CLK1和第二时钟信号CLK2而控制第一节点N1和第三节点N3的电压电平。晶体管M1包括连接到第一输入端子101的第一电极、连接到第三节点N3的第二电极和连接到第二输入端子102的栅电极。晶体管M2包括第一电极、连接到第三节点N3的第二电极和连接到第三输入端子
103的栅电极。晶体管M3包括用于接收电源电压VDD的第一电极、连接到晶体管M2的第一电极的第二电极和连接到第一节点N1的栅电极。
[0127] 第二输入电路111b包括晶体管M6和M7,并且响应于第三节点N3和第一时钟信号CLK1的电压电平而控制第二节点N2的电压电平。晶体管M6包括连接到第一节点N1的第一电极、连接到第二输入端子102的第二电极和连接到第三节点N3的栅电极。晶体管M7包括连接到第一节点N1的第一电极、用于接收接地电压VSS的第二电极和连接到第二输入端子102的栅电极。
[0128] 输出电路111c包括晶体管M4和M5以及电容器C1和C2,并且根据第一节点N1和第二节点N2的电压电平来控制输出到输出端子104的第一选择信号LSEL1的电压电平。晶体管M4包括用于接收电源电压VDD的第一电极、连接到输出端子104的第二电极和连接到第一节点N1的栅电极。晶体管M5包括连接到第三输入端子103的第一电极、连接到输出端子104的第二电极和连接到第二节点N2的栅电极。
[0129] 在一些示例性实施例中,包括在移位寄存器111中的晶体管M1至M7可以由PMOS晶体管组成。在一些示例性实施例中,包括在移位寄存器111中的晶体管M1至M7可以由NMOS晶体管组成。
[0130] 包括在移位寄存器111中的晶体管M1至M7可以通过与包括在显示面板DP中的像素PX(图3A和图3B中所示)的工艺相同的工艺(例如,LTPS工艺或LTPO工艺)形成。此外,通过使用具有简单电路配置的移位寄存器111,可以输出用于控制图5中所示的第一多路复用器
120至150中的开关晶体管121至12k的第一选择信号LSEL1至LSELk。因此,与通过输入感测垫IS‑PD直接接收第一选择信号LSEL1至LSELk相比,可以减少输入感测垫IS‑PD的数量。
[0131] 图9是根据一些示例性实施例的输入感测单元的开关电路的电路图。
[0132] 参照图9,输入感测单元ISU包括感测电极组IEG1至IEG4、开关电路200和输入感测垫IS‑PD。输入感测垫IS‑PD包括控制信号垫P11至P17和P19至P21以及感测垫P18。图9中所示的开关电路200在图5中所示的开关电路100中还包括掩蔽(masking)电路270。
[0133] 掩蔽电路270包括输出开关晶体管271和输出使能晶体管272。输出开关晶体管271分别对应于第一选择信号LSEL1至LSELk。输出开关晶体管271包括连接到第一选择信号LSEL1至LSELk之中的对应的第一选择信号的第一电极、第二电极和连接到控制信号垫P19的栅电极。输出使能晶体管272包括连接到控制信号垫P21的第一电极、第二电极和连接到控制信号垫P20的栅电极。输出开关晶体管271的第二电极和输出使能晶体管272的第二电极彼此连接,并且输出内部选择信号iLSEL1至iLSELk。内部选择信号iLSEL1至iLSELk分别被提供到第一多路复用器220至250中的开关晶体管221至22k的栅电极。
[0134] 控制信号垫P19接收输出控制信号MUX_OUT,控制信号垫P20接收输出使能信号MUX_EN,控制信号垫P21接收第一电压VGH。第一电压VGH具有用于使开关晶体管221至22k截止的电压电平。例如,第一电压VGH可以是电源电压VDD。
[0135] 图10是用于说明根据一些示例性实施例的输入感测单元的操作的时序图。
[0136] 参照图9和图10,在其中输出控制信号MUX_OUT处于高电平并且输出使能信号MUX_EN处于低电平的掩蔽部分Tk期间,输出开关晶体管271截止,输出使能晶体管272导通。因此,在掩蔽部分Tk期间,内部选择信号iLSEL1至iLSELk‑3被保持在无效电平(即,高电平)。在其中输出控制信号MUX_OUT处于低电平并且输出使能信号MUX_EN处于高电平的正常部分Tn期间,输出开关晶体管271导通,输出使能晶体管272截止。因此,在正常部分Tn期间,内部选择信号iLSELk‑2、iLSELk‑1和iLSELk具有与第一选择信号LSELk‑2、LSELk‑1和LSELk的信号电平相同的信号电平。
[0137] 根据图9中所示的掩蔽电路270,可以控制感测电极组IEG1至IEG4中的仅某些感测电极进行操作。例如,如图10中所示,内部选择信号iLSEL1至iLSELk‑3保持在无效电平,并且当内部选择信号iLSELk‑2、iLSELk‑1和iLSELk具有与第一选择信号LSELk‑2、LSELk‑1、LSELk的信号电平相同的信号电平时,感测电极组IEG1至IEG4中的仅感测电极IEk‑2、IEk‑1和IEk可以操作。因此,输入感测单元ISU可以操作为仅检测来自特定(或确定)区域的感测电极的触摸输入。
[0138] 根据一些示例性实施例,在第一部分T1中,掩蔽部分Tk和正常部分Tn中的每个的长度可以被不同地改变。
[0139] 图11是用于说明根据一些示例性实施例的输入感测单元的操作的时序图。
[0140] 参照图9和图11,输入感测单元ISU可以在掩蔽模式Tm和慢速模式Ts下操作。慢速模式Ts下的第一时钟信号CLK1的频率和第二时钟信号CLK2的频率不同于(例如,低于)掩蔽模式Tm下的第一时钟信号CLK1的频率和第二时钟信号CLK2的频率。
[0141] 在掩蔽模式Tm下,输出控制信号MUX_OUT处于高电平,输出使能信号MUX_EN处于低电平。在慢速模式Ts下,输出控制信号MUX_OUT处于低电平,输出使能信号MUX_EN处于高电平。在图11中所示的示例中,在慢速模式Ts期间,内部选择信号iLSELk具有与第一选择信号LSELk的信号电平相同的信号电平。此外,内部选择信号iLSELk的激活部分t2也与第二时钟信号CLK2的低电平部分t1基本相同。在慢速模式Ts下其中输出控制信号MUX_OUT处于低电平且输出使能信号MUX_EN被保持在高电平的时间t3可以长于或等于第二时钟信号CLK2的低电平部分t1。
[0142] 随着内部选择信号iLSELk的激活部分t2在慢速模式Ts下变长,可以充分确保用于对应感测电极IEk的感测时间。因此,可以改善针对特定(或确定)区域的触摸灵敏度。
[0143] 在一些示例性实施例中,随着第一时钟信号CLK1的频率和第二时钟信号CLK2的频率在慢速模式Ts下变低,第一部分T1的长度可以比常规操作模式(其中未应用慢速模式Ts)的长度长。在一些示例性实施例中,在保持第一部分T1的长度时,可以在慢速模式Ts期间减小第一时钟信号CLK1的频率和第二时钟信号CLK2的频率,并且同时地,可以在掩蔽模式Tm期间增大第一时钟信号CLK1的频率和第二时钟信号CLK2的频率。
[0144] 图12是根据一些示例性实施例的输入感测单元的开关电路的电路图。图13是用于说明根据一些示例性实施例的输入感测单元的操作的时序图。
[0145] 参照图12和图13,输入感测单元ISU的开关电路300包括第一移位寄存器阵列310、第一多路复用器320至350、第二多路复用器360和第二移位寄存器阵列370。换言之,与图5中所示的开关电路100相比,图12中所示的开关电路300还包括第二移位寄存器阵列370。
[0146] 第二移位寄存器阵列370可以被配置为类似于图7和图8中所示的移位寄存器阵列110的电路配置。
[0147] 第一移位寄存器阵列310从控制信号垫P31接收第一起始信号FLM1、从控制信号垫P32接收第一时钟信号CLK1以及从控制信号垫P33接收第二时钟信号CLK2。第一移位寄存器阵列310可以输出并顺序地激活第一选择信号LSEL1至LSELk。
[0148] 第二移位寄存器阵列370从控制信号垫P34接收第二起始信号FLM2、从控制信号垫P35接收第三时钟信号(或称为“子时钟信号”)CLK3以及从控制信号垫P36接收第四时钟信号(或称为“子时钟信号”)CLK4。第二移位寄存器阵列370可以顺序地激活第二选择信号CSEL1至CSEL4。
[0149] 图5中所示的开关电路100的第二多路复用器160响应于通过控制信号垫P4至P6接收的第二选择信号CSEL1至CSEL4而操作,但是图12中所示的开关电路300的第二多路复用器360从第二移位寄存器阵列370接收第二选择信号CSEL1至CSEL4。
[0150] 随着感测电极组IEG1至IEG4的数量增加,第二多路复用器360中的开关晶体管361至364的数量也增加。因此,开关电路300还可以包括第二移位寄存器阵列370,以减少输入感测垫IS‑PD的数量。
[0151] 图14A是根据一些示例性实施例的输入感测单元的开关电路的电路图。图14B是根据一些示例性实施例的图14A中所示的第一多路复用器的放大图。
[0152] 参照图14A和图14B,输入感测单元ISU的开关电路400包括第一移位寄存器阵列410、第一多路复用器420至450、第二多路复用器460和第二移位寄存器阵列470。与图5中所示的开关电路100相比,图14A中所示的开关电路400还包括第二移位寄存器阵列470。
[0153] 第二移位寄存器阵列470可以被配置为类似于图7和图8中所示的移位寄存器阵列110的电路配置。
[0154] 第一移位寄存器阵列410从控制信号垫P41接收第一起始信号FLM1、从控制信号垫P42接收第一时钟信号CLK1以及从控制信号垫P43接收第二时钟信号CLK2。第一移位寄存器阵列410可以输出并顺序地激活第一选择信号LSEL1至LSELk。
[0155] 第二移位寄存器阵列470从控制信号垫P44接收第二起始信号FLM2、从控制信号垫P45接收第三时钟信号CLK3以及从控制信号垫P46接收第四时钟信号CLK4。第二移位寄存器阵列470可以输出并顺序地激活放电选择信号DSEL1至DSELk。
[0156] 第一多路复用器420至450分别对应于感测电极组IEG1至IEG4。第一多路复用器420包括主多路复用器420a和放电多路复用器420b。
[0157] 主多路复用器420a响应于来自第一移位寄存器阵列410的第一选择信号LSEL1至LSELk而将连接到第一感测电极组IEG1中的感测电极IE1至IEk的信号线SL1至SLk中的任何一条电连接到输出节点OUT1。主多路复用器420a包括多个开关晶体管A1至Ak。
[0158] 放电多路复用器420b响应于来自第二移位寄存器阵列470的放电选择信号DSEL1至DSELk而将连接到第一感测电极组IEG1中的感测电极IE1至IEk的信号线SL1至SLk中的任何一条电连接到控制信号垫P52。放电多路复用器420b包括多个开关晶体管B1至Bk。
[0159] 控制信号垫P52可以接收第二电压VGL。
[0160] 由于第一多路复用器430至450的电路配置和操作类似于第一多路复用器420的电路配置和操作,因此省略多余的描述。
[0161] 图15是用于说明根据一些示例性实施例的输入感测单元的操作的时序图。
[0162] 参照图14A、图14B和图15,第一时钟信号CLK1的频率至第四时钟信号CLK4的频率相同。第一时钟信号CLK1和第二时钟信号CLK2的激活部分(例如,低电平)的脉冲宽度t11彼此基本相等,并且第三时钟信号CLK3和第四时钟信号CLK4的激活部分的脉冲宽度t12彼此基本相等。第三时钟信号CLK3和第四时钟信号CLK4的脉冲宽度t12比第一时钟信号CLK1和第二时钟信号CLK2的脉冲宽度t11长。
[0163] 放电多路复用器420b中的开关晶体管B1至Bk在放电选择信号DSEL1至DSELk处于低电平时导通,并且将信号线SL1至SLk电连接到控制信号垫P52。当放电选择信号DSEL1至DSELk处于低电平时,信号线SL1至SLk被保持在第二电压VGL,使得可以最小化或至少减小噪声的影响。
[0164] 当放电选择信号DSEL1至DSELk处于高电平时,放电多路复用器420b中的开关晶体管B1至Bk截止。当放电选择信号DSEL1至DSELk处于高电平时,第一选择信号LSEL1至LSELk被激活。因此,当信号线SL1至SLk连接到感测垫P51时,放电多路复用器420b中的开关晶体管B1至Bk截止,使得来自信号线SL1至SLk的感测信号可以被正常地传输到感测垫P51。
[0165] 图16A是根据一些示例性实施例的输入感测单元的开关电路的电路图。图16B是根据一些示例性实施例的图16A中所示的第一多路复用器的放大图。
[0166] 参照图16A和图16B,输入感测单元ISU的开关电路500包括第一移位寄存器阵列510、第一多路复用器520至550、第二多路复用器560和第二移位寄存器阵列570。图16中所示的开关电路500类似于图14A中所示的开关电路400,但是还包括在第一多路复用器520至
550内部的预充电多路复用器520c。
[0167] 第二移位寄存器阵列570可以被配置为类似于图7和图8中所示的移位寄存器阵列110的电路配置。
[0168] 第一移位寄存器阵列510从控制信号垫P41接收第一起始信号FLM1、从控制信号垫P42接收第一时钟信号CLK1以及从控制信号垫P43接收第二时钟信号CLK2。第一移位寄存器阵列510输出第一选择信号LSEL0至LSELk,并且第一选择信号LSEL0至LSELk可以被顺序地激活。
[0169] 第二移位寄存器阵列570从控制信号垫P44接收第二起始信号FLM2、从控制信号垫P45接收第三时钟信号CLK3以及从控制信号垫P46接收第四时钟信号CLK4。第二移位寄存器阵列570可以输出并顺序地激活放电选择信号DSEL1至DSELk。
[0170] 第一多路复用器520至550分别对应于感测电极组IEG1至IEG4。第一多路复用器520包括主多路复用器520a、放电多路复用器520b和预充电多路复用器520c。
[0171] 主多路复用器520a响应于来自第一移位寄存器阵列510的第一选择信号LSEL0至LSELk而将连接到第一感测电极组IEG1中的感测电极IE1至IEk的信号线SL1至SLk中的任何一条电连接到输出节点OUT1。主多路复用器520a包括多个开关晶体管A1至Ak。
[0172] 放电多路复用器520b响应于来自第二移位寄存器阵列570的放电选择信号DSEL1至DSELk而将连接到第一感测电极组IEG1中的感测电极IE1至IEk的信号线SL1至SLk中的任何一条电连接到控制信号垫P52。放电多路复用器520b包括多个开关晶体管B1至Bk。
[0173] 预充电多路复用器520c响应于来自第一移位寄存器阵列510的第一选择信号LSEL0至LSELk‑1而将连接到第一感测电极组IEG1中的感测电极IE1至IEk的信号线SL1至
SLk中的任何一条电连接到控制信号垫P53。预充电多路复用器520c包括多个开关晶体管C1至Ck。
[0174] 控制信号垫P52可以接收第二电压VGL,控制信号垫P53可以接收第三电压VDRV。第二电压VGL可以是接地电压VSS。第三电压VDRV可以处于(或在)比接地电压VSS或第二电压VGL的电压电平高的电压电平。
[0175] 由于第一多路复用器530至550的电路配置和操作类似于第一多路复用器520的电路配置和操作,因此省略多余的描述。
[0176] 图17是用于说明根据一些示例性实施例的输入感测单元的操作的时序图。
[0177] 参照图16A、图16B和图17,第一钟信号CLK1至第四时钟信号CLK4的频率和脉冲宽度基本相同。
[0178] 当第一选择信号LSEL0转变为低电平时,预充电多路复用器520c中的开关晶体管C1导通,使得信号线SL1连接到控制信号垫P53。因此,信号线SL1预充入第三电压VDRV。
[0179] 当第一选择信号LSEL1转变为低电平时,预充电多路复用器520c中的开关晶体管C2导通,使得信号线SL2连接到控制信号垫P53。因此,信号线SL2预充入第三电压VDRV。此外,当第一选择信号LSEL1转变为低电平时,主多路复用器520a中的开关晶体管A1导通,使得信号线SL1通过第二多路复用器560中的开关晶体管561连接到感测垫P51。如此,当第i第一选择信号LSELi转变为低电平时,预充电多路复用器520c中的第i+1开关晶体管Ci+1和主多路复用器520a中的开关晶体管Ai同时导通(其中,i是正整数)。
[0180] 放电多路复用器520b中的开关晶体管B1至Bk在放电选择信号DSEL1至DSELk处于低电平时导通,并且将信号线SL1至SLk电连接到控制信号垫P52。当放电选择信号DSEL1至DSELk处于低电平时,信号线SL1至SLk被保持在第二电压VGL,使得可以最小化或至少减小噪声的影响。
[0181] 当放电选择信号DSEL1至DSELk处于高电平时,放电多路复用器520b中的开关晶体管B1至Bk截止。当放电选择信号DSEL1至DSELk中的每个处于高电平时,对应的第一选择信号LSEL0至LSELk被激活。
[0182] 第i信号线SLi通过第i‑1第一选择信号LSELi‑1而连接到控制信号垫P53,并且通过第i第一选择信号LSELi而连接到感测垫P51。因此,当第i信号线SLi连接到控制信号垫P53或感测垫P51时,放电选择信号DSEL1至DSELk被保持在高电平,使得放电多路复用器520b中的开关晶体管B1至Bk截止。如此,放电选择信号DSEL1至DSELk之中的第i放电选择信号DSELi的激活部分与第i‑1第一选择信号LSELi‑1的激活部分和第i第一选择信号LSELi的激活部分不重叠。
[0183] 尽管示出并描述了第i信号线SLi通过第i‑1第一选择信号LSELi‑1而连接到控制信号垫P53,并且通过第i第一选择信号LSELi而连接到感测垫P51,但是示例性实施例不限于此。在一些示例性实施例中,第i信号线SLi可以通过第i‑2第一选择信号LSELi‑2而连接到控制信号垫P53,并且可以通过第i第一选择信号LSELi而连接到感测垫P51。在这种情况下,第一移位寄存器阵列510可以输出第一选择信号LSEL1至LSELk。
[0184] 在一些示例性实施例中,主多路复用器520a中的多个开关晶体管A1至Ak、放电多路复用器520b中的多个开关晶体管B1至Bk以及预充电多路复用器520c中的多个开关晶体管C1至Ck由PMOS晶体管组成,但是示例性实施例不限于此。例如,开关晶体管A1至Ak、开关晶体管B1至Bk以及开关晶体管C1至Ck都可以是NMOS晶体管。还预期的是,一些可以是PMOS晶体管,而一些可以是NMOS晶体管。
[0185] 图18是根据一些示例性实施例的输入感测单元的平面图。
[0186] 参照图18,输入感测单元ISU可以包括第一感测电极IE1‑1至IE1‑5、连接到第一感测电极IE1‑1至IE1‑5的第一信号线SL1‑1至SL1‑5、第二感测电极IE2‑1至IE2‑4以及连接到第二感测电极IE2‑1至IE2‑4的第二信号线SL2‑1至SL2‑4。
[0187] 第一感测电极IE1‑1至IE1‑5和第二感测电极IE2‑1至IE2‑4彼此交叉。第一感测电极IE1‑1至IE1‑5在第一方向DR1上(例如,彼此间隔开)布置,并且均具有在第二方向DR2上延伸的形状。输入感测单元ISU可以通过互电容方法和/或自电容方法来检测外部输入。在第一部分T1期间计算(或确定)外部输入的互电容方法的坐标之后,输入感测单元ISU可以在第二部分T2期间以自电容方式重新计算外部输入的坐标。
[0188] 第一感测电极IE1‑1至IE1‑5中的每个包括第一传感器部分SP1和第一连接部分CP1。第二感测电极IE2‑1至IE2‑4中的每个包括第二传感器部分SP2和第二连接部分CP2。与设置在第一感测电极IE1‑1至IE1‑5的中心或中心区域处的第一传感器部分SP1相比,第一传感器部分SP1之中的设置在第一感测电极IE1‑1至IE1‑5的两端处的两个第一传感器部分SP1可以具有较小的尺寸(例如,一半尺寸)。与设置在第二感测电极IE2‑1至IE2‑4的中心或中心区域处的第二传感器部分SP2相比,第二传感器部分SP2之中的设置在第二感测电极
IE2‑1至IE2‑4的两端处的两个第二传感器部分SP2可以具有较小的尺寸(例如,一半尺寸)。
[0189] 尽管图18示出了具有特定形状的第一感测电极IE1‑1至IE1‑5和第二感测电极IE2‑1至IE2‑4,但是它们的形状不限于此。在一些示例性实施例中,第一感测电极IE1‑1至IE1‑5和第二感测电极IE2‑1至IE2‑4可以具有无法区分开传感器部分和连接部分的形状(例如,条形状)。换言之,以菱形形状的形式的第一传感器部分SP1和第二传感器部分SP2通过示例的方式被示出,但是不限于此。第一传感器部分SP1和第二传感器部分SP2可以具有另一多边形形状。
[0190] 在第一感测电极IE1‑1至IE1‑5之中的一个第一感测电极内,第一传感器部分SP1沿第二方向DR2对准,在第二感测电极IE2‑1至IE2‑4之中的一个第二感测电极内,第二传感器部分SP2沿第一方向DR1对准。第一连接部分CP1中的每个连接相邻的第一传感器部分SP1,第二连接部分CP2中的每个连接相邻的第二传感器部分SP2。
[0191] 第一信号线SL1‑1至SL1‑5分别连接到第一感测电极IE1‑1至IE1‑5的一端。第二信号线SL2‑1至SL2‑4连接到第二感测电极IE2‑1至IE2‑4的两端。在一些示例性实施例中,第一信号线SL1‑1至SL1‑5也可以连接到第一感测电极IE1‑1至IE1‑5的两端。在一些示例性实施例中,第二信号线SL2‑1至SL2‑4可以分别仅连接到第二感测电极IE2‑1至IE2‑4的一端。
[0192] 根据一些示例性实施例,与包括仅连接到第二感测电极IE2‑1至IE2‑4的一端的第二信号线SL2‑1至SL2‑4的输入感测单元ISU相比,感测灵敏度可以被改善。由于第二感测电极IE2‑1至IE2‑4可以比第一感测电极IE1‑1至IE1‑5长,因此会发生感测信号(或传输信号)的电压降,因此,感测灵敏度会劣化。根据一些示例性实施例,由于通过连接到第二感测电极IE2‑1至IE2‑4的两端的第二信号线SL2‑1至SL2‑4提供感测信号(或传输信号),因此能够防止(或者至少减小)感测信号(或传输信号)的电压降,并且防止(或者至少减小)感测灵敏度降低。
[0193] 输入感测单元ISU可以包括信号垫DP‑PD和输入感测垫IS‑PD。信号垫DP‑PD和输入感测垫IS‑PD可以在垫区域NDA‑PD中对准(例如,在第二方向DR2上对准)。
[0194] 开关电路600设置在非显示区域DD‑NDA中。开关电路600可以将输入感测垫IS‑PD电连接到第一信号线SL1‑1至SL1‑5和第二信号线SL2‑1至SL2‑4。
[0195] 图19是根据一些示例性实施例的输入感测单元的开关电路的电路图。
[0196] 参照图19,输入感测单元ISU的开关电路600包括移位寄存器阵列610和多路复用器620。移位寄存器阵列610从控制信号垫P61接收起始信号FLM、从控制信号垫P62接收第一时钟信号CLK1以及从控制信号垫P63接收第二时钟信号CLK2。
[0197] 移位寄存器阵列610输出第一选择信号LSEL1至LSEL4。在一些示例性实施例中,移位寄存器阵列610可以将第一选择信号LSEL1至LSEL4顺序地激活为第一电平(例如,低电平)。移位寄存器阵列610的电路配置和操作可以类似于图7和图8中所示的移位寄存器阵列
110的电路配置和操作。
[0198] 多路复用器620响应于第一选择信号LSEL1至LSEL4而将第二信号线SL2‑1至SL2‑4中的任何一条电连接到感测垫P64。多路复用器620包括开关晶体管621至624。
[0199] 开关晶体管621包括连接到对应的第二信号线SL2‑1的第一电极、连接到感测垫P64的第二电极以及接收第一选择信号LSEL1的栅电极。
[0200] 开关晶体管622包括连接到对应的第二信号线SL2‑2的第一电极、连接到感测垫P64的第二电极以及接收第一选择信号LSEL2的栅电极。
[0201] 开关晶体管623包括连接到对应的第二信号线SL2‑3的第一电极、连接到感测垫P64的第二电极以及接收第一选择信号LSEL3的栅电极。
[0202] 开关晶体管624包括连接到对应的第二信号线SL2‑4的第一电极、连接到感测垫P64的第二电极以及接收第一选择信号LSEL4的栅电极。
[0203] 如图19中所见,开关晶体管621至624由PMOS晶体管组成,但是示例性实施例不限于此。在一些示例性实施例中,开关晶体管621至624可以由NMOS晶体管组成。当开关晶体管621至624由PMOS晶体管组成时,第一选择信号LSEL1至LSEL4的激活部分可以处于低电平,而当开关晶体管621至624由NMOS晶体管组成时,第一选择信号LSEL1至LSEL4的激活部分可以处于高电平。
[0204] 图20是用于说明根据一些示例性实施例的输入感测单元的操作的时序图。
[0205] 参照图19和图20,起始信号FLM是指示第二感测电极IE2‑1至IE2‑4中的每个的驱动开始的信号。第一部分T1是第二感测电极IE2‑1的操作部分,第二部分T2是第二感测电极IE2‑2的操作部分,第三部分T3是第二感测电极IE2‑3的操作部分,第四部分T4是第二感测电极IE2‑4的操作部分。
[0206] 第一时钟信号CLK1和第二时钟信号CLK2具有相同的周期且相位不同。从移位寄存器阵列610输出的第一选择信号LSEL1至LSEL4是用于顺序地选择第二信号线SL2‑1至SL2‑4的信号。例如,当第一选择信号LSEL1至LSEL4被顺序地激活为低电平时,由于开关晶体管621至624被顺序地导通,所以第二信号线SL2‑1至SL2‑4可以顺序地电连接到感测垫P64。因此,感测垫P64的驱动信号可以从输入感测电路IS‑C(图3A和图3B中所示)被顺序地提供到第二感测电极IE2‑1至IE2‑4。此外,来自第二感测电极IE2‑1至IE2‑4的感测信号可以通过感测垫P64被顺序地提供到输入感测电路IS‑C。
[0207] 在一些示例性实施例中,输入感测单元ISU的开关电路600还包括如图9中所示的掩蔽电路270,使得可以控制第二感测电极IE2‑1至IE2‑4中的仅一些进行操作。
[0208] 在一些示例性实施例中,输入感测单元ISU的开关电路600中的多路复用器620还包括图14A中所示的放电多路复用器420b,使得当第二信号线SL2‑1至SL2‑4未连接到输入感测垫IS‑PD的感测垫(未示出)时,它可以使第二信号线SL2‑1至SL2‑4以第二电压VGL放电。
[0209] 在一些示例性实施例中,输入感测单元ISU的开关电路600中的多路复用器620还包括图16A中所示的放电多路复用器520b和预充电多路复用器520c,使得当第二信号线
SL2‑1至SL2‑4未连接到输入感测垫IS‑PD的感测垫(未示出)时,它可以使第二信号线SL2‑1至SL2‑4以第二电压VGL放电。此外,第二信号线SL2‑1至SL2‑4的第i第二信号线SL2‑i可以通过第i‑1第一选择信号LSELi‑1以第三电压VDRV预充电。
[0210] 图21至图25是根据各种示例性实施例的输入感测单元的平面图。
[0211] 参照图21,输入感测单元ISU的第一感测电极IE1‑1至IE1‑5和第二感测电极IE2‑1至IE2‑4可以具有网格形状。第一感测电极IE1‑1至IE1‑5和第二感测电极IE2‑1至IE2‑4具有网状形状,使得可以减小相对于显示面板DP(见图3A)的电极的寄生电容。
[0212] 处于网格形式的第一感测电极IE1‑1至IE1‑5和第二感测电极IE2‑1至IE2‑4可以包括例如可以可用于低温工艺的银、铝、、铬、镍、钛等中的至少一种,但是不限于此。即使输入感测单元ISU通过如先前所描述的连续工艺形成,也可以防止对像素PX(例如,见图3A和图3B)的有机发光二极管的损坏。
[0213] 输入感测单元ISU的开关电路1010设置在非显示区域DD‑NDA中。开关电路1010可以将输入感测垫IS‑PD电连接到第一信号线SL1‑1至SL1‑5和第二信号线SL2‑1至SL2‑4。
[0214] 输入感测单元ISU的开关电路1010可以与图19中所示的开关电路600具有相同的电路配置。
[0215] 在一些示例性实施例中,输入感测单元ISU的开关电路1010还包括如图9中所示的掩蔽电路270,使得可以控制第二感测电极IE2‑1至IE2‑4中的仅一些进行操作。
[0216] 在一些示例性实施例中,输入感测单元ISU的开关电路1010还包括图14A中所示的放电多路复用器420b,使得当第二信号线SL2‑1至SL2‑4未连接到输入感测垫IS‑PD的感测垫(未示出)时,它可以使第二信号线SL2‑1至SL2‑4以第二电压VGL放电。
[0217] 在一些示例性实施例中,输入感测单元ISU的开关电路1010还包括图16A中所示的放电多路复用器520b和预充电多路复用器520c,使得当第二信号线SL2‑1至SL2‑4未连接到输入感测垫IS‑PD的感测垫(未示出)时,它可以使第二信号线SL2‑1至SL2‑4以第二电压VGL放电。此外,第二信号线SL2‑1至SL2‑4的第i第二信号线SL2‑i可以通过第i‑1第一选择信号LSELi‑1以第三电压VDRV预充电。
[0218] 参照图22,输入感测单元ISU可以包括第一感测电极IE1‑1至IE1‑4、连接到第一感测电极IE1‑1至IE1‑4的第一信号线SL1‑1至SL1‑4、第二感测电极IE2‑1至IE2‑4、连接到第二感测电极IE2‑1到IE2‑4的第二信号线SL2‑1到SL2‑3以及开关电路1020。输入感测单元ISU的驱动方法不受具体限制,并且可以通过互电容方法和/或自电容方法来检测外部输入。
[0219] 第一感测电极IE1‑1至IE1‑4中的每个具有在第二方向DR2上延伸的形状。第一感测电极IE1‑1至IE1‑4在第一方向DR1上布置。第二感测电极IE2‑1至IE2‑4与第一感测电极IE1‑1至IE1‑4交替布置。第二感测电极IE2‑1至IE2‑4包括多个传感器部分IE‑1至IE‑3。示例性地示出了包括在第二方向DR2上布置且间隔开的三个传感器部分IE‑1至IE‑3的第二感测电极IE2‑1至IE2‑4,但是示例性实施例不限于此。
[0220] 第二信号线SL2‑1至SL2‑3电连接到第二感测电极IE2‑1至IE2‑4的对应的传感器部分IE‑1至IE‑3。第二感测电极IE2‑1至IE2‑4的第一传感器部分IE‑1连接到第二信号线SL2‑1至SL2‑3中的第二信号线SL2‑1。第二感测电极IE2‑1至IE2‑4的第二传感器部分IE‑2连接到第二信号线SL2‑1至SL2‑3中的第二信号线SL2‑2。第二感测电极IE2‑1至IE2‑4的第三传感器部分IE‑3连接到第二信号线SL2‑1至SL2‑3的第二信号线SL2‑3。
[0221] 输入感测单元ISU的开关电路1020设置在非显示区域DD‑NDA中。开关电路1020可以将输入感测垫IS‑PD电连接到第一信号线SL1‑1至SL1‑4和第二信号线SL2‑1至SL2‑3。
[0222] 输入感测单元ISU的开关电路1020可以具有与图5中所示的开关电路100、图9中所示的开关电路200、图12中所示的开关电路300、图14A中所示的开关电路400、图16A中所示的开关电路500以及图19中所示的开关电路600的电路配置相似的电路配置。
[0223] 参照图23,输入感测单元ISU包括第一感测电极IE1、第二感测电极IE2‑1至IE2‑3、信号线SL1至SL3以及开关电路1030。输入感测单元ISU包括设置在显示区域DD‑DA中的多个传感器块SB。传感器块SB可以限定多个传感器列ISC1至ISC6,或者可以限定多个传感器行ISL1至ISL3。多个传感器列ISC1至ISC6中的每个可以包括在列方向(例如,图23中的第一方向DR1)上布置的多个传感器块SB。多个传感器列ISC1至ISC6在行方向(例如,图23中的第二方向DR2)上布置。尽管在图23中示出了以矩阵形式布置的多个传感器块SB,但是示例性实施例不限于此。
[0224] 输入感测单元ISU的开关电路1030设置在非显示区域DD‑NDA中。开关电路1030可以将输入感测垫IS‑PD和信号线SL1至SL3电连接。
[0225] 输入感测单元ISU的开关电路1030可以具有与图5中所示的开关电路100、图9中所示的开关电路200、图12中所示的开关电路300、图14A中所示的开关电路400、图16A中所示的开关电路500以及图19中所示的开关电路600的电路配置相似的电路配置。
[0226] 参照图24,输入感测单元ISU可以包括多个感测电极IE和多条信号线SL。感测电极IE可以具有网格形状。
[0227] 输入感测单元ISU的开关电路1040设置在非显示区域DD‑NDA中。开关电路1040可以将输入感测垫IS‑PD和信号线SL电连接。
[0228] 输入感测单元ISU的开关电路1040可以具有与图5中所示的开关电路100、图9中所示的开关电路200、图12中所示的开关电路300、图14A中所示的开关电路400、图16A中所示的开关电路500以及图19中所示的开关电路600的电路配置相似的电路配置。
[0229] 参照图25,输入感测单元ISU可以包括多边形感测电极IE。感测电极IE与垫区域NDA‑PD之间的距离可以由感测电极IE的坐标来确定。信号线SL的长度可以根据所连接的感测电极IE的坐标来确定。在一些示例性实施例中,信号线SL可以具有相同的长度,以同等地控制信号线SL的电阻。线部分SL‑L可以包括第一部分SL‑P1和第二部分SL‑P2。第一部分SL‑P1的一端连接到感测电极IE中的对应的一个。第二部分SL‑P2从第一部分SL‑P1延伸,并且垫部分SL‑P(见图23)连接到第二部分SL‑P2的一端。
[0230] 作为控制信号线SL的电阻的部分的第一部分SL‑P1可以弯曲n次或更多次。这里,n是大于或等于零的整数。还应注意,可以根据连接到信号线SL的感测电极IE的坐标来确定n。随着感测电极IE设置得更远离垫区域NDA‑PD,n变得更小,并且随着感测电极IE设置得更靠近垫区域NDA‑PD,n变得更大。当信号线SL被扩展和比较时,它们可以具有相同的长度。
[0231] 尽管第一部分SL‑P1被示出为设置在显示区域DD‑DA中,但是第一部分SL‑P1可以设置在非显示区域DD‑NDA中。第一部分SL‑P1可以邻近垫区域NDA‑PD设置。第一部分SL‑P1可以缓和从外部施加的静电。还预期的是,线部分SL‑L还可以包括第三部分,该第三部分将感测电极IE和设置在非显示区域DD‑NDA中的第一部分SL‑P1连接。
[0232] 输入感测单元ISU的开关电路1050设置在非显示区域DD‑NDA中。开关电路1050可以将输入感测垫IS‑PD和信号线SL电连接。
[0233] 输入感测单元ISU的开关电路1050可以具有与图5中所示的开关电路100、图9中所示的开关电路200、图12中所示的开关电路300、图14A中所示的开关电路400、图16A中所示的开关电路500以及图19中所示的开关电路600的电路配置相似的电路配置。
[0234] 根据各种示例性实施例,具有如先前所描述的配置的显示装置可以将多个感测电极的感测信号传输到具有数量小于感测电极的数量的感测垫,使得可以减少感测垫和信号线的数量。由于用于控制多路复用器中的晶体管的选择信号从移位寄存器阵列输出,因此显示装置可以仅利用显著减少的数量的输入感测垫。
[0235] 尽管这里已经描述了某些示例性实施例和实施方式,但是根据该描述,其它实施例和修改将是明显的。因此,发明构思不限于这样的实施例,而是限于如对本领域的普通技术人员明显的所附权利要求以及各种明显的修改和等同布置的较宽范围。
QQ群二维码
意见反馈