可反复应用于高速验证的FPGA子板
| 专利类型 | 实用新型 | 法律事件 | 授权; |
| 专利有效性 | 有效专利 | 当前状态 | 授权 |
| 申请号 | CN201920303194.0 | 申请日 | 2019-03-11 |
| 公开(公告)号 | CN209821830U | 公开(公告)日 | 2019-12-20 |
| 申请人 | 中电海康无锡科技有限公司; | 申请人类型 | 企业 |
| 发明人 | 钱斌; 徐琴; 黄以亮; | 第一发明人 | 钱斌 |
| 权利人 | 中电海康无锡科技有限公司 | 权利人类型 | 企业 |
| 当前权利人 | 中电海康无锡科技有限公司 | 当前权利人类型 | 企业 |
| 省份 | 当前专利权人所在省份：江苏省 | 城市 | 当前专利权人所在城市：江苏省无锡市 |
| 具体地址 | 当前专利权人所在详细地址：江苏省无锡市新吴区菱湖大道111号无锡软件园天鹅座D幢1005室 | 邮编 | 当前专利权人邮编：214135 |
| 主IPC国际分类 | G06F17/50 | 所有IPC国际分类 | G06F17/50 |
| 专利引用数量 | 0 | 专利被引用数量 | 0 |
| 专利权利要求数量 | 9 | 专利文献类型 | U |
| 专利代理机构 | 无锡市大为专利商标事务所 | 专利代理人 | 殷红梅; 屠志力; |
| 摘要 | 本实用新型提供一种可反复应用于高速验证的FPGA 子板 ，包括一以接插方式连接于PCB母板上的FPGA子板；所述FPGA子板上设有FPGA芯片、网表下载 接口 、存储配置芯片、高速接 插件 、电源接口；FPGA芯片的全部I/O端口连接至高速接插件；FPGA芯片的电源端口连接电源接口；FPGA芯片的JTAG端口连接网表下载接口；FPGA芯片的存储端口连接存储配置芯片；FPGA子板通过各高速接插件连接至PCB母板。FPGA子板的PCB板为多层板，每相邻两个 信号 层之间设置一个电源与接 地层 ；FPGA子板的PCB板上，信号线走线阻抗按单端50欧姆，差分100欧姆设计。本实用新型提供的FPGA子板可反复使用，FPGA子板可应用于不同的项目，带来开发周期和开发成本的节省。 | ||
| 权利要求 | 1.一种可反复应用于高速验证的FPGA子板，其特征在于，包括一以接插方式连接于PCB母板(1)上的FPGA子板(2)； |
||
| 说明书全文 | 可反复应用于高速验证的FPGA子板技术领域[0001] 本实用新型涉及一种SOC芯片的验证平台方案，尤其是一种应用于SOC芯片的FPGA验证板。 背景技术[0002] SOC数字正向设计需要通过FPGA来进行功能验证。目前FPGA验证板的主要手段是将FPGA与外围模块设计在同一块PCB板上，称之FPGA功能一体板，该PCB板会集成很多功能模块。 [0003] 因此带来的缺点如下：不同设计的FPGA验证板需要集成不同的外围模块，因此同一块FPGA验证板无法满足不同设计的FPGA验证需求。FPGA芯片采购成本非常高，且采购周期长，一旦焊接在一块验证板上就无法再拆卸使用，每新开一个项目，需要重新设计满足该项目需求的FPGA验证板，造成时间和研发成本的浪费。发明内容 [0004] 针对现有技术中存在的不足，本实用新型提供一种可反复应用于高速验证的FPGA子板，FPGA子板上仅集成FPGA芯片、存储配置芯片、下载接口以及高速接插件等，与之对应的功能板称之为PCB母板，PCB母板可根据不同项目不同功能单独设计，而FPGA子板可反复使用。本实用新型采用的技术方案是： [0005] 一种可反复应用于高速验证的FPGA子板，包括一以接插方式连接于PCB母板上的FPGA子板； [0006] 所述FPGA子板上设有FPGA芯片、网表下载接口、存储配置芯片、高速接插件、电源接口； [0007] FPGA芯片的全部I/O端口连接至高速接插件；FPGA芯片的电源端口连接电源接口；FPGA芯片的JTAG端口连接网表下载接口；FPGA芯片的存储端口连接存储配置芯片； [0008] FPGA子板通过各高速接插件连接至PCB母板。 [0009] 进一步地，各高速接插件分布于FPGA芯片四周。 [0011] 进一步地，FPGA子板的PCB板上，信号线走线阻抗按单端50欧姆，差分100欧姆设计。 [0012] 进一步地，FPGA芯片的各I/O端口至高速接插件相应管脚的信号线长度等长或误差小于10mil。 [0013] 进一步地，FPGA芯片不同块的I/O端口通过蛇形线走线。 [0014] 进一步地，对于高速接插件的管脚，每相邻的信号线间添加一个接地线。 [0015] 进一步地，存储配置芯片为非易失性的FLASH芯片。 [0016] 进一步地，网表下载接口为JTAG接口。 [0017] 本实用新型的优点在于： [0018] 1）FPGA子板按照高速板标准设计，充分考虑信号完整性以及进行PCB设计仿真；FPGA子板与PCB母板间通过高速接插件连接；因此该FPGA子板与PCB母板结合的应用效果与FPGA功能一体板一样，优点是性能得到保证，FPGA子板可应用于不同的项目，带来开发周期和开发成本的节省；该FPGA子板方案可适用所有的FPGA芯片。 [0020] 图1为本实用新型的结构组成示意图。 具体实施方式[0021] 下面结合具体附图和实施例对本实用新型作进一步说明。 [0022] 本实用新型提出一种可反复应用于高速验证的FPGA子板，如图1所示，包括一以接插方式连接于PCB母板1上的FPGA子板2； [0023] 所述FPGA子板2上设有FPGA芯片201、网表下载接口202、存储配置芯片203、高速接插件204、电源接口205； [0024] FPGA芯片201的全部I/O端口连接至分布于FPGA芯片201四周的高速接插件204；FPGA芯片201的电源端口连接电源接口205；FPGA芯片201的JTAG端口连接网表下载接口 202；FPGA芯片201的存储端口连接存储配置芯片203； [0025] FPGA子板2通过各高速接插件204连接至PCB母板1； [0026] 所述FPGA芯片201用于加载设计生成的网表，实现设计功能； [0027] 通过网表下载接口202将设计网表下载到非易失性的存储配置芯片203中，上电后从存储配置芯片203加载设计网表到FPGA芯片201； [0028] 所述高速接插件204用于将FPGA芯片的通过I/O端口连接到PCB母板1； [0029] 所述电源接口205，连接至PCB母板1，实现FPGA子板2的供电； [0030] 所述PCB母板1，为实现设计项目功能的PCB板，可集成不同外围功能模块； [0031] FPGA子板2的PCB板设计： [0032] 1）FPGA子板2的PCB板为多层板，层数为4层板-20层板之间，可根据实际FPGA芯片的I/O端口数量进行设计多层板，每相邻两个信号层之间添加一个电源与接地层； [0033] 2）FPGA子板2的PCB板上，信号线走线阻抗按单端50欧姆，差分100欧姆设计；相邻信号线间距满足3W准则； [0034] 3）FPGA芯片201的全部I/O端口全部引接到高速接插件上，FPGA芯片201不同块的I/O端口通过蛇形线走线，使得各I/O端口至高速接插件相应管脚的信号线长度等长或误差小于10mil，以满足高速通信时各信号线的同步性；蛇形线是指弯弯曲曲的走线，避免直角走线影响高速信号传输，也方便调节各I/O端口至高速接插件相应管脚的信号线长度等长； [0035] 4）高速接插件204中分划处一个部分作为电源接口205； [0036] 5）高速接插件204的管脚定义时，每相邻的信号线间添加一个接地线； [0037] 6）FPGA芯片201外挂一片FLASH芯片，作为存储配置芯片203，用于存放FPGA设计网表，每次掉电后上电时，FPGA芯片可自行加载FLASH芯片中的设计网表，实现验证功能。 |
||
