一种基于FPGA替换1553B外置RAM的芯片 |
|||||||
| 申请号 | CN202322622988.2 | 申请日 | 2023-09-27 | 公开(公告)号 | CN220829712U | 公开(公告)日 | 2024-04-23 |
| 申请人 | 天津新松智能科技有限公司; | 发明人 | 关腾腾; 刘兵; 于名华; | ||||
| 摘要 | 一种基于FPGA替换1553B外置RAM的芯片，包括FPGA芯片和1553B协议芯片，FPGA内部使用双口RAM的IP核，双口RAM其中的一个端口接给CPU，另一端口接给1553B协议芯片，将控制原先外置RAM的时序转换成控制FPGA内部双口RAM的时序，控制双口RAM时序包括时钟 信号 、高有效的片选信号EN、读写信号WE、地址线ADDRESS、写数据的数据线WRITEDATA和读数据的数据线READDATA。本实用新将外置RAM使用FPGA替代可以节省掉RAM芯片的 费用 ，在设计原理图时，可以少设计一个芯片，在画PCB时可以有效的节约 电路 板的使用空间，在加工 电路板 时会更加的简便，节约了成本。 | ||||||
| 权利要求 | 1.一种基于FPGA替换1553B外置RAM的芯片，其特征在于，包括FPGA芯片和1553B协议芯片，FPGA内部使用双口RAM的IP核，双口RAM其中的一个端口接给CPU，另一端口接给1553B协议芯片，将控制原先外置RAM的时序转换成控制FPGA内部双口RAM的时序，控制双口RAM时序包括时钟信号、高有效的片选信号EN、读写信号WE、地址线ADDRESS、写数据的数据线WRITEDATA和读数据的数据线READDATA。 |
||||||
| 说明书全文 | 一种基于FPGA替换1553B外置RAM的芯片技术领域[0001] 本实用新型涉及芯片技术领域，尤其涉及一种基于FPGA替换1553B外置RAM的芯片。 背景技术[0002] 美国军用数据总线标准MIL‑STD‑1553B是一种集中控制式、命令/响应、时分制的串行总线标准，是现代航空电子综合系统中设备互联的设备，通讯系统由一个或多个总线控制器集中控制，要在嵌入式系统实现1553B协议并不像在PC上实现那么简单，要完全实现其协议，其本身需要大量的程序存储空间，接收数据需要大量的数据缓存空间，同时还要占用主处理器大量的处理时间，而作为嵌入式系统的主处理器一般都处理能力不强，通常的做法是添加一个协处理器RAM来实现协议，目前国内几乎都采用国外的1553B总线协议接口芯片，价格昂贵，而且使用复杂，外置RAM使用次数多了容易损坏，很难把全部功能实现。发明内容 [0003] 本实用新型为解决上述问题，提供了一种基于FPGA替换1553B外置RAM的芯片。 [0004] 本实用新型所采取的技术方案： [0005] 一种基于FPGA替换1553B外置RAM的芯片，包括FPGA芯片和1553B协议芯片，FPGA内部使用双口RAM的IP核，双口RAM其中的一个端口接给CPU，另一端口接给1553B协议芯片，将控制原先外置RAM的时序转换成控制FPGA内部双口RAM的时序，控制双口RAM时序包括时钟信号、高有效的片选信号EN、读写信号WE、地址线ADDRESS、写数据的数据线WRITEDATA和读数据的数据线READDATA。 [0006] 所述的1553B协议芯片的时钟为16MHZ，FPGA内部只有一个50MHZ的时钟信号。 [0007] 所述的1553B协议芯片的时钟信号与FPGA的时钟信号通过将FPGA的50MHZ的时钟信号经过锁相环倍频以后变成100MHZ，再将从1553B协议芯片发出的信号使用FPGA的100MHZ的时钟打一拍同步。 [0008] 所述的FPGA内部使用的RAM为单口RAM。 [0009] 所述的1553B协议芯片控制RAM的RAMCS_n，RAMOE_n，RAMWR_n信号输入进FPGA中，在FPGA内部要先将1553B输入进来的信号进行打拍，变成同步信号。 [0010] 所述的1553B协议芯片的数据线和地址线是FPGA和RAM复用的，且为输入输出的双向类型。 [0011] 本实用新型的有益效果：本实用新将外置RAM使用FPGA替代可以节省掉RAM芯片的费用，在设计原理图时，可以少设计一个芯片，在画PCB时可以有效的节约电路板的使用空间，在加工电路板时会更加的简便，节约了成本。在用FPGA替换1553B外挂置RAM以后，就不会存在外置RAM在使用多次后出现损坏的问题，节约了维修的成本。在将RAM挪进FPGA以后，可以通过FPGA实时监测RAM。这样不仅在原材料，工序上有了节省，还在操作，控制和使用上更加的简洁简便。附图说明 [0012] 图1为本实用新型的RAM连接信号示意图。 [0013] 图2为本实用新型的控制双口RAM时序图。 [0014] 图3为本实用新型的外置RAM时序图。 [0015] 图4为本实用新型的RAM数据流向的一种情况。 [0016] 图5为本实用新型的RAM数据流向的另一种情况。 具体实施方式[0017] 一种基于FPGA替换1553B外置RAM的芯片，包括FPGA芯片和1553B协议芯片，FPGA内部使用双口RAM的IP核，双口RAM其中的一个端口接给CPU，另一端口接给1553B协议芯片，将控制原先外置RAM的时序转换成控制FPGA内部双口RAM的时序，控制双口RAM时序包括时钟信号、高有效的片选信号EN、读写信号WE、地址线ADDRESS、写数据的数据线WRITEDATA和读数据的数据线READDATA，RAM的数据线和地址线给到FPGA和1553B协议芯片，RAM的控制信号，即片选、读写使能，是由1553B协议芯片提供的。 [0018] 所述的1553B协议芯片的时钟为16MHZ，FPGA内部只有一个50MHZ的时钟信号，且没有同源时钟，需要保证1553B给出的控制信号能够被FPGA芯片完整的接收到，不会出现缺少信号的情况出现。 [0019] 所述的1553B协议芯片的时钟信号与FPGA的时钟信号通过将FPGA的50MHZ的时钟信号经过锁相环倍频以后变成100MHZ，再将从1553B协议芯片发出的信号使用FPGA的100MHZ的时钟打一拍同步，使原先的异步信号变成同步信号，再进行使用，从而保证FPGA可以接收到从1553B协议芯片发出的完整信号。 [0020] 所述的FPGA内部使用的RAM为单口RAM，也可以选择双口RAM，双口RAM可以更好的区分数据的流向，方便CPU和1553B协议芯片对双口RAM进行操作。 [0021] 所述的1553B协议芯片控制RAM的RAMCS_n，RAMOE_n，RAMWR_n信号输入进FPGA中，在FPGA内部要先将1553B协议芯片输入进来的信号进行打拍，变成同步信号，外置的RAM时序图，CLK是时钟信号，RAMCS_n是低有效的片选信号，即在其为低的时候此RAM被选中；RAMWR_n是读写信号，当其为低时，表示写数据，为高时，表示为读数据；RAMOE_n是低有效的输出使能信号，即当其为低时RAM向外部输出数据；ADDRESS就是地址线；DATA是数据线，如图3所示。控制双口RAM的时序，如图2所示，，CLK是时钟信号，EN是高有效的片选信号，即在其为高的时候此RAM被选中；WE是读写信号，当其为高时，表示写数据，为低时，表示为读数据；ADDRESS就是地址线；WRITEDATA是写数据的数据线，READDATA是读数据的数据线。 [0022] 所述的1553B协议芯片的数据线和地址线是FPGA和RAM复用的，且为输入输出的双向类型，应该先区分是1553B经过FPGA发送给CPU还是RAM的，再然后区分是输入还是输出，如果想把RAM去掉，使用FPGA内部模块来代替RAM，则需要知道RAM的数据和地址流向，如图4所示，RAM数据流向的一种情况，如图5所示，RAM数据流向的另一种情况。 [0023] 区分1553B协议芯片是给CPU还是RAM的可以通过RAMCS_n和CPU给的读写信号来区分，如果RAMCS_n这个信号拉低且CPU读写信号没有拉高，则表示数据和地址是给RAM的，在此基础上，如果RAMOE_n拉低且RAMWR_n拉高，则说明是1553B在读取RAM中的数据，如果RAMOE_n拉高且RAMWR_n拉低，则说明是1553B在往RAM中写入数据。在选中RAM以后，说明地址线应该是进入FPGA给到RAM的，应该是输入这个方向。 [0024] CPU读写信号其中之一拉高且RAMCS_n这个信号没有拉低，则表示数据和地址是CPU的1553B协议芯片的，在此基础上，说明地址线应该是进入FPGA给到RAM的，是输入这个方向。如果读信号拉高，数据线应该是1553B协议芯片给进FPGA的，是输入。如果写信号拉高，数据线应该是FPGA给到1553B协议芯片的。 [0025] 如果是RAMCS_n这个信号拉低且CPU读写信号之一拉高，说明是CPU控制RAM，在将RAM被FPGA替代后，就可以不用考虑数据线地址线在外部接口的方向，直接在内部即可操作。如果是RAMCS_n这个信号拉低且CPU读信号拉高，说明CPU在读取RAM中的数据。如果是RAMCS_n这个信号拉低且CPU写信号拉高，说明CPU在往RAM中写数据。 [0026] 区分好是CPU操作还是1553B外置芯片操作以后，需要将原本操作外置RAM的时序转换成为操作FPGA内部RAM的时序。在往RAM写时，应该在片选和写使能到位前，将要写的地址和数据准备好，保证写的地址和数据的稳定性。在读操作时，也应该提前将地址准备好，保证地址的稳定性。 [0027] 在1553B外置芯片操作RAM时，时序转化时间不应过长，以防止在1553B协议芯片拿取数据的时候，RAM还没有将数据准备好或在还未写入RAM时，数据和地址发生变化。 |
||||||
QQ群二维码
意见反馈
意见反馈