一种显示面板、显示装置及显示面板的驱动方法专利检索-使用静态方法显示可变信息的指示装置专利检索查询-专利查询网

一种显示面板、显示装置及显示面板的驱动方法
申请号	CN202410234117.X	申请日	2024-03-01	公开(公告)号	CN117995111A	公开(公告)日	2024-05-07
申请人	武汉天马微电子有限公司;			发明人	奚苏萍;
摘要	本申请实施例提供一种显示面板、显示装置及显示面板的驱动方法，其特征在于，显示面板包括像素电路，像素电路包括驱动晶体管、第一偏置模块和第二偏置模块。第一偏置模块的输出端及驱动晶体管的第一极均与第一节点电连接，第二偏置模块的输出端及驱动晶体管的第二极均与第二节点电连接。像素电路的工作周期包括至少一个偏置阶段，第一偏置模块用于在至少一个偏置阶段向第一节点输出偏置电压，且第二偏置模块用于在至少一个偏置阶段向第二节点输出偏置电压。第一偏置模块向第一节点输出的至少部分偏置电压与第二偏置模块向第二节点输出的至少部分偏置电压不同。本申请可以通过调节电压大小的方式减弱驱动晶体管的阈值电压漂移，增强驱动晶体管的工作稳定性。
权利要求	1.一种显示面板，其特征在于，包括像素电路，所述像素电路包括驱动晶体管、第一偏置模块和第二偏置模块，所述驱动晶体管用于产生发光驱动电流；所述第一偏置模块的输出端及所述驱动晶体管的第一极均与第一节点电连接；所述第二偏置模块的输出端及所述驱动晶体管的第二极均与第二节点电连接；所述像素电路的工作周期包括至少一个偏置阶段；所述第一偏置模块用于在至少一个所述偏置阶段向所述第一节点输出偏置电压，且所述第二偏置模块用于在至少一个所述偏置阶段向所述第二节点输出偏置电压；所述第一偏置模块向所述第一节点输出的至少部分偏置电压与所述第二偏置模块向所述第二节点输出的至少部分偏置电压不同。 2.根据权利要求1所述的显示面板，其特征在于，所述像素电路的工作周期包括发光阶段和数据写入阶段；所述第一节点用于在所述发光阶段接收第一电源电压，且用于在所述数据写入阶段接收数据电压；所述像素电路的工作周期包括第一偏置阶段，所述第一偏置阶段位于所述数据写入阶段与所述发光阶段之间；在一个所述工作周期内，所述第一节点与所述第二节点之间的电压差在所述第一偏置阶段为V1,所述第一节点接收的所述第一电源电压与所述数据电压之间的电压差为V2，V1V2＜0。 3.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括复位信号线和电源电压线，所述复位信号线用于向所述像素电路传输复位电压，所述电源电压线用于向所述像素电路传输所述第一电源电压；所述第一偏置模块包括第一开关及第二开关，所述第一开关的输入端与所述复位信号线电连接且输出端与所述第一节点电连接，所述第二开关的输入端与所述电源电压线电连接且输出端与所述第一节点电连接；所述第二偏置模块包括第三开关及第四开关，所述第三开关的输入端与所述复位信号线电连接且输出端与所述第二节点电连接，所述第四开关的输入端与所述电源电压线电连接且输出端与所述第二节点电连接；在所述第一偏置阶段，所述第一开关与所述第三开关不同时开启，所述第二开关与所述第四开关不同时开启。 4.根据权利要求1所述的显示面板，其特征在于，所述像素电路的工作周期包括第二偏置阶段及多个发光阶段，所述第二偏置阶段位于所述多个发光阶段中相邻的发光阶段之间；所述第一节点与所述第二节点之间的电压差在所述第二偏置阶段为V3,V3＜0。 5.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括复位信号线和电源电压线，所述复位信号线用于向所述像素电路传输复位电压，所述电源电压线用于向所述像素电路传输第一电源电压；所述第一偏置模块包括第一开关及第二开关，所述第一开关的输入端与所述复位信号线电连接且输出端与所述第一节点电连接，所述第二开关的输入端与所述电源电压线电连接且输出端与所述第一节点电连接；所述第二偏置模块包括第三开关及第四开关，所述第三开关的输入端与所述复位信号线电连接且输出端与所述第二节点电连接，所述第四开关的输入端与所述电源电压线电连接且输出端与所述第二节点电连接；在所述第二偏置阶段，所述第二开关及所述第三开关均关断，所述第一开关及所述第四开关均开启。 6.根据权利要求1所述的显示面板，其特征在于，所述第一偏置模块的控制端及所述第二偏置模块的控制端电连接相同的扫描信号线；所述第一偏置模块的输入端与所述第二偏置模块的输入端电连接不同的信号线。 7.根据权利要求1所述的显示面板，其特征在于，所述第一偏置模块的控制端与第一扫描信号线电连接、所述第二偏置模块的控制端与第二扫描信号线电连接。 8.一种显示面板的驱动方法，其特征在于，所述显示面板包括像素电路，所述像素电路包括驱动晶体管、第一偏置模块和第二偏置模块，所述驱动晶体管用于产生发光驱动电流；所述第一偏置模块的输出端及所述驱动晶体管的第一极均与第一节点电连接；所述第二偏置模块的输出端及所述驱动晶体管的第二极均与第二节点电连接；所述驱动方法包括：所述像素电路的工作周期包括至少一个偏置阶段；在至少一个所述偏置阶段，所述第一偏置模块向所述第一节点输出偏置电压，且所述第二偏置模块向所述第二节点输出偏置电压；其中，所述第一偏置模块向所述第一节点输出的至少部分偏置电压与所述第二偏置模块向所述第二节点输出的至少部分偏置电压不同。 9.根据权利要求8所述的驱动方法，其特征在于，所述像素电路的工作周期包括发光阶段和数据写入阶段；在所述发光阶段，所述第一节点接收第一电源电压；且在所述数据写入阶段，所述第一节点接收数据电压；所述像素电路的工作周期包括第一偏置阶段，所述第一偏置阶段位于所述数据写入阶段与所述发光阶段之间；在一个所述工作周期内，所述第一节点与所述第二节点之间的电压差在所述第一偏置阶段为V1,所述第一节点接收的第一电源电压与所述数据电压之间的电压差为V2，V1V2＜0。 10.根据权利要求8所述的驱动方法，其特征在于，所述像素电路的工作周期包括第二偏置阶段及多个发光阶段，所述第二偏置阶段位于所述多个发光阶段中相邻的发光阶段之间；在一个所述工作周期内，所述第一节点与所述第二节点之间的电压差在所述第二偏置阶段为V3,V3＜0。 11.一种显示装置，其特征在于，包括如权利要求1‑7任意一项所述的显示面板。
说明书全文	一种显示面板、显示装置及显示面板的驱动方法技术领域 [0001] 本申请涉及显示技术领域，具体地涉及一种显示面板、显示装置及显示面板的驱动方法。背景技术 [0002] 显示装置在进行显示时，显示装置中的像素电路需要向发光器件提供发光所需的驱动电流，像素电路是显示装置中不可或缺的重要元件，尤其是在有机发光显示装置、微型发光二极管显示装置、次毫米发光二极管装置中。现有技术中，像素电路中用于产生驱动电流的器件通常为驱动晶体管，驱动晶体管的性能直接影响显示装置的显示效果。但是，随着显示装置工作时间的增加，驱动晶体管的特性逐渐变化，主要体现为驱动晶体管的阈值电压发生漂移。而驱动晶体管的阈值电压漂移会使得驱动晶体管的工作稳定性发生变化，也就是使得驱动晶体管产生的驱动电流的大小发生变化，因此，显示装置的显示效果降低。 [0003] 因此，如何改善驱动晶体管的阈值电压漂移现象，增强驱动晶体管的工作稳定性，成为当前亟待解决的重要问题。发明内容 [0004] 有鉴于此，本申请提供一种显示面板、显示装置及显示面板的驱动方法，以利于解决上述阈值电压漂移的问题。 [0005] 第一方面，本申请实施例提供了一种显示面板，包括像素电路，像素电路包括驱动晶体管、第一偏置模块和第二偏置模块。第一偏置模块的输出端及驱动晶体管的第一极均与第一节点电连接，第二偏置模块的输出端及驱动晶体管的第二极均与第二节点电连接。像素电路的工作周期包括至少一个偏置阶段，第一偏置模块用于在至少一个偏置阶段向第一节点输出偏置电压，且第二偏置模块用于在至少一个偏置阶段向第二节点输出偏置电压。第一偏置模块向第一节点输出的至少部分偏置电压与第二偏置模块向第二节点输出的至少部分偏置电压不同。 [0006] 第二方面，本申请实施例提供了一种显示面板的驱动方法，用以驱动第一方面提供的显示面板进行显示。 [0007] 第三方面，本申请提供了一种显示装置，包括第一方面提供的显示面板。 [0008] 本申请通过设置第一偏置模块在偏置阶段向第一节点输出偏置电压，可以调节驱动晶体管的第一极的电压大小；另一方面，本申请通过设置第二偏置模块在偏置阶段向第二节点输出偏置电压，可以调节驱动晶体管的第二极的电压大小。本申请通过调节第一节点的电压大小和/或调节第二节点的电压大小，可以调整驱动晶体管内部的导电粒子分布状况，改善驱动晶体管的阈值电压漂移现象，增强驱动晶体管的工作稳定性。附图说明 [0009] 为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。 [0010] 图1为一种与本申请相关的像素电路的部分结构的示意图； [0011] 图2为本申请提供的一种像素电路的部分结构的示意图； [0012] 图3为本申请提供的一种像素电路的等效电路图； [0013] 图4为图3所示的像素电路的一种时序图； [0014] 图5为本申请提供的一种像素电路的部分结构的示意图； [0015] 图6为本申请提供的一种像素电路的部分结构的示意图； [0016] 图7为图6所示的像素电路的一种时序图； [0017] 图8为本申请提供的一种像素电路的部分结构的示意图； [0018] 图9为图6所示的像素电路的一种时序图； [0019] 图10为本申请提供的一种像素电路的部分结构的示意图； [0020] 图11为图10所示的像素电路的一种时序图； [0021] 图12为本申请提供的一种显示装置的示意图。具体实施方式 [0022] 为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。 [0023] 应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。 [0024] 在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。 [0025] 应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，甲和/或乙，可以表示：单独存在甲，同时存在甲和乙，单独存在乙这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。 [0026] 现有的显示面板中通常需要包括像素电路，像素电路可以用于为发光器件提供发光驱动电流，以驱动发光器件发光，上述发光器件可以包括有机发光二极管(OLED)、微型发光二极管(Micro‑LED)、次毫米发光二极管(Min i‑LED)中的至少一者。 [0027] 图1为一种与本申请相关的像素电路中的驱动晶体管的结构示意图。 [0028] 像素电路中用于产生发光驱动电流的器件可以包括驱动晶体管M0，如图1所示，当驱动晶体管M0需要产生发光驱动电流时，受驱动晶体管M0的栅极c的电压的影响，驱动晶体管M0的衬底d中的导电粒子可以构成供发光驱动电流通过的导通路径L，此时，驱动晶体管M0导通。在驱动晶体管M0产生发光驱动电流的过程中，驱动晶体管M0的第一极a的电压与驱动晶体管M0的第二极b的电压可以不同，则驱动晶体管M0的第一极a与驱动晶体管M0的第二极b之间可以形成电场，该电场可以使驱动晶体管M0的衬底d中的导电粒子重新分布。 [0029] 以驱动晶体管M0为PMOS型晶体管为例，如图1所示，当驱动晶体管M0导通时，驱动晶体管M0的衬底d中的导电粒子可以为空穴，若驱动晶体管M0的第一极a的电压大于驱动晶体管M0的第二极b的电压，则衬底中的空穴会朝向驱动晶体管M0的第二极b移动，降低驱动晶体管M0的第一极a附近的空穴的数量。若驱动晶体管M0的第一极a的电压长时间大于驱动晶体管M0的第二极b的电压，则衬底d中靠近驱动晶体管M0的第二极b的空穴的数量增大(如图1中右侧图所示)，容易导致驱动晶体管M0内部出现内建电场，导致驱动晶体管M0的阈值电压漂移。驱动晶体管M0的阈值电压漂移可以影响驱动晶体管M0的工作稳定性，进而影响像素电路所输出的发光驱动电流的稳定性。 [0030] 图2为本申请提供的一种像素电路的部分结构的示意图。 [0031] 针对上述问题，本申请实施例提供一种显示面板，包括像素电路P，如图2所示，像素电路P包括驱动晶体管M0、第一偏置模块OBS1和第二偏置模块OBS2，驱动晶体管M0用于产生发光驱动电流。第一偏置模块OBS1的输出端及驱动晶体管M0的第一极均与第一节点N1电连接，第二偏置模块OBS2的输出端及驱动晶体管M0的第二极均与第二节点N2电连接。第一偏置模块OBS1可以接收电压信号并且可以将所接收的电压信号输出至第一节点N1，第二偏置模块OBS2可以接收电压信号并且可以将所接收的电压信号输出至第二节点N2。 [0032] 像素电路P的工作周期包括至少一个偏置阶段，第一偏置模块OBS1用于在至少一个偏置阶段向第一节点N1输出偏置电压，且第二偏置模块OBS2用于在至少一个偏置阶段向第二节点N2输出偏置电压。例如，像素电路P的工作周期可以包括2个偏置阶段，第一偏置模块OBS1可以在所有偏置阶段均向第一节点N1输出偏置电压，并且第二偏置模块OBS2可以在所有偏置阶段均向第二节点N2输出偏置电压。例如，像素电路P的工作周期可以包括2个偏置阶段，第一偏置模块OBS1可以在一个偏置阶段向第一节点N1输出偏置电压，并且第二偏置模块OBS2可以在另一个偏置阶段向第二节点N2输出偏置电压。例如，像素电路的工作周期包括至少一个偏置阶段，第一偏置模块OBS1可以在一个工作周期的偏置阶段向第一节点N1输出偏置电压，第二偏置模块OBS2可以在另一个工作周期的偏置阶段向第二节点N2输出偏置电压。 [0033] 第一偏置模块OBS1向第一节点N1输出的至少部分偏置电压与第二偏置模块OBS2向第二节点N2输出的至少部分偏置电压不同。即可以存在第一偏置模块OBS1向第一节点N1输出的偏置电压不等于第二偏置模块OBS2向第二节点N2输出的偏置电压的情况。 [0034] 在一种可能的实现方式中，在相同的偏置阶段，第一偏置模块OBS1可以向第一节点N1输出偏置电压，并且第二偏置模块OBS2可以向第二节点N2输出偏置电压，第一偏置模块OBS1输出的偏置电压不等于第二偏置模块OBS2输出的偏置电压。 [0035] 在一种可能的实现方式中，在同一工作周期的多个偏置阶段中，第一偏置模块OBS1可以在一个偏置阶段向第一节点N1输出偏置电压，第二偏置模块OBS2可以在另一个偏置阶段向第二节点N2输出偏置电压，第一偏置模块OBS1输出的偏置电压不等于第二偏置模块OBS2输出的偏置电压。 [0036] 在一种可能的实现方式中，在不同工作周期中，第一偏置模块OBS1可以在一个工作周期的偏置阶段中向第一节点N1输出偏置电压，第二偏置模块OBS2可以在另一个工作周期的偏置阶段中向第二节点N2输出偏置电压，第一偏置模块OBS1输出的偏置电压不等于第二偏置模块OBS2输出的偏置电压。 [0037] 在本申请实施例中，通过设置第一偏置模块OBS1输出的至少部分偏置电压与第二偏置模块OBS2输出的至少部分偏置电压不同，可以实现在相同的偏置阶段分别对第一节点N1的电压大小及第二节点N2的电压大小进行调整，和/或，可以实现分别在不同的偏置阶段对第一节点N1的电压大小及第二节点N2的电压大小进行调整，实现对驱动晶体管M0的灵活偏置。该设置方式可以在偏置阶段灵活地改变驱动晶体管M0的第一极电压与第二极电压之间的大小关系，调整驱动晶体管M0的衬底c中的导电粒子的分布，进而改善阈值电压漂移现象，增强驱动晶体管M0的工作稳定性。 [0038] 例如，在偏置阶段之外的工作阶段中，若驱动晶体管M0的第一极电压大于驱动晶体管M0的第二极电压并且驱动晶体管M0的第一极电压与驱动晶体管M0的第二极电压之间的差值较大，则可以设置第一偏置模块OBS1向第一节点N1输出的偏置电压小于第二偏置模块OBS2向第二节点N2输出的偏置电压。该设置方式有助于实现驱动晶体管M0的第一极电压小于驱动晶体管M0的第二极电压。 [0039] 例如，在偏置阶段之外的工作阶段中，若驱动晶体管M0的第一极的电压大于驱动晶体管M0的第二极电压并且驱动晶体管M0的第一极的电压与驱动晶体管M0的第二极的电压之间的差值较小，则可以设置第一偏置模块OBS1在偏置阶段向第一节点N1输出偏置电压，降低驱动晶体管M0的第一极的电压。该设置方式通过仅调整第一节点N1的电压大小可以实现驱动晶体管M0的第一极的电压小于驱动晶体管M0的第二极的电压，并且有助于节省能耗。 [0040] 例如，在偏置阶段之外的工作阶段中，若驱动晶体管M0的第一极的电压大于驱动晶体管M0的第二极电压并且驱动晶体管M0的第一极的电压与驱动晶体管M0的第二极的电压之间的差值较小，则可以设置第二偏置模块OBS2在偏置阶段向第二节点N2输出偏置电压，提高驱动晶体管M0的第二极的电压。该设置方式通过仅调整第二节点N2的电压大小可以实现驱动晶体管M0的第一极的电压小于驱动晶体管M0的第二极的电压，并且有助于节省能耗。 [0041] 图3为本申请提供的一种像素电路的等效电路图。 [0042] 如图3所示，像素电路P还可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5及存储电容Cst，像素电路P可以与数据信号线Vdata、电源电压线PVDD、复位信号线Vref、第一信号线S1、第二信号线S2、第三信号线S3及第四信号线S4电连接。 [0043] 第一晶体管M1的第一极与数据信号线Vdata电连接，第一晶体管M1的第二极与驱动晶体管M0的第一极电连接于第一节点N1，第一晶体管M1的栅极与第一信号线S1电连接。数据信号线Vdata可以用于向像素电路P传输数据电压。第二晶体管M2的第一极与电源电压线PVDD电连接，第二晶体管M2的第二极与驱动晶体管M0的第一极电连接于第一节点N1，第二晶体管M2的栅极与第二信号线S2电连接。电源电压线PVDD可以用于传输第一电源电压。第三晶体管M3的第一极与驱动晶体管M0的第二极电连接于第二节点N2，第三晶体管M3的第二极与驱动晶体管M0的栅极电连接，第三晶体管M3的栅极与第三信号线S3电连接。第四晶体管M4的第一极与复位信号线Vref电连接，第四晶体管M4的第二极与驱动晶体管M0的栅极电连接，第四晶体管M4的栅极与第四信号线S4电连接。第五晶体管M5的第一极与驱动晶体管M0的第二极电连接，第五晶体管M5的第二极与发光器件S电连接，第五晶体管M5的栅极与第二信号线S2电连接。存储电容Cst的一个极板与电源电压线PVDD电连接，存储电容Cst的另一个极板与驱动晶体管M0的栅极电连接。 [0044] 如图3所示，图中所示的像素电路P为示意性的像素电路，像素电路P也可以是其他形式的像素电路，此处并不对像素电路P的具体形式进行限定。为描述方便，以下以像素电路P中的晶体管均为PMOS管为例进行解释说明。 [0045] 图4为图3所示的像素电路的一种时序图。 [0046] 结合图3和图4，像素电路P的工作周期包括发光阶段E3和数据写入阶段E1，第一节点N1用于在发光阶段E3接收第一电源电压，且用于在数据写入阶段E1接收数据电压。在像素电路P的一个工作周期内，数据写入阶段E1可以位于发光阶段E3之前。 [0047] 在数据写入阶段E1，第一信号线S1传输低电平信号，第一晶体管M1开启，数据信号线Vdata传输的数据电压可以写入至第一节点N1，此时，驱动晶体管M0也可以开启，数据电压可以写入至第二节点N2。在发光阶段E3，第二信号线S2传输低电平信号，第二晶体管M2开启，电源电压线PVDD传输的第一电源电压可以写入至第一节点N1。 [0048] 此外，像素电路P的工作周期还可以包括复位阶段E0，在复位阶段E0，第四信号线S4可以传输低电平信号，第四晶体管M4开启，复位信号线Vref传输的复位电压可以写入至驱动晶体管M0的栅极。 [0049] 在本申请的一个实施例中，像素电路P的工作周期包括第一偏置阶段，第一偏置阶段位于数据写入阶段E1与发光阶段E3之间。在第一偏置阶段，第一偏置模块OBS1向第一节点N1输出偏置电压，和/或，第二偏置模块OBS2向第二节点N2输出偏置电压。 [0050] 在一个工作周期内，第一节点N1与第二节点N2之间的电压差在第一偏置阶段为V1，第一节点N1接收的第一电源电压与数据电压之间的电压差为V2，V1V2＜0。 [0051] 数据电压在数据写入阶段E1写入至第一节点N1及第二节点N2，则第一节点N1接收的数据电压可以近似等于第二节点N2接收的数据电压；第一电源电压在发光阶段E2写入至第一节点N1，第一节点N1接收的第一电源电压与第二节点N2接收的数据电压之间的电压差可以为V2。则在发光阶段开始后，驱动晶体管M0的第一极与第二极之间的电压差为V2。其中，电压差V2可以满足条件：V2＞0或V2＜0。 [0052] 当V2＞0时，则在发光阶段E2，驱动晶体管M0的第一极的电压大于第二极的电压，通过设置V1V2＜0，则V1＜0。也就是，驱动晶体管M0的第一极的电压在发光阶段大于第二极的电压时，通过第一偏置模块OBS1及第二偏置模块OBS2使驱动晶体管M0的第一极的电压在第一偏置阶段小于与第二极的电压，以改善驱动晶体管M0的阈值漂移问题。 [0053] 当V2＜0时，则在发光阶段E2，驱动晶体管M0的第一极的电压小于第二极的电压，通过设置V1V2＜0，则V1＞0。也就是，驱动晶体管M0的第一极的电压在发光阶段小于第二极的电压时，通过第一偏置模块OBS1及第二偏置模块OBS2使驱动晶体管M0的第一极的电压在第一偏置阶段大于第二极的电压，以改善驱动晶体管M0的阈值漂移问题。 [0054] 若像素电路P的工作周期不包括第一偏置阶段,由于发光阶段E2可以位于数据写入阶段E1之后,则当像素电路P开始进入发光阶段E2时，可以存在第一电源电压写入第一节点N1且尚未写入第二节点N2的情况，则第一节点N1的电压大小可以等于第一电源电压的电压大小，第二节点N2的电压大小可以等于数据电压的电压大小。此时，第一节点N1的电压与第二节点N2的电压之间可以具有电压差，则驱动晶体管M0的第一极电压和驱动晶体管M0的第二极电压之间也存在电压差，该情况可以引起驱动晶体管M0中出现阈值电压漂移现象。在本申请实施例中，通过在像素电路P的工作周期中设置第一偏置阶段E2a，并且设置V1V2＜0，可以在第一偏置阶段中调节第一节点N1的电压和/或第二节点N2的电压，改善驱动晶体管M0的阈值电压漂移现象。例如，当V2＞0时，通过设置V1＜0，实现第一节点N1的电压可以小于第二节点N2的电压，削弱驱动晶体管M0中的内建电场，以改善衬底d中的导电粒子的分布状况。例如，当V2＜0时，通过设置V1＞0，实现第一节点N1的电压可以大于第二节点N2的电压，削弱驱动晶体管M0中的内建电场，以改善衬底d中的导电粒子的分布状况。 [0055] 结合图3和图4，在数据写入阶段E1，第三晶体管M3开启，数据信号线Vdata传输的数据电压可以写入至驱动晶体管M0的栅极，使驱动晶体管M0的栅极电压达到需要的大小，则驱动晶体管M0可以在发光阶段E3开启。然而，若第二节点N2的电压与驱动晶体管M0的栅极电压之间存在电压差，则第二节点N2与驱动晶体管M0的栅极之间容易形成漏电流，该漏电流可以改变驱动晶体管M0的栅极电压大小，影响驱动晶体管M0的导通状态。为避免产生上述漏电流，可以通过调节第二偏置模块OBS2向第二节点N2输出的偏置电压，实现第二节点N2的电压与驱动晶体管M0的栅极电压相等。 [0056] 图5为本申请提供的一种像素电路的部分结构的示意图。 [0057] 在本申请的一个实施例中，显示面板还包括复位信号线Vref和电源电压线PVDD，复位信号线Vref用于向像素电路P传输复位电压，电源电压线PVDD用于向像素电路P传输第一电源电压。其中，电源电压线PVDD传输的第一电源电压可以大于复位信号线Vref传输的复位电压。 [0058] 如图5所示，第一偏置模块OBS1包括第一开关SW1及第二开关SW2，第一开关SW1的输入端与复位信号线Vref电连接且输出端与第一节点N1电连接，第二开关SW2的输入端与电源电压线PVDD电连接且输出端与第一节点N1电连接。当第一开关SW1开启且第二开关SW2关断时，第一偏置模块OBS1可以向第一节点N1输出复位电压；当第一开关SW1关断且第二开关SW2开启时，第一偏置模块OBS1可以向第一节点N1输出第一电源电压。 [0059] 如图5所示，第二偏置模块OBS2包括第三开关SW3及第四开关SW4，第三开关SW3的输入端与复位信号线Vref电连接且输出端与第二节点N2电连接，第四开关SW4的输入端与电源电压线PVDD电连接且输出端与第二节点N2电连接。当第三开关SW3开启且第四开关SW4关断时，第二偏置模块OBS2可以向第二节点N2输出复位电压；当第三开关SW3关断且第四开关SW4开启时，第二偏置模块OBS2可以向第二节点N2输出第一电源电压。 [0060] 在第一偏置阶段，第一开关SW1与第三开关SW3不同时开启，第二开关SW2与第四开关SW4不同时开启。 [0061] 第一开关SW1与第三开关SW3不同时开启，意味着第一偏置模块OBS1与第二偏置模块OBS2均开启时，二者不输出相同的电压。例如，若第一偏置模块OBS1与第二偏置模块OBS2均开启，当第一开关SW1开启且第三开关SW3关断时，第一偏置模块OBS1可以输出复位电压，第二偏置模块OBS2不输出复位电压。例如，若第一偏置模块OBS1与第二偏置模块OBS2均开启，当第一开关SW1关断且第三开关SW3开启时，第一偏置模块OBS1不输出复位电压，第二偏置模块OBS2可以输出复位电压。 [0062] 第二开关SW2与第四开关SW4不同时开启，意味着第一偏置模块OBS1与第二偏置模块OBS2均开启时，二者不输出相同的电压。例如，若第一偏置模块OBS1与第二偏置模块OBS2均开启，当第二开关SW2开启且第四开关SW4关断时，第一偏置模块OBS1可以输出第一电源电压，第二偏置模块OBS2不输出第一电源电压。例如，，若第一偏置模块OBS1与第二偏置模块OBS2均开启，当第二开关SW2关断且第四开关SW4开启时，第一偏置模块OBS1不输出第一电源电压，第二偏置模块OBS2可以输出第一电源电压。 [0063] 本申请实施例的设置方式可以使第一偏置模块OBS1和第二偏置模块OBS2均开启时不输出同种偏置电压，即，当第一偏置模块OBS1及第二偏置模块OBS2均开启时，第一偏置模块OBS1向第一节点N1输出的电压大小与第二偏置模块OBS2向第二节点N2输出的电压大小可以不同。该设置方式有助于使第一节点N1的电压与第二节点N2的电压之间形成电压差，并且借助该电压差所产生的电场改善驱动晶体管M0的衬底d中的导电粒子分布。 [0064] 在一种可能的实现形式中，第一开关SW1与第四开关SW4同时开启，则当第一偏置模块OBS1输出复位电压时，第二偏置模块OBS2可以输出第一电源电压。 [0065] 在一种可能的实现形式中，第二开关SW2与第三开关SW3同时开启，则当第一偏置模块OBS1输出第一电源电压时，第二偏置模块OBS2可以输出复位电压。 [0066] 图6为本申请提供的一种像素电路的部分结构的示意图。 [0067] 在本申请的一个实施例中，如图6所示，第一偏置模块OBS1的控制端及第二偏置模块OBS2的控制端电连接相同的扫描信号线，第一偏置模块OBS1的输入端与第二偏置模块OBS的输入端电连接不同的信号线。 [0068] 当第一偏置模块OBS1的控制端接收到使能信号时，第一偏置模块OBS1开启；当第二偏置模块OBS2的控制端接收到使能信号时，第二偏置模块OBS2开启。需要说明的是，控制第一偏置模块OBS1开启的使能信号和控制第二偏置模块OBS2开启的使能信号可以相同也可以不同，并且使能信号可以为低电平信号，也可以为高电平信号，此处并不对使能信号的类别进行限定。为描述方便，以下以控制第一偏置模块OBS1开启的使能信号和控制第二偏置模块OBS2开启的使能信号相同，并且使能信号为低电平信号为例进行解释说明。 [0069] 第一偏置模块OBS1的控制端及第二偏置模块OBS2的控制端可以均与第一扫描信号线S5电连接，当第一扫描信号线S5传输使能信号时，第一偏置模块OBS1及第二偏置模块OBS2可以同时开启。 [0070] 图7为图6所示的像素电路的一种时序图。 [0071] 如图7所示，像素电路P的工作阶段可以包括第一偏置阶段E2a，第一偏置阶段E2a可以位于数据写入阶段E1和发光阶段E2之间。在第一偏置阶段E2a，第一扫描信号线S5传输使能信号(低电平信号)，第一偏置模块OBS1及第二偏置模块OBS2均开启。 [0072] 如图6所示，第一偏置模块OBS1的输入端可以与复位信号线Vref电连接，第二偏置模块OBS2的输入端可以与电源电压线PVDD电连接。复位信号线Vref传输的复位电压可以在第一偏置模块OBS1开启时写入第一节点N1,电源电压线PVDD传输的第一电源电压可以在第二偏置模块OBS2开启时写入第二节点N2。 [0073] 在本申请实施例中，通过设置第一偏置模块OBS1的控制端与第二偏置模块OBS2的控制端电连接相同的扫描信号线，可以同时对第一节点N1的电压及第二节点N2的电压进行调整，有利于改善驱动晶体管M0的阈值电压漂移现象。另一方面，第一偏置模块OBS1的输入端及第二偏置模块OBS2的输入端电连接不同的信号线，可以分别为第一节点N1及第二节点N2提供不同的电压信号，有助于在驱动晶体管M0的第一极与驱动晶体管M0的第二极之间产生减弱内建电场所需的电压差。 [0074] 图8为本申请提供的一种像素电路的部分结构的示意图。 [0075] 在本申请的一个实施例中，如图8所示，第一偏置模块OBS1的控制端与第一扫描信号线S5电连接、第二偏置模块OBS2的控制端与第二扫描信号线S6电连接。第一偏置模块OBS1的控制端及第二偏置模块OBS2的控制端与不同的信号线电连接，则第一偏置模块OBS1与第二偏置模块OBS2可以不同时开启，意味着可以不同时调整第一节点N1的电压、第二节点N2的电压。 [0076] 例如，在同一偏置阶段，第一扫描信号线S5所传输的电信号可以控制第一偏置模块OBS1开启，并且第二扫描信号线S6所传输的电信号可以控制第二偏置模块OBS2关断。则第一偏置模块OBS1可以向第一节点N1输出偏置电压，第二偏置模块OBS2不向第二节点N2输出偏置电压，即仅调整第一节点N1的电压大小。 [0077] 例如，在同一偏置阶段，第一扫描信号线S5所传输的电信号可以控制第一偏置模块OBS1关断，并且第二扫描信号线S6所传输的电信号可以控制第二偏置模块OBS2开启，第一偏置模块OBS1不向第一节点N1输出偏置电压，第二偏置模块OBS2可以向第二节点N2输出偏置电压，即仅调整第二节点N2的电压大小。 [0078] 在本申请实施例中，在同一偏置阶段，仅调整第一节点N1的电压与第二节点N2的电压中的一者，可以使驱动晶体管M0的第一极电压与第二极电压之间产生电压差，用以减弱驱动晶体管M0内部的内建电场。另一方面，在同一偏置阶段，第一偏置模块OBS1及第二偏置模块OBS2中仅一者开启，意味着第一偏置模块OBS1的输入端所连接的信号线与第二偏置模块OBS2的输入端所连接的信号线中仅有一者可以与像素电路P电连接，即与偏置模块的输入端所连接的信号线中仅存在一者需要向像素电路P传输偏置电压。该设置方式可以尽量减少在偏置阶段向像素电路P传输偏置电压的信号线数量，有利于降低能耗。 [0079] 图9为图6所示的像素电路的一种时序图，图10为本申请提供的一种像素电路的部分结构的示意图，图11为图10所示的像素电路的一种时序图。 [0080] 在本申请的一个实施例中，结合图9和图11，像素电路P的工作周期包括第二偏置阶段E2b及多个发光阶段E3，第二偏置阶段E2b位于多个发光阶段E3中相邻的发光阶段E3之间。第一节点N1与第二节点N2之间的电压差在第二偏置阶段E2b为V3，V3＜0。 [0081] 在第一电源电压写入的过程中，第一节点N1的电压及第二节点N2的电压均可以逐渐升高并且趋近于第一电源电压，然而，由于第一电源电压首先写入第一节点N1，则在同一时刻，第一节点N1的电压可以大于第二节点N2的电压。若第一电源电压写入的时间较长，第一节点N1的电压大于第二节点N2的电压的时间也较长，第一节点N1的电压与第二节点N2的电压之间的电压差容易产生内建电场，该内建电场可以引起驱动晶体管M0的衬底d中的导电粒子重新分布，引起阈值电压漂移现象。 [0082] 本申请实施例通过在第二偏置阶段E2b设置V3＜0，可以使第一节点N1的电压小于第二节点N2的电压，此时，第一节点N1的电压与第二节点N2的电压之间的电压差所产生的电场，可以用于削弱第一电源电压写入所产生的内建电场，调整导电粒子的分布情况，改善阈值电压漂移现象。 [0083] 在一种可能的实现形式中，结合图6和图9，在第二偏置阶段E2b，第五扫描信号线S5传输使能信号(低电平信号)，第一偏置模块OBS1及第二偏置模块OBS2均开启，复位信号线Vref传输的复位电压可以写入第一节点N1，电源电压线PVDD传输的第一电源电压可以写入第二节点N2。由于第一电源电压可以大于复位电压，则在第二偏置阶段E2b，第一节点N1的电压可以小于第二节点N2的电压，有助于实现V3＜0。 [0084] 在一种可能的实现形式中，结合图10和图11，在第二偏置阶段E2b，第五扫描信号线S5传输使能信号(低电平信号)，第六扫描信号线S6传输高电平信号，第一偏置模块OBS1开启，第二偏置模块OBS2关断，第一节点N1可以接收复位信号线Vref传输的复位电压，第二节点N2不接收偏置电压。 [0085] 在发光阶段E3结束且第二偏置阶段E2b开始时，第一节点N1的电压的大小可以等于第一电源电压的大小，由于复位电压可以小于第一电源电压，则在第一节点N1接收复位电压的过程中，第一节点N1的电压可以减小，第二节点N2的电压可以不变。随着复位电压逐渐写入第一节点N1，第一节点N1的电压可以逐渐减小，直至小于第二节点N2的电压，该设置方式有助于实现V3＜0。 [0086] 在本申请的一个实施例中，如图5所示，显示面板还包括复位信号线Vref和电源电压线PVDD，复位信号线Vref用于向像素电路P传输复位电压，电源电压线PVDD用于向像素电路P传输第一电源电压。其中，电源电压线PVDD传输的第一电源电压可以大于复位信号线Vref传输的复位电压。 [0087] 第一偏置模块OBS1包括第一开关SW1及第二开关SW2，第一开关SW1的输入端与复位信号线Vref电连接且输出端与第一节点N1电连接，第二开关SW2的输入端与电源电压线PVDD电连接且输出端与第一节点N1电连接。第二偏置模块OBS2包括第三开关SW3及第四开关SW4，第三开关SW3的输入端与复位信号线Vref电连接且输出端与第二节点N2电连接，第四开关SW4的输入端与电源电压线PVDD电连接且输出端与第二节点N2电连接。 [0088] 在第二偏置阶段E2b，第二开关SW2及第三开关SW3均关断，第一开关SW1及第四开关SW4均开启。此时，第一偏置模块OBS1可以向第一节点N1输出复位电压，第二偏置模块OBS2可以向第二节点N2输出第一电源电压。 [0089] 在本申请实施例中，由于第一电源电压可以大于复位电压，则在第二偏置阶段E2b，第一节点N1的电压可以小于第二节点N2的电压，有利于实现驱动晶体管M0的第二极的电压大于驱动晶体管M0的第一极的电压。本申请提供一种显示面板的驱动方法，显示面板包括像素电路P，像素电路P包括驱动晶体管M0、第一偏置模块OBS1和第二偏置模块OBS2，驱动晶体管M0用于产生发光驱动电流；第一偏置模块OBS1的输出端及驱动晶体管M0的第一极均与第一节点N1电连接，第二偏置模块OBS2的输出端及驱动晶体管M0的第二极均与第二节点N2电连接。 [0090] 驱动方法包括： [0091] 像素电路P的工作周期包括至少一个偏置阶段； [0092] 在至少一个偏置阶段，第一偏置模块OBS1向第一节点N1输出偏置电压，且第二偏置模块OBS2向第二节点N2输出偏置电压； [0093] 其中，第一偏置模块OBS1向第一节点N1输出的至少部分偏置电压与第二偏置模块OBS2向第二节点N2输出的至少部分偏置电压不同。 [0094] 在本申请的一个实施例中，像素电路P的工作周期包括发光阶段E3和数据写入阶段E1； [0095] 在发光阶段E3，第一节点N1接收第一电源电压；且在数据写入阶段E1，第一节点N1接收数据电压。 [0096] 像素电路P的工作周期包括第一偏置阶段E2a，第一偏置阶段E2a位于数据写入阶段E1与发光阶段E2之间。在一个所述工作周期内，第一节点N1与第二节点N2之间的电压差在第一偏置阶段E2a为V1,第一节点N1接收的第一电源电压与数据电压之间的电压差为V2，V1*V2＜0。 [0097] 在本申请的一个实施例中，像素电路P的工作周期包括第二偏置阶段E2b及多个发光阶段E3，第二偏置阶段E2b位于多个发光阶段E3中相邻的发光阶段E3之间；在一个工作周期内，第一节点N1与第二节点N2之间的电压差在第二偏置阶段E2b为V3,V3＜0。 [0098] 图12为本申请提供的一种显示装置的示意图。 [0099] 本申请提供一种显示装置20，如图12所示，显示装置20包括如上述实施例提供的显示面板。显示装置20可以是手机，此外，显示装置20还可以是电脑、电视等电子设备。 [0100] 本申请提供的显示装置20所包括的驱动晶体管M0的工作稳定性得到了增强，体现于显示装置20所显示画面的亮度均一性的提高。 [0101] 本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于装置实施例和终端实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。

意见反馈