用于驱动主动矩阵像素阵列的方法 |
|||||||
| 申请号 | CN202311312761.6 | 申请日 | 2023-10-11 | 公开(公告)号 | CN117953821A | 公开(公告)日 | 2024-04-30 |
| 申请人 | 群创光电股份有限公司; | 发明人 | 和津田启史; 颜子旻; 谢朝桦; | ||||
| 摘要 | 本揭露提供一种用于驱动主动矩阵 像素 阵列的方法。所述方法包括以下步骤：在第一周期期间，将数据 信号 从像素 电路 中的每一像素电路的第一晶体管的第一端输入至像素电路中的所述每一像素电路的第二晶体管的控制端；在第二周期期间，导通像素电路中的所述每一像素电路的第三晶体管，以使得根据数据信号而产生的 电流 流经像素电路中的所述每一像素电路的发光单元；以及在第三周期期间，将复位信号从像素电路中的所述每一像素电路的第一晶体管的第一端输入至像素电路中的所述每一像素电路的第二晶体管的控制端。本揭露的方法可有效地驱动像素阵列中的像素电路，以达成良好的显示效果。 | ||||||
| 权利要求 | 1.一种用于驱动主动矩阵像素阵列的方法，其特征在于，所述主动矩阵像素阵列包括多个像素电路，且所述像素电路中的每一像素电路包括第一晶体管、第二晶体管、第三晶体管及发光单元，其中所述方法包括： |
||||||
| 说明书全文 | 用于驱动主动矩阵像素阵列的方法技术领域[0001] 本揭露涉及一种电路驱动方法；具体而言，本揭露尤其涉及一种用于驱动主动矩阵(active‑matrix，AM)像素阵列的方法。 背景技术[0002] 一般而言，由于显示装置(例如，主动矩阵发光二极管(active‑matrix light emitting diode，AM‑LED)显示器)的像素阵列中的驱动晶体管可由不同的驱动电压连续驱动，因此驱动晶体管的电压可能由于扫描电压(sweep voltage)而具有滞后特性(hysteresis characteristic)。因此，在显示装置的荧幕上出现图像保留现象(image retention phenomenon)。发明内容 [0003] 根据本揭露的实施例，本揭露的一种方法适以用于驱动主动矩阵(AM)像素阵列。主动矩阵像素阵列包括多个像素电路。像素电路中的每一像素电路包括第一晶体管、第二晶体管、第三晶体管及发光单元。所述方法包括：在第一周期期间，将数据信号从像素电路中的所述每一像素电路的第一晶体管的第一端输入至像素电路中的所述每一像素电路的第二晶体管的控制端；在第二周期期间，导通像素电路中的所述每一像素电路的第三晶体管，以使得根据数据信号而产生的电流流经像素电路中的所述每一像素电路的发光单元； 以及在第三周期期间，将复位信号(reset signal)从像素电路中的所述每一像素电路的第一晶体管的第一端输入至像素电路中的所述每一像素电路的第二晶体管的控制端。复位信号具有第一电压。当第二晶体管是P型晶体管时，第一电压大于或等于第二晶体管的源极端的电压。当第二晶体管是N型晶体管时，第一电压小于或等于第二晶体管的源极端的电压。 [0004] 基于以上内容，本揭露的用于驱动主动矩阵像素阵列的方法可有效地驱动像素阵列中的像素电路中的所述每一像素电路的发光单元，以达成良好的显示效果。 附图说明[0006] 图1是根据本揭露实施例的电子装置的电路示意图； [0007] 图2是根据本揭露实施例的主动矩阵像素阵列的电路示意图； [0008] 图3是根据本揭露实施例的第二晶体管的控制端的电压的示意图； [0009] 图4是根据本揭露另一实施例的主动矩阵像素阵列的电路示意图； [0010] 图5是根据本揭露另一实施例的第二晶体管的控制端的电压的示意图； [0011] 图6是根据本揭露实施例的用于驱动主动矩阵像素阵列的方法的流程图； [0012] 图7是根据本揭露第一实施例的主动矩阵像素阵列的相关信号的时序图； [0013] 图8是根据本揭露第二实施例的主动矩阵像素阵列的相关信号的时序图； [0014] 图9是根据本揭露第三实施例的主动矩阵像素阵列的相关信号的时序图； [0015] 图10是根据本揭露第四实施例的主动矩阵像素阵列的相关信号的时序图； [0016] 图11是根据本揭露第五实施例的主动矩阵像素阵列的相关信号的时序图； [0017] 图12是根据本揭露第六实施例的主动矩阵像素阵列的相关信号的时序图； [0018] 图13是根据本揭露第七实施例的主动矩阵像素阵列的相关信号的时序图。 [0019] 附图标记说明 [0020] 100:电子装置； [0021] 100A:主动矩阵像素阵列； [0022] 110(1,1)～110(m,n)、210、410:像素电路； [0023] 120:数据提供电路； [0024] 130:驱动电路； [0025] 211、411:发光单元； [0026] C1:电容器； [0027] DA:数据电压； [0028] DP:显示周期； [0029] DS、DS_1～DS_m:数据线； [0030] DSP:数据扫描周期； [0031] EM、EM_1、EM_2～EM_n:发射信号； [0032] EP:发射周期； [0033] EP1、EP2、EP3、EP4:子发射周期； [0034] FP:图框周期； [0035] IP:空闲周期； [0036] PVDD:第一操作电压； [0037] PVSS:第二操作电压； [0038] RDSP:复位及扫描周期； [0039] RSP:复位扫描周期/复位周期； [0040] RV:复位电压； [0041] S610、S620、S630:步骤； [0042] SN、SN_1、SN_2～SN_n:扫描信号； [0043] T1:第一晶体管； [0044] T2:第二晶体管； [0045] T3:第三晶体管； [0046] t0、t1、t2、t3、t4、t5、t6、t7、t8、t9、t10、t11:时间； [0047] Vg:电压。 具体实施方式[0048] 现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。 [0049] 在本揭露的说明书及权利要求范围通篇中，使用某些用语指代特定组件。本领域技术人员应理解，电子装置制造商可通过不同的名称来指代相同的组件。本文并不旨在对功能相同但名称不同的组件进行区分。在以下说明及权利请求中，例如“包括(comprise)”及“包含(include)”等词语是开放式用语且应被阐释为“包括但不限于…”。 [0050] 在本申请案的整个说明书(包括权利要求范围)通篇中使用的用语“耦合(coupling)(或电性连接(electrically connecting))”可指任何直接或间接的连接方式。举例而言，若正文阐述第一装置耦合(或连接)至第二装置，则应被解释为第一装置可直接连接至第二装置，或者第一装置可通过欲进行连接的其他装置或某些连接方式间接连接至第二装置。在本申请案的整个说明书(包括权利要求范围)通篇中提及的用语“第一(first)”、“第二(second)”及相似用语仅用于对离散的元件进行命名或对不同的实施例或范围进行区分。因此，所述用语不应被视为限制元件数量的上限或下限且不应用于限制元件的排列顺序。另外，尽可能地使用在附图及实施例中使用相同参考编号的元件/组件/步骤表示相同或相似的部件。在不同的实施例中，可使用相同的参考编号或使用相同的用语相互引用元件/组件/步骤的相关说明。 [0051] 应注意，在以下实施例中，在不背离本揭露的精神的条件下，可对若干不同实施例的技术特征进行替换、重新组合及混合以完成其他实施例。只要每一实施例的特征不违反本揭露的精神或不彼此冲突，所述实施例便可任意地混合并被一同使用。 [0052] 图1是根据本揭露实施例的电子装置的电路示意图。参照图1，电子装置100可为主动矩阵发光二极管(AM‑LED)显示器。电子装置100包括主动矩阵像素阵列100A、数据提供电路120及驱动电路130。主动矩阵像素阵列100A可包括多个像素电路110(1,1)至110(m,n)，其中m及n是正整数。数据提供电路120可通过多个数据线DS_1至DS_m耦合至主动矩阵像素阵列100A的像素电路110(1,1)至110(m,n)。驱动电路130可通过多个扫描线(scan line)及多个控制线(control line)耦合至主动矩阵像素阵列100A的像素电路110(1,1)至110(m,n)。在本揭露的实施例中，数据提供电路120可通过所述多个数据线向主动矩阵像素阵列100A的像素电路110(1,1)至110(m,n)提供数据信号。驱动电路130可通过扫描线及控制线向主动矩阵像素阵列100A的像素电路110(1,1)至110(m,n)提供多个扫描信号SN_1至SN_n及多个发射信号EM_1至EM_n。 [0053] 图2是根据本揭露实施例的主动矩阵像素阵列的电路示意图。参照图2，图1所示像素电路110(1,1)至110(m,n)中的每一像素电路可被实施为图2所示像素电路210。在本揭露的实施例中，像素电路210包括第一晶体管T1(或称为扫描晶体管)、第二晶体管T2(或称为驱动晶体管)、第三晶体管T3(或称为发射晶体管)、电容器C1及发光单元211。发光单元211可为发光二极管(LED)。在本揭露的实施例中，第一晶体管T1的第一端耦合至第二晶体管T2的控制端及电容器C1的一端。第一晶体管T1的第二端耦合至数据线DS。第一晶体管T1的控制端耦合至扫描线。第二晶体管T2的第一端耦合至电容器C1的另一端以及第一操作电压PVDD。第二晶体管T2的第二端耦合至第三晶体管T3的第一端。第三晶体管T3的第二端耦合至发光单元211的一端。发光单元211的另一端耦合至第二操作电压PVSS。第三晶体管T3的控制端耦合至控制线。 [0054] 在本揭露的实施例中，第一晶体管T1、第二晶体管T2及第三晶体管T3是P型晶体管(例如，P型薄膜晶体管(thin‑film transistor，TFT))。上述晶体管中的每一晶体管的第一端可为源极端。上述晶体管中的每一晶体管的第二端可为漏极端。上述晶体管中的每一晶体管的控制端可为栅极端。 [0055] 在本揭露的实施例中，数据线DS可在不同时间向第一晶体管T1的第二端提供数据信号及复位信号，且扫描线可向第一晶体管T1的控制端提供扫描信号SN。当第一晶体管T1导通时，数据信号或复位信号可从第一晶体管T1的第一端输入至第二晶体管T2的控制端。控制线可向第三晶体管T3的控制端提供发射信号EM以导通第三晶体管T3，以使得根据数据信号而产生的电流流经发光单元211。因此，可有效地驱动发光单元211。 [0056] 图3是根据本揭露实施例的第二晶体管的控制端的电压的示意图。参照图2及图3，第二晶体管T2的控制端(栅极端)的电压Vg的电压变化可如图3中所示般实施。在本揭露的实施例中，在时间t0之前，数据线DS可传输前一图框的数据电压。在从时间t0至时间t1的复位扫描周期RSP期间，第二晶体管T2的控制端的电压Vg可上升至复位电压RV以产生复位信号。在从时间t1至时间t2的复位扫描周期RSP期间，复位信号维持处于复位电压RV。在从时间t2至时间t3的数据扫描周期DSP期间，第二晶体管T2的控制端的电压Vg可下降至数据电压DA以产生数据信号。数据电压DA可选从特定的电压范围。在从时间t3至时间t4的数据扫描周期DSP期间，第二晶体管T2的控制端的电压Vg维持处于数据电压DA。 [0057] 在本揭露的实施例中，由于分别具有不同数据电压的数据信号可在相邻的数据扫描周期(或相邻的图框周期)(例如在时间t0之前的数据扫描周期及从时间t3至时间t4的数据扫描周期DSP)中传输至第二晶体管的控制端，因此复位信号的复位电压RV可被确定为大于或等于数据信号的数据电压DA，以使第二晶体管T2的控制端(栅极端)与第一端(源极端)之间的电压(即，栅极‑源极电压Vgs)复位，从而减少或消除第二晶体管T2由于第二晶体管T2的扫描电压(Vgs)而产生的滞后特性。在本揭露的实施例中，复位信号的复位电压RV可大于或等于第二晶体管T2的第一端(源极端)的电压。 [0058] 在本揭露的其他实施例中，复位信号的复位电压RV可大于或等于数据信号的最高数据电压。在本揭露的其他实施例中，复位信号的复位电压RV可大于或等于第一操作电压PVDD。 [0059] 图4是根据本揭露另一实施例的主动矩阵像素阵列的电路示意图。参照图4，图1所示像素电路110(1,1)至110(m,n)中的每一像素电路可被实施为图4所示像素电路410。在本揭露的实施例中，像素电路410包括第一晶体管T1、第二晶体管T2、第三晶体管T3、电容器C1及发光单元411。发光单元411可为发光二极管(LED)。在本揭露的实施例中，第一晶体管T1的第一端耦合至第二晶体管T2的控制端及电容器C1的一端。第一晶体管T1的第二端耦合至数据线DS。第一晶体管T1的控制端耦合至扫描线。第二晶体管T2的第一端耦合至电容器C1的另一端以及第二操作电压PVSS。第二晶体管T2的第二端耦合至第三晶体管T3的第一端。第三晶体管T3的第二端耦合至发光单元411的一端。发光单元411的另一端耦合至第一操作电压PVDD。第三晶体管T3的控制端耦合至控制线。 [0060] 在本揭露的实施例中，第一晶体管T1、第二晶体管T2及第三晶体管T3为N型晶体管(例如，N型TFT)。上述晶体管中的每一晶体管的第一端可为源极端。上述晶体管中的每一晶体管的第二端可为漏极端。上述晶体管中的每一晶体管的控制端可为栅极端。 [0061] 在本揭露的实施例中，数据线DS可在不同时间向第一晶体管T1的第二端提供数据信号及复位信号，且扫描线可向第一晶体管T1的控制端提供扫描信号SN。当第一晶体管T1导通时，数据信号或复位信号可从第一晶体管T1的第一端输入至第二晶体管T2的控制端。控制线可向第三晶体管T3的控制端提供发射信号EM以导通第三晶体管T3，以使得根据数据信号而产生的电流流经发光单元411。因此，可有效地驱动发光单元411。 [0062] 图5是根据本揭露另一实施例的第二晶体管的控制端的电压的示意图。参照图4及图5，第二晶体管T2的控制端(栅极端)的电压Vg的电压变化可如图5中所示般实施。在本揭露的实施例中，在时间t0之前，数据线DS可传输前一图框的数据电压。在从时间t0至时间t1的复位扫描周期RSP期间，第二晶体管T2的控制端的电压Vg可下降至复位电压RV以产生复位信号。在从时间t1至时间t2的复位扫描周期RSP期间，复位信号维持处于复位电压RV。在从时间t2至时间t3的数据扫描周期DSP期间，第二晶体管T2的控制端的电压Vg可上升至数据电压DA以产生数据信号。数据电压DA可选从特定的电压范围。在从时间t3至时间t4的数据扫描周期DSP期间，第二晶体管T2的控制端的电压Vg维持处于数据电压DA。 [0063] 在本揭露的实施例中，由于分别具有不同数据电压的数据信号可在相邻的数据扫描周期(或相邻的图框周期)(例如，在时间t0之前的数据扫描周期及从时间t3至时间t4的数据扫描周期DSP)中传输至第二晶体管的控制端，因此复位信号的复位电压RV可被确定为小于或等于数据信号的数据电压DA，以使第二晶体管T2的控制端(栅极端)与第一端(源极端)之间的电压(即，栅极‑源极电压Vgs)复位，从而减少或消除第二晶体管T2由于第二晶体管T2的扫描电压(Vgs)而产生的滞后特性。 [0064] 在本揭露的实施例中，复位信号的复位电压RV可小于或等于第二晶体管T2的第一端(源极端)的电压。在本揭露的其他实施例中，复位信号的复位电压RV可小于或等于数据信号的最低数据电压。在本揭露的其他实施例中，复位信号的复位电压RV可小于或等于第二操作电压PVSS。 [0065] 图6是根据本揭露实施例的用于驱动主动矩阵像素阵列的方法的流程图。参照图1及图6，主动矩阵像素阵列100A可执行以下步骤S610至S630以达成高效的驱动操作，但步骤S610至S630的执行次序不限于图6中所示次序。在步骤S610中，在第一周期(例如，图3或图5所示数据扫描周期DSP)期间，将数据信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管(例如，图2或图4所示第一晶体管T1)的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2或图4所示第二晶体管T2)的控制端。在步骤S620中，在第二周期期间，导通像素电路110(1,1)至110(m,n)中的所述每一像素电路的第三晶体管(例如，图2或图4所示第三晶体管T3)，以使得根据数据信号而产生的电流流经像素电路110(1,1)至110(m,n)中的所述每一像素电路的发光单元(例如，图2所示发光单元211或图4所示发光单元411)。在步骤S630中，在第三周期(例如，图3或图5所示复位扫描周期RSP)期间，将复位信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管(例如，图2或图4所示第一晶体管T1)的第一端输入至像素电路110(1,1)至 110(m,n)中的所述每一像素电路的第二晶体管(例如，图2或图4所示第二晶体管T2)的控制端。复位信号具有第一电压(例如，图3或图5所示复位电压RV)。因此，主动矩阵像素阵列 100A可有效地减少或消除第二晶体管的滞后特性。 [0066] 图7是根据本揭露第一实施例的主动矩阵像素阵列的相关信号的时序图。参照图1、图2及图7，主动矩阵像素阵列100A可根据如图7中所示的相关信号的时序来操作，且像素电路110(1,1)至110(m,n)中的每一像素电路可被实施为图2所示像素电路210(P型)。在本揭露的实施例中，数据提供电路120可通过所述多个数据线DS_1至DS_m耦合至像素电路110(1,1)至110(m,n)的每一行，且数据提供电路120可向像素电路110(1,1)至110(m,n)中的所述每一像素电路提供数据信号及复位信号。驱动电路130可通过所述多个扫描线耦合至像素电路110(1,1)至110(m,n)的每一列，且驱动电路130可通过扫描线向像素电路110(1,1)至110(m,n)的所述每一列提供扫描信号。驱动电路130可进一步通过所述多个控制线耦合至像素电路110(1,1)至110(m,n)的所述每一列，且驱动电路130可通过控制线向像素电路 110(1,1)至110(m,n)的所述每一列提供发射信号。 [0067] 在从时间t0至时间t5的数据扫描周期DSP(即，权利要求中所述的第一周期)期间，数据提供电路120可向像素电路110(1,1)至110(m,n)的所述每一行提供具有数据电压DA的数据信号。在数据扫描周期DSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收具有数据电压DA的数据信号。像素电路110(1,1)至110(m,n)的不同列的第二晶体管分别在数据扫描周期DSP的不同时间接收数据信号。此外，驱动电路130可在不同时间通过扫描线分别向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号SN_1至SN_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管传输数据信号，并将数据信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。数据信号的数据电压DA可被储存至像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器(例如，图2所示电容器C1)中。 [0068] 在从时间t1至时间t8的显示周期DP(即，权利要求中所述的第二周期)期间，驱动电路130可在不同时间通过控制线分别向像素电路110(1,1)至110(m,n)提供发射信号EM_1至EM_n。发射信号EM_1至EM_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第三晶体管(例如，图2所示第三晶体管T3)。像素电路110(1,1)至110(m,n)的不同列的第三晶体管分别在显示周期DP的不同时间接收发射信号。因此，像素电路110(1,1)至110(m,n)中的每一像素电路的发光单元(例如，图2所示发光单元211)可由流经像素电路中的所述每一像素电路的发光单元的电流驱动。像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管根据储存于像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器中的数据信号的数据电压DA而产生电流。 [0069] 举例而言，在数据扫描周期DSP期间，驱动电路130可从时间t0至时间t1向扫描线提供具有低电压电平的扫描信号SN_1，以导通像素电路110(1,1)至110(m,n)的第一列的第一晶体管来用于将数据信号的数据电压DA储存至像素电路110(1,1)至110(m,n)的第一列的电容器中。然后，驱动电路130可从时间t1至时间t3向控制线提供具有低电压电平的发射信号EM_1，以导通像素电路110(1,1)至110(m,n)的第一列的第三晶体管。因此，在从时间t1至时间t3的发射周期EP期间，可根据数据电压DA驱动像素电路110(1,1)至110(m,n)的第一列的每一发光单元。驱动电路130可从时间t1至时间t2向扫描线提供具有低电压电平的扫描信号SN_2，以导通像素电路110(1,1)至110(m,n)的第二列的第一晶体管来用于将数据信号的数据电压DA储存至像素电路110(1,1)至110(m,n)的第二列的电容器中。然后，驱动电路130可从时间t2至时间t4向控制线提供具有低电压电平的发射信号EM_2，以导通像素电路110(1,1)至110(m,n)的第二列的第三晶体管。因此，在从时间t2至时间t4的另一发射周期期间，可根据数据电压DA驱动像素电路110(1,1)至110(m,n)的第二列的每一发光单元。像素电路110(1,1)至110(m,n)的第n列的驱动方式可以相同的方式推导。因此，在从时间t5至时间t8的发射周期EP期间，可驱动像素电路110(1,1)至110(m,n)的所述第n列的每一发光单元。 [0070] 在从时间t5至时间t10的复位扫描周期RSP(即，权利要求中所述的第三周期)期间，数据提供电路120可向像素电路110(1,1)至110(m,n)的所述每一行提供具有复位电压RV的复位信号。在复位扫描周期RSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收具有复位电压RV的复位信号。此外，驱动电路130可在不同时间通过扫描线分别向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号SN_1至SN_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。像素电路110(1,1)至110(m,n)的不同列的第二晶体管分别在复位扫描周期RSP的不同时间接收复位信号。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管传输复位信号，并将复位信号从像素电路110(1,1)至 110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。复位信号的复位电压RV可使像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的控制端(栅极端)与第一端(源极端)之间的电压(Vgs)复位，从而减少或消除像素电路 110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管由于像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的扫描电压而产生的滞后特性，所述扫描电压是由相邻图框之间的数据电压的变化导致。 [0071] 举例而言，在数据扫描周期DSP期间，驱动电路130可从时间t5至时间t6向扫描线提供具有低电压电平的扫描信号SN_1，以导通像素电路110(1,1)至110(m,n)的第一列的每一第一晶体管来用于将复位电压RV传输至像素电路110(1,1)至110(m,n)的第一列的每一第二晶体管。因此，像素电路110(1,1)至110(m,n)的第一列的所述每一第二晶体管可在时间t5至时间t6期间被复位。然后，驱动电路130可从时间t6至时间t7向扫描线提供具有低电压电平的扫描信号SN_2，以导通像素电路110(1,1)至110(m,n)的第二列的每一第一晶体管来用于将复位电压RV传输至像素电路110(1,1)至110(m,n)的第二列的每一第二晶体管。因此，像素电路110(1,1)至110(m,n)的第二列的所述每一第二晶体管可在时间t6至时间t7期间被复位。像素电路110(1,1)至110(m,n)的所述第n列的复位方式可以相同的方式推导。 [0072] 在本揭露的实施例中，复位扫描周期RSP延续数据扫描周期DSP，且显示周期DP与复位扫描周期RSP及数据扫描周期DSP交叠。此外，一个图框周期FP的时间长度可等于或大于数据扫描周期DSP的时间长度与复位扫描周期RSP的时间长度之和。在本揭露的一个实施例中，在数据扫描周期DSP与复位扫描周期RSP之间可存在消隐周期(blanking period)。 [0073] 图8是根据本揭露第二实施例的主动矩阵像素阵列的相关信号的时序图。参照图1、图2及图8，主动矩阵像素阵列100A可根据如图8中所示的相关信号的时序来操作，且像素电路110(1,1)至110(m,n)中的每一像素电路可被实施为图2所示像素电路210(P型)。与图7的实施例不同，在本揭露的实施例中，第三周期延续第一周期，且复位扫描周期RSP的时间长度短于数据扫描周期DSP的时间长度。另外，图8的实施例的驱动方式及复位方式可参考图7的上述实施例，且本文中不再对其予以赘述。 [0074] 图9是根据本揭露第三实施例的主动矩阵像素阵列的相关信号的时序图。参照图1、图2及图9，主动矩阵像素阵列100A可根据如图9中所示的相关信号的时序来操作，且像素电路110(1,1)至110(m,n)中的每一像素电路可被实施为图2所示像素电路210(P型)。与图7的实施例不同，在本揭露的实施例中，复位扫描周期RSP晚于数据扫描周期DSP，且在复位扫描周期RSP与数据扫描周期DSP之间存在空闲周期IP(即，权利要求中所述的第四周期)。 [0075] 在从时间t0至时间t5的数据扫描周期DSP(即，权利要求中所述的第一周期)期间，数据提供电路120可向像素电路110(1,1)至110(m,n)的所述每一行提供具有数据电压DA的数据信号。在数据扫描周期DSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收具有数据电压DA的数据信号。像素电路110(1,1)至110(m,n)的不同列的第二晶体管分别在数据扫描周期DSP的不同时间接收数据信号。此外，驱动电路130可在不同时间通过扫描线分别向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号SN_1至SN_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管传输数据信号，并将数据信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。数据信号的数据电压DA可被储存至像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器(例如，图2所示电容器C1)中。 [0076] 在从时间t1至时间t6的显示周期DP(即，权利要求中所述的第二周期)期间，驱动电路130可在不同时间通过控制线分别向像素电路110(1,1)至110(m,n)提供发射信号EM_1至EM_n。发射信号EM_1至EM_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第三晶体管(例如，图2所示第三晶体管T3)。像素电路110(1,1)至110(m,n)的不同列的第三晶体管分别在显示周期DP的不同时间接收发射信号。因此，像素电路110(1,1)至110(m,n)中的每一像素电路的发光单元(例如，图2所示发光单元211)可由流经像素电路中的所述每一像素电路的发光单元的电流驱动。像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管根据储存于像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器中的数据信号的数据电压DA而产生电流。 [0077] 在从时间t5至时间t7的空闲周期IP(即，权利要求中所述的第四周期)期间，符号ID可表示数据提供电路120不需要向像素电路110(1,1)至110(m,n)的所述每一行的第一晶体管提供数据，以使得所有像素电路在开始复位周期RSP之前等待完成像素电路110(1,1)至110(m,n)的最末列(第n列)的显示周期DP。此外，驱动电路130可在时间t5之前完成提供扫描信号，且可持续提供发射信号直至时间t6为止。 [0078] 举例而言，在数据扫描周期DSP期间，驱动电路130可从时间t0至时间t1向扫描线提供具有低电压电平的扫描信号SN_1，以导通像素电路110(1,1)至110(m,n)的第一列的第一晶体管来用于将数据信号的数据电压DA储存至像素电路110(1,1)至110(m,n)的第一列的电容器中。然后，驱动电路130可从时间t1至时间t3向控制线提供具有低电压电平的发射信号EM_1，以导通像素电路110(1,1)至110(m,n)的第一列的第三晶体管。因此，在时间t1至时间t3的发射周期EP期间，可根据数据电压DA驱动像素电路110(1,1)至110(m,n)的第一列的每一发光单元。驱动电路130可从时间t1至时间t2向扫描线提供具有低电压电平的扫描信号SN_2，以导通像素电路110(1,1)至110(m,n)的第二列的第一晶体管来用于将数据信号的数据电压DA储存至像素电路110(1,1)至110(m,n)的第二列的电容器中。然后，驱动电路130可从时间t2至时间t4向控制线提供具有低电压电平的发射信号EM_2，以导通像素电路 110(1,1)至110(m,n)的第二列的第三晶体管。因此，在时间t2至时间t4的另一发射周期期间，可根据数据电压DA驱动像素电路110(1,1)至110(m,n)的第二列的每一发光单元。像素电路110(1,1)至110(m,n)的第n列的驱动方式可以相同的方式推导。因此，在时间t5至时间t6的发射周期期间，可驱动像素电路110(1,1)至110(m,n)的所述第n列的每一发光单元。 [0079] 在从时间t7至时间t8的复位扫描周期RSP(即，权利要求中所述的第三周期)期间，数据提供电路120可向像素电路110(1,1)至110(m,n)的所述每一行提供具有复位电压RV的复位信号。在复位扫描周期RSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收具有复位电压RV的复位信号。此外，驱动电路130可通过扫描线同时向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。在复位扫描周期RSP期间，像素电路110(1,1)至110(m,n)的不同列的第二晶体管同时接收复位信号。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管传输复位信号，并将复位信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。复位信号的复位电压RV可使像素电路 110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的控制端(栅极端)与第一端(源极端)之间的电压(Vgs)复位，从而减少或消除像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管由于像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的扫描电压而产生的滞后特性，所述扫描电压是由相邻图框之间的数据电压的变化导致。 [0080] 举例而言，在复位扫描周期RSP期间，驱动电路130可从时间t7至时间t8向所有扫描线提供具有低电压电平的扫描信号SN_1至SN_n。因此，在时间t7至时间t8期间，像素电路110(1,1)至110(m,n)的所有第二晶体管可被同时复位。 [0081] 在本揭露的实施例中，显示周期DP与数据扫描周期DSP及空闲周期IP交叠。此外，一个图框周期FP的时间长度可等于或大于数据扫描周期DSP的时间长度、空闲周期IP的时间长度及复位扫描周期RSP的时间长度之和。 [0082] 图10是根据本揭露第四实施例的主动矩阵像素阵列的相关信号的时序图。参照图1、图2及图10，主动矩阵像素阵列100A可根据如图10中所示的相关信号的时序来操作，且像素电路110(1,1)至110(m,n)中的每一像素电路可被实施为图2所示像素电路210(P型)。与图7的实施例不同，在本揭露的实施例中，复位扫描周期RSP晚于数据扫描周期DSP，且在复位扫描周期RSP与数据扫描周期DSP之间存在空闲周期IP(即，权利要求中所述的第四周期)。此外，发射周期被划分成多个子发射周期EP1至EP4(即，权利要求中所述的第二子周期)。 [0083] 在从时间t0至时间t5的数据扫描周期DSP(即，权利要求中所述的第一周期)期间，数据提供电路120可向像素电路110(1,1)至110(m,n)的所述每一行提供具有数据电压DA的数据信号。在数据扫描周期DSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收具有数据电压DA的数据信号。像素电路110(1,1)至110(m,n)的不同列的第二晶体管分别在数据扫描周期DSP的不同时间接收数据信号。此外，驱动电路130可在不同时间通过扫描线分别向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号SN_1至SN_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管传输数据信号，并将数据信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。数据信号的数据电压DA可被储存至像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器(例如，图2所示电容器C1)中。 [0084] 在从时间t1至时间t7的显示周期DP(即，权利要求中所述的第二周期)期间，驱动电路130可在不同时间通过控制线分别向像素电路110(1,1)至110(m,n)提供具有多个子发射信号的发射信号。所述多个子发射信号可为多个非连续低电压电平，从而周期性地导通像素电路110(1,1)至110(m,n)中的每一像素电路的第三晶体管(例如，图2所示第三晶体管T3)。像素电路110(1,1)至110(m,n)的不同列的第三晶体管分别在显示周期DP的不同时间接收发射信号。因此，像素电路110(1,1)至110(m,n)中的每一像素电路的发光单元(例如，图2所示发光单元211)可由流经像素电路中的所述每一像素电路的发光单元的电流周期性地驱动。所述电流是由像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管根据储存于像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器中的数据信号的数据电压DA而周期性地产生。 [0085] 在从时间t5至时间t8的空闲周期IP(即，权利要求中所述的第四周期)期间，符号ID可表示数据提供电路120不需要向像素电路110(1,1)至110(m,n)的所述每一行的第一晶体管提供数据，以使得所有像素电路在开始复位扫描周期RSP之前等待完成像素电路110(1,1)至110(m,n)的最末列(第n列)的显示周期DP。此外，驱动电路130可在时间t5之前完成提供扫描信号，且可持续提供发射信号直至时间t8为止。 [0086] 举例而言，在数据扫描周期DSP期间，驱动电路130可从时间t0至时间t1向扫描线提供具有低电压电平的扫描信号SN_1，以导通像素电路110(1,1)至110(m,n)的第一列的第一晶体管来用于将数据信号的数据电压DA储存至像素电路110(1,1)至110(m,n)的第一列的电容器中。然后，驱动电路130可从时间t1至时间t7向控制线提供具有所述多个非连续低电压电平作为所述多个子发射信号的发射信号EM_1，以周期性地导通像素电路110(1,1)至110(m,n)的第一列的第三晶体管。因此，在时间t1至时间t7的所述多个子发射周期EP1至EP4期间，可根据数据电压DA周期性地驱动像素电路110(1,1)至110(m,n)的第一列的每一发光单元。驱动电路130可从时间t1至时间t2向扫描线提供具有低电压电平的扫描信号SN_ 2，以导通像素电路110(1,1)至110(m,n)的第二列的第一晶体管来用于将数据信号的数据电压DA储存至像素电路110(1,1)至110(m,n)的第二列的电容器中。然后，驱动电路130可从时间t2至时间t6向控制线提供具有所述多个非连续低电压电平作为另一多个子发射信号的发射信号EM_2，以导通像素电路110(1,1)至110(m,n)的第一列的第三晶体管。因此，在时间t2至时间t6的所述另一多个子发射周期期间，可根据数据电压DA周期性地驱动像素电路 110(1,1)至110(m,n)的第二列的每一发光单元。像素电路110(1,1)至110(m,n)的第n列的驱动方式可以相同的方式推导。因此，在时间t5至时间t7的发射周期期间，可周期性地驱动像素电路110(1,1)至110(m,n)的所述第n列的每一发光单元。 [0087] 在从时间t8至时间t9的复位扫描周期RSP(即，权利要求中所述的第三周期)期间，数据提供电路120可向像素电路110(1,1)至110(m,n)的所述每一行提供具有复位电压RV的复位信号。在复位扫描周期RSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收具有复位电压RV的复位信号。此外，驱动电路130可通过扫描线同时向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。在复位扫描周期RSP期间，像素电路110(1,1)至110(m,n)的不同列的第二晶体管同时接收复位信号。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管传输复位信号，并将复位信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。复位信号的复位电压RV可使像素电路 110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的控制端(栅极端)与第一端(源极端)之间的电压(Vgs)复位，从而减少或消除像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管由于像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的扫描电压而产生的滞后特性，所述扫描电压是由相邻图框之间的数据电压的变化导致。 [0088] 举例而言，在复位扫描周期RSP期间，驱动电路130可从时间t8至时间t9向所有扫描线提供具有低电压电平的扫描信号SN_1至SN_n。因此，在时间t8至时间t9期间，像素电路110(1,1)至110(m,n)的所有第二晶体管可被同时复位。 [0089] 在本揭露的实施例中，显示周期DP与数据扫描周期DSP及空闲周期IP交叠。此外，一个图框周期FP的时间长度可等于或大于数据扫描周期DSP的时间长度、空闲周期IP的时间长度及复位扫描周期RSP的时间长度之和。 [0090] 图11是根据本揭露第五实施例的主动矩阵像素阵列的相关信号的时序图。参照图1、图2及图11，主动矩阵像素阵列100A可根据如图11中所示的相关信号的时序来操作，且像素电路110(1,1)至110(m,n)中的每一像素电路可被实施为图2所示像素电路210(P型)。与图7的实施例不同，在本揭露的实施例中，复位扫描周期RSP晚于数据扫描周期DSP，且在复位扫描周期RSP与数据扫描周期DSP之间存在空闲周期IP(即，权利要求中所述的第五周期)。此外，发射周期被划分成多个子发射周期EP1至EP4(即，权利要求中所述的第二子周期)。 [0091] 在从时间t0至时间t4的数据扫描周期DSP(即，权利要求中所述的第一周期)期间，数据提供电路120可向像素电路110(1,1)至110(m,n)的所述每一行提供具有数据电压DA的数据信号。在数据扫描周期DSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收具有数据电压DA的数据信号。像素电路110(1,1)至110(m,n)的不同列的第二晶体管分别在数据扫描周期DSP的不同时间接收数据信号。此外，驱动电路130可在不同时间通过扫描线分别向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管传输数据信号，并将数据信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。数据信号的数据电压DA可被储存至像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器(例如，图2所示电容器C1)中。 [0092] 在从时间t1至时间t10的显示周期DP(即，权利要求中所述的第二周期)期间，驱动电路130可在不同时间通过控制线分别向像素电路110(1,1)至110(m,n)提供具有多个子发射信号的发射信号。所述多个子发射信号可为多个非连续低电压电平，从而周期性地导通像素电路110(1,1)至110(m,n)中的每一像素电路的第三晶体管(例如，图2所示第三晶体管T3)。像素电路110(1,1)至110(m,n)的不同列的第三晶体管分别在显示周期DP的不同时间接收发射信号。因此，像素电路110(1,1)至110(m,n)中的每一像素电路的发光单元(例如，图2所示发光单元211)可由流经像素电路中的所述每一像素电路的发光单元的电流周期性地驱动。所述电流是由像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管根据储存于像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器中的数据信号的数据电压DA而周期性地产生。 [0093] 在从时间t4至时间t7的空闲周期IP(即，权利要求中所述的第四周期)期间，符号ID可表示数据提供电路120不需要向像素电路110(1,1)至110(m,n)的所述每一行的第一晶体管提供数据，以使得所有像素电路在开始复位周期RSP之前等待完成像素电路110(1,1)至110(m,n)的最末列(第n列)的显示周期DP。此外，驱动电路130可在时间t4之前完成提供扫描信号，且可持续提供发射信号直至时间t10为止。 [0094] 举例而言，在数据扫描周期DSP期间，驱动电路130可从时间t0至时间t1向扫描线提供具有低电压电平的扫描信号SN_1，以导通像素电路110(1,1)至110(m,n)的第一列的每一第一晶体管来用于将数据信号的数据电压DA储存至像素电路110(1,1)至110(m,n)的第一列的电容器中。然后，驱动电路130可从时间t1至时间t5向控制线提供具有所述多个非连续低电压电平作为所述多个子发射信号的发射信号EM_1，以周期性地导通像素电路110(1,1)至110(m,n)的第一列的第三晶体管。因此，在时间t1至时间t5的所述多个子发射周期EP1至EP4期间，可根据数据电压DA周期性地驱动像素电路110(1,1)至110(m,n)的第一列的每一发光单元。驱动电路130可从时间t1至时间t2向扫描线提供具有低电压电平的扫描信号SN_2，以导通像素电路110(1,1)至110(m,n)的第二列的第一晶体管来用于将数据信号的数据电压DA储存至像素电路110(1,1)至110(m,n)的第二列的电容器中。然后，驱动电路130可从时间t2至时间t6向控制线提供具有所述多个非连续低电压电平作为另一多个子发射信号的发射信号EM_2，以导通像素电路110(1,1)至110(m,n)的第一列的第三晶体管。因此，在时间t2至时间t6的所述另一多个子发射周期期间，可根据数据电压DA周期性地驱动像素电路110(1,1)至110(m,n)的第二列的每一发光单元。像素电路110(1,1)至110(m,n)的第n列的驱动方式可以相同的方式推导。因此，在时间t4至时间t10的发射周期期间，可周期性地驱动像素电路110(1,1)至110(m,n)的所述第n列的每一发光单元。 [0095] 在从时间t7至时间t11的复位扫描周期RSP(即，权利要求中所述的第三周期)期间，数据提供电路120可向像素电路110(1,1)至110(m,n)的所述每一行提供具有复位电压RV的复位信号。在复位扫描周期RSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收具有复位电压RV的复位信号。此外，驱动电路130可在不同时间通过扫描线分别向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号SN_1至SN_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。像素电路110(1,1)至110(m,n)的不同列的第二晶体管分别在复位扫描周期RSP的不同时间接收复位信号。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管传输复位信号，并将复位信号从像素电路110(1,1)至 110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。复位信号的复位电压RV可使像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的控制端(栅极端)与第一端(源极端)之间的电压(Vgs)复位，从而减少或消除像素电路 110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管由于像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的扫描电压而产生的滞后特性，所述扫描电压是由相邻图框之间的数据电压的变化导致。 [0096] 举例而言，在复位扫描周期RSP期间，驱动电路130可从时间t7至时间t8向扫描线提供具有低电压电平的扫描信号SN_1，以导通像素电路110(1,1)至110(m,n)的第一列的每一第一晶体管来用于将复位电压RV传输至像素电路110(1,1)至110(m,n)的第一列的每一第二晶体管。因此，像素电路110(1,1)至110(m,n)的第一列的每一第二晶体管可在时间t7至时间t8期间被复位。然后，驱动电路130可从时间t8至时间t9向扫描线提供具有低电压电平的扫描信号SN_2，以导通像素电路110(1,1)至110(m,n)的第二列的每一第一晶体管来用于将复位电压RV传输至像素电路110(1,1)至110(m,n)的第二列的每一第二晶体管。因此，像素电路110(1,1)至110(m,n)的第二列的每一第二晶体管可在时间t8至时间t9期间被复位。像素电路110(1,1)至110(m,n)的所述第n列的复位方式可以相同的方式推导。 [0097] 在本揭露的实施例中，复位扫描周期RSP的时间长度短于数据扫描周期DSP的时间长度。所述多个子发射周期EM_1至EM_4中的每一子发射周期的时间长度短于复位扫描周期RSP的时间长度。显示周期DP与数据扫描周期DSP、空闲周期IP及复位扫描周期RSP交叠。此外，一个图框周期FP的时间长度可等于或大于数据扫描周期DSP的时间长度、空闲周期IP的时间长度及复位扫描周期RSP的时间长度之和。 [0098] 图12是根据本揭露第六实施例的主动矩阵像素阵列的相关信号的时序图。参照图1、图2及图12，主动矩阵像素阵列100A可根据如图12中所示的相关信号的时序来操作，且像素电路110(1,1)至110(m,n)中的每一像素电路可被实施为图2所示像素电路210(P型)。与图7的实施例不同，在本揭露的实施例中，数据扫描周期被划分成多个子数据扫描周期(即，权利要求中所述的多个第一子周期)，且复位扫描周期被划分成多个子复位扫描周期(即，权利要求中所述的多个第三子周期)。子复位扫描周期中的每一子复位扫描周期早于子数据扫描周期中每一对应的子数据扫描周期。此外，在最终子数据扫描周期之后存在空闲周期IP(即，权利要求中所述第六周期)。子数据扫描周期与子复位扫描周期交替出现，以形成复位及扫描周期(reset and scan period)RDSP。 [0099] 在从时间t0至时间t6的复位及扫描周期RDSP期间，数据提供电路120可交替地向像素电路110(1,1)至110(m,n)的所述每一行提供具有数据电压DA的多个数据信号及具有复位电压RV的多个复位信号。在复位及扫描周期RDSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收数据信号及复位信号。像素电路110(1,1)至110(m,n)的不同列的第二晶体管在复位及扫描周期RDSP的不同时间分别接收数据信号及复位信号。此外，驱动电路130可在不同时间通过扫描线分别向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号SN_1至SN_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管连续地传输数据信号及复位信号，且连续地将复位信号及数据信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。复位信号的复位电压RV可首先使像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的控制端(栅极端)与第一端(源极端)之间的电压(Vgs)复位，从而减少或消除像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管由于像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的扫描电压而产生的滞后特性，所述扫描电压是由相邻图框之间的数据电压的变化导致。然后，数据信号的数据电压DA可被储存至像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器(例如，图2所示电容器C1)中。 [0100] 在从时间t6至时间t7的空闲周期IP(即，权利要求中所述的第六周期)期间，符号ID可表示数据提供电路120不需要向像素电路110(1,1)至110(m,n)的所述每一行的第一晶体管提供数据，以使得所有像素电路在开始复位周期RSP之前等待完成像素电路110(1,1)至110(m,n)的最末列(第n列)的显示周期DP。此外，驱动电路130可在时间t5之前完成提供扫描信号，且可持续提供发射信号直至时间t6为止。 [0101] 在从时间t2至时间t8的显示周期DP(即，权利要求中所述的第二周期)期间，驱动电路130可在不同时间通过控制线分别向像素电路110(1,1)至110(m,n)提供发射信号EM_1至EM_n。发射信号EM_1至EM_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第三晶体管(例如，图2所示第三晶体管T3)。像素电路110(1,1)至110(m,n)的不同列的第三晶体管分别在显示周期DP的不同时间接收发射信号。因此，像素电路110(1,1)至110(m,n)中的每一像素电路的发光单元(例如，图2所示发光单元211)可由流经像素电路中的所述每一像素电路的发光单元的电流驱动。所述电流是由像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管根据储存于像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器中的数据信号的数据电压DA而产生。 [0102] 举例而言，在复位及扫描周期RDSP期间，驱动电路130可从时间t0至时间t2向扫描线提供具有低电压电平的扫描信号SN_1，以导通像素电路110(1,1)至110(m,n)的第一列的每一第一晶体管来用于将复位电压RV及数据电压DA依序传输至像素电路110(1,1)至110(m,n)的第一列的每一第二晶体管。因此，像素电路110(1,1)至110(m,n)的第一列的每一第二晶体管可首先被复位，且然后在时间t2至时间t4的发射周期EP期间根据数据电压DA被驱动。然后，驱动电路130可从时间t2至时间t3向扫描线提供具有低电压电平的扫描信号SN_2，以导通像素电路110(1,1)至110(m,n)的第二列的每一第一晶体管来用于将复位电压RV传输至像素电路110(1,1)至110(m,n)的第二列的每一第二晶体管。因此，像素电路110(1, 1)至110(m,n)的第二列的每一第二晶体管可首先被复位，且然后在时间t3至时间t5的发射周期期间根据数据电压DA被驱动。像素电路110(1,1)至110(m,n)的第n列的复位及驱动方式可以相同的方式推导。因此，在时间t6至时间t8的发射周期期间，可驱动像素电路110(1, 1)至110(m,n)的所述第n列的每一发光单元。 [0103] 在本揭露的实施例中，一个图框周期FP的时间长度可等于或大于复位及扫描周期RDSP的时间长度与空闲周期IP的时间长度之和。显示周期DP与复位及扫描周期RDSP以及空闲周期IP交叠。 [0104] 图13是根据本揭露第七实施例的主动矩阵像素阵列的相关信号的时序图。参照图1、图2及图13，主动矩阵像素阵列100A可根据如图13中所示的相关信号的时序来操作，且像素电路110(1,1)至110(m,n)中的每一像素电路可被实施为图2所示像素电路210(P型)。与图7的实施例不同，在本揭露的实施例中，数据扫描周期被划分成多个子数据扫描周期(即，权利要求中所述的多个第一子周期)，且复位扫描周期被划分成多个子复位扫描周期(即，权利要求中所述的多个第三子周期)。子复位扫描周期中的每一子复位扫描周期早于子数据扫描周期中每一对应的子数据扫描周期。此外，在最终子数据扫描周期之后存在空闲周期IP(即，权利要求中所述的第六周期)，且发射周期被划分成多个子发射周期EP1至EP4(即，权利要求中所述的第二子周期)。子数据扫描周期与子复位扫描周期交替出现，以形成复位及扫描周期RDSP。 [0105] 在从时间t0至时间t8的复位及扫描周期RDSP期间，数据提供电路120可交替地向像素电路110(1,1)至110(m,n)的所述每一行提供具有数据电压DA的多个数据信号及具有复位电压RV的多个复位信号。在复位及扫描周期RDSP期间，耦合至不同数据线DS_1至DS_m的像素电路110(1,1)至110(m,n)可同时接收数据信号及复位信号。像素电路110(1,1)至110(m,n)的不同列的第二晶体管在复位及扫描周期RDSP的不同时间分别接收数据信号及复位信号。此外，驱动电路130可在不同时间通过扫描线分别向像素电路110(1,1)至110(m,n)提供扫描信号SN_1至SN_n。扫描信号SN_1至SN_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第一晶体管(例如，图2所示第一晶体管T1)。因此，像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管连续地传输数据信号及复位信号，且连续地将复位信号及数据信号从像素电路110(1,1)至110(m,n)中的所述每一像素电路的第一晶体管的第一端输入至像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管(例如，图2所示第二晶体管T2)的控制端。复位信号的复位电压RV可首先使像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的控制端(栅极端)与第一端(源极端)之间的电压(Vgs)复位，从而减少或消除像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管由于像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管的扫描电压而产生的滞后特性，所述扫描电压是由相邻图框之间的数据电压的变化导致。然后，数据信号的数据电压DA可被储存至像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器(例如，图2所示电容器C1)中。 [0106] 在从时间t8至时间t9的空闲周期IP(即，权利要求中所述的第六周期)期间，符号ID可表示数据提供电路120不需要向像素电路110(1,1)至110(m,n)的所述每一行的第一晶体管提供数据，以使得所有像素电路在下一复位及扫描周期之前等待完成像素电路110(1,1)至110(m,n)的最末列(第n列)的复位及扫描周期RDSP。此外，驱动电路130可在时间t8之前完成提供扫描信号，且可持续提供发射信号直至时间t10为止。 [0107] 在从时间t2至时间t10的显示周期DP(即，权利要求中所述的第二周期)期间，驱动电路130可在不同时间通过控制线分别向像素电路110(1,1)至110(m,n)提供发射信号EM_1至EM_n。发射信号EM_1至EM_n可为低电压电平，从而导通像素电路110(1,1)至110(m,n)中的每一像素电路的第三晶体管(例如，图2所示第三晶体管T3)。像素电路110(1,1)至110(m,n)的不同列的第三晶体管分别在显示周期DP的不同时间接收发射信号。因此，像素电路110(1,1)至110(m,n)中的每一像素电路的发光单元(例如，图2所示发光单元211)可由流经像素电路中的所述每一像素电路的发光单元的电流驱动。所述电流是由像素电路110(1,1)至110(m,n)中的所述每一像素电路的第二晶体管根据储存于像素电路110(1,1)至110(m,n)中的所述每一像素电路的电容器中的数据信号的数据电压DA而产生。 [0108] 举例而言，在复位及扫描周期RDSP期间，驱动电路130可从时间t0至时间t2向扫描线提供具有低电压电平的扫描信号SN_1，以导通像素电路110(1,1)至110(m,n)的第一列的每一第一晶体管来用于将复位电压RV及数据电压DA依序传输至像素电路110(1,1)至110(m,n)的第一列的每一第二晶体管。然后，驱动电路130可从时间t2至时间t6向控制线提供具有所述多个非连续低电压电平作为所述多个子发射信号的发射信号EM_1，以周期性地导通像素电路110(1,1)至110(m,n)的第一列的第三晶体管。因此，可首先根据复位电压RV使像素电路110(1,1)至110(m,n)的第一列的每一第二晶体管复位，且然后可在时间t2至时间t6的所述多个子发射周期EP1至EP4期间根据数据电压DA周期性地驱动像素电路110(1,1)至110(m,n)的第一列的每一发光单元。然后，驱动电路130可从时间t2至时间t3向扫描线提供具有低电压电平的扫描信号SN_2，以导通像素电路110(1,1)至110(m,n)的第二列的每一第一晶体管来用于将复位电压RV及数据电压DA传输至像素电路110(1,1)至110(m,n)的第二列的每一第二晶体管。因此，可首先使像素电路110(1,1)至110(m,n)的第二列的每一第二晶体管复位，且然后可在时间t3至时间t7的所述多个子发射周期期间根据数据电压DA周期性地驱动像素电路110(1,1)至110(m,n)的第二列的每一发光单元。像素电路110(1,1)至110(m,n)的第n列的复位及驱动方式可以相同的方式推导。因此，在时间t8至时间t10的发射周期期间，可驱动像素电路110(1,1)至110(m,n)的所述第n列的每一发光单元。 [0109] 在本揭露的所述实施例中，一个图框周期FP的时间长度可等于或大于复位及扫描周期RDSP的时间长度与空闲周期IP的时间长度之和。显示周期DP与复位及扫描周期RDSP以及空闲周期IP交叠。 [0110] 综上所述，本揭露的用于驱动主动矩阵像素阵列的方法可有效地逐图框地使主动矩阵像素阵列的所述每一像素电路的驱动晶体管(即，第二晶体管)的栅极端与源极端之间的电压复位，从而有效地减少或消除主动矩阵像素阵列的所述每一像素电路的驱动晶体管的滞后特性。因此，可有效地改善使用主动矩阵像素阵列的显示装置的图像保留现象。 [0111] 最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。 |
||||||
QQ群二维码
意见反馈
意见反馈