显示面板及显示装置 |
|||||||
| 申请号 | CN202410179046.8 | 申请日 | 2024-02-08 | 公开(公告)号 | CN117935738A | 公开(公告)日 | 2024-04-26 |
| 申请人 | 武汉华星光电半导体显示技术有限公司; | 发明人 | 王程; 叶亮; | ||||
| 摘要 | 本 申请 公开了一种 显示面板 及显示装置；该显示面板包括的 像素 驱动 电路 包括相连接的 开关 晶体管、驱动晶体管、补偿晶体管、第一复位晶体管及第一电容，第一复位晶体管的第一 电极 连接于第一复位 信号 线，第一电容的第一极板连接于第一复位信号线，第一电容的第二极板连接于第一高电位线；本申请通过在第一复位信号线和第一高电位线之间设置第一电容，通过利用第一高电位线的高电位提高第一复位信号线的抗耦合能 力 ，进而提高了第一复位信号线所传输的复位信号的 稳定性 ，避免了第一复位晶体管的输出端的 输出 电压 异常，保证了开关晶体管和第一复位晶体管之间的复位 节点 的电压被复位至参考电位，改善了显示面板显示异常的技术问题。 | ||||||
| 权利要求 | 1.一种显示面板，其特征在于，包括多个子像素单元，每一所述子像素单元内设有发光器件和与所述发光器件连接的像素驱动电路，所述像素驱动电路包括： |
||||||
| 说明书全文 | 显示面板及显示装置技术领域[0001] 本申请涉及显示技术领域，尤其涉及一种显示面板及显示装置。 背景技术[0002] OLED(Organic Light‑Emitting Diode，有机发光二极管)显示技术是一种新型显示技术，以其低功耗、高饱和度、快响应时间及宽视角等独特优势逐渐受到人们的关注，在面板显示技术领域占据一定地位。 [0003] 相关技术中，OLED显示面板的像素驱动电路通常包括开关晶体管、驱动晶体管、补偿晶体管及复位晶体管，开关晶体管的漏极和数据线连接，复位晶体管的漏极端和复位信号线连接，而数据线和复位信号线存在重叠区域，在数据线所输入的电压发生改变时，数据线和复位信号线之间的耦合电容使得复位信号线上电压信号发生变化，使得复位晶体管的源极端的输出电压发生变化，进而使得复位节点的电压未复位至参考电压，导致显示面板显示异常。发明内容 [0004] 本申请提供一种显示面板及显示装置，以改善现有显示面板显示异常的技术问题。 [0005] 为解决上述方案，本申请提供的技术方案如下： [0006] 本申请提供一种显示面板，其包括多个子像素单元，每一所述子像素单元内设有发光器件和与所述发光器件连接的像素驱动电路，所述像素驱动电路包括： [0008] 驱动晶体管，所述驱动晶体管的第一电极连接于所述第一节点，所述驱动晶体管的第二电极连接于第二节点，所述驱动晶体管的驱动栅极连接于第三节点； [0009] 补偿晶体管，所述补偿晶体管的第一电极连接于所述第三节点，所述补偿晶体管的第二电极连接于所述第二节点； [0010] 第一复位晶体管，所述第一复位晶体管的第一电极连接于第一复位信号线，所述第一复位晶体管的第二电极连接于所述第一节点；以及 [0011] 第一电容，所述第一电容的第一极板连接于所述第一复位信号线，所述第一电容的第二极板连接于第一高电位线。 [0012] 本申请还提出了一种显示装置，所述显示装置包括上述显示面板。 [0013] 有益效果：本申请通过在第一复位信号线和第一高电位线之间设置第一电容，通过利用第一高电位线的高电位提高第一复位信号线的抗耦合能力，进而提高了第一复位信号线所传输的复位信号的稳定性，避免了第一复位晶体管的输出端的输出电压异常，保证了开关晶体管和第一复位晶体管之间的复位节点的电压被复位至参考电位，改善了显示面板显示异常的技术问题。附图说明 [0014] 下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。 [0015] 图1为本申请显示面板的结构简图； [0016] 图2为本申请显示面板中像素驱动电路的等效电路图； [0017] 图3为本申请显示面板中膜层示意图； [0018] 图4为本申请显示面板中第一栅极层的膜层图； [0019] 图5为本申请显示面板中第一有源层的膜层图； [0020] 图6为本申请显示面板中第一栅极层和第一有源层的膜层叠层图； [0021] 图7为本申请显示面板中第二栅极层的膜层图； [0022] 图8为本申请显示面板中第一栅极层和第二栅极层的膜层叠层图； [0023] 图9为本申请显示面板中第二有源层的膜层图； [0024] 图10为本申请显示面板中第三栅极层的膜层图； [0025] 图11为本申请显示面板中第一有源层、第二有源层、第二栅极层及第三栅极层的膜层图； [0026] 图12为本申请显示面板中第一源漏极层的膜层图； [0027] 图13为本申请显示面板中第一栅极层、第三栅极层、第一有源层、第二有源层及第一源漏极层的膜层图； [0028] 图14为本申请显示面板中第二有源层、第二栅极层和第一源漏极层的膜层图； [0029] 图15为本申请显示面板中第一栅极层、第二栅极层、第三栅极层、第一有源层、第二有源层及第一源漏极层的膜层图； [0030] 图16为本申请显示面板中第二源漏极层的第一种膜层图； [0031] 图17为本申请显示面板中第一栅极层、第一源漏极层和第二源漏极层的第一种膜层叠加图； [0032] 图18为本申请像素驱动电路的第一种膜层叠加图； [0033] 图19为本申请显示面板不同子像素单元和不同数据线的连接图； [0034] 图20为本申请显示面板中第二源漏极层的第二种膜层图； [0035] 图21为本申请显示面板中第一栅极层、第一源漏极层和第二源漏极层的第二种膜层叠加图； [0036] 图22为本申请显示面板中第三源漏极层的膜层图； [0037] 图23为本申请显示面板中第二源漏极层和第三源漏极层的叠加的膜层图； [0038] 图24为本申请像素驱动电路的第四种膜层叠加图； [0039] 图25为本申请显示面板中第三源漏极层在多个子像素单元中的膜层图； [0040] 图26为本申请显示面板中第三复位信号线、第二复位信号线、第一复位信号线及第四复位信号线的连接关系图； 具体实施方式[0042] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。 [0044] 在本实施例中，请参阅图1，显示部200包括多个子像素行210，每一子像素行210包括多个子像素单元211，每一子像素单元211内均设有发光器件211b和与发光器件211b连接的像素驱动电路211a，栅极驱动电路300用于向像素驱动电路211a中的晶体管输入栅极控制信号。 [0045] 在本实施例中，像素驱动电路211a可以包括相连接的开关晶体管T2、驱动晶体管T1、补偿晶体管T3及第一复位晶体管T8。开关晶体管T2的第一电极连接于第一数据信号线Data1，开关晶体管T2的第二电极连接于第一节点A，驱动晶体管T1的第一电极连接于第一节点A，驱动晶体管T1的第二电极连接于第二节点B，驱动晶体管T1的驱动栅极T1G连接于第三节点Q，补偿晶体管T3的第一电极连接于第三节点Q，补偿晶体管T3的第二电极连接于第二节点B，补偿晶体管T3的补偿栅极T3G连接于第一扫描信号线Nscan1，所述第一复位晶体管T8的第一电极连接于第一复位信号线Vi3，所述第一复位晶体管的第二电极连接于所述第一节点A。 [0046] 在本实施例中，像素驱动电路211a还包括第一电容C1，第一电容C1的第一极板连接于第一复位信号线Vi3，第一电容C1的第二极板连接于第一高电位线VDD1。 [0047] 本申请通过在第一复位信号线Vi3和第一高电位线VDD1之间设置第一电容C1，通过利用第一高电位线VDD1的高电位提高第一复位信号线Vi3的抗耦合能力，进而提高了第一复位信号线Vi3所传输的复位信号的稳定性，第一复位晶体管Vi3的输出端的输出电压异常，保证了开关晶体管T2和第一复位晶体管T8之间的复位节点的电压被复位至参考电位，改善了显示面板显示异常的技术问题。 [0049] 现结合具体实施例对本申请的技术方案进行描述。 [0050] 请参阅图1，显示面板100包括显示区AA和与显示区AA相邻设置的非显示区NA，显示区AA内设有显示部200。可选地，非显示区NA围绕显示区AA，使显示区AA被非显示区NA所包围。显示区AA是显示面板100内用于发挥显示功能的区域，其内部设有多个实现其显示功能的子像素单元211。非显示区NA可以是显示面板100的边框区域，其内部可以设置有辅助显示区AA内的子像素单元211进行显示的功能组件。 [0051] 请参阅图1，显示区AA的下侧设置有绑定端子400，绑定端子400可以与外部电路连接，绑定端子400将外部电路输入的信号传输至数据走线，从而驱动显示面板100显示画面。例如，绑定端子400可以与芯片或者覆晶薄膜等绑定连接，用于为显示面板100提供电源及驱动信号等。 [0052] 在本实施例中，栅极驱动电路300设置于非显示区NA内，以及栅极驱动电路300可以设置于显示区AA的两侧；栅极驱动电路300可以包括级联的多个栅极驱动单元，多个栅极驱动单元可以沿第一方向X排列，栅极驱动单元的结构本申请不作具体限定。 [0053] 在本实施例中，显示区AA内可以阵列设置多个发光器件211b和驱动发光器件211b的像素驱动电路211a，像素驱动电路211a可以为7T1C、7T2C、8T2C、8T3C、8T4C等像素驱动电路211a，下面实施例中以8T3C像素驱动电路211a为例进行说明。 [0054] 请参阅图2，像素驱动电路211a可以包括开关晶体管T2、驱动晶体管T1、补偿晶体管T3、第三复位晶体管T4、第二复位晶体管T7、第一复位晶体管T8、第一发光晶体管T5、第二发光晶体管T6、第一电容C1、升压电容Cboost以及存储电容Cst，第一电容C1包括第一极板和第二极板，存储电容Cst包括第三极板Cst1和第四极板Cst2，升压电容Cboost包括第五极板和第六极板。 [0055] 请参阅图2，开关晶体管T2的第一电极连接于第一数据信号线Data1，开关晶体管T2的第二电极连接于第一节点A，开关晶体管T2的开关栅极T2G连接于第二扫描信号线Pscan1；驱动晶体管T1的第一电极连接于第一节点A，驱动晶体管T1的第二电极连接于第二节点B，驱动晶体管T1的驱动栅极T1G连接于第三节点Q；补偿晶体管T3的第一电极连接于第三节点Q，补偿晶体管T3的第二电极连接于第二节点B，补偿晶体管T3的补偿栅极T3G连接于第一扫描信号线Nscan1；第三复位晶体管T4的第一电极连接第三复位信号线Vi1，第三复位晶体管T4的第二电极连接于第三节点Q，第三复位晶体管T4的第三复位栅极T4G连接于第三扫描信号线Nscan2；第二复位晶体管T7的第一电极连接第二复位信号线Vi2，第二复位晶体管T7的第二电极连接于发光器件211b的阳极，第二复位晶体管T7的第二复位栅极T7G连接于第四扫描信号线Pscan2；第一复位晶体管T8的第一电极连接第一复位信号线Vi3，第一复位晶体管T8的第二电极连接于第一节点A，第一复位晶体管T8的第一复位栅极T8G连接于第四扫描信号线Pscan2；第一发光晶体管T5的第一电极连接于第一高电位线VDD1，第一发光晶体管T5的第二电极连接于第一节点A，第一发光晶体管T5的第一发光栅极T5G连接于发光信号线EM；第二发光晶体管T6的第一电极连接于第二节点B，第二发光晶体管T6的第二电极连接于发光器件211b的阳极，第二发光晶体管T6的第二发光栅极T6G连接于发光信号线EM；升压电容Cboost的第五极板连接于第三节点Q，升压电容Cboost的第六极板连接于第二扫描信号线Pscan1；存储电容Cst的第三极板Cst1连接于第三节点Q，存储电容Cst的第四极板Cst2连接于第一高电位线VDD1；第一电容C1的第一极板连接于第一复位信号线Vi3，第一电容C1的第二极板连接于第一高电位线VDD1；发光器件211b的阴极连接于第一低电位线VSS。 [0056] 需要说明的是，对于不同的子像素单元211中的开关晶体管T2，其所连接的数据信号线不同，本申请仅以其中一种为例进行说明。 [0057] 在本实施例中，第一高电位线VDD1用于向像素驱动电路211a提供恒压高电平，第一低电位线VSS用于像素驱动电路211a提供恒压低电平。 [0058] 在本实施例中，开关晶体管T2、驱动晶体管T1、第二复位晶体管T7、第一复位晶体管T8、第一发光晶体管T5、第二发光晶体管T6可以为P型晶体管或N型晶体管中的一种，补偿晶体管T3和第三复位晶体管T4可以为P型晶体管或N型晶体管中另的一种；本申请以开关晶体管T2、驱动晶体管T1、第二复位晶体管T7、第一复位晶体管T8、第一发光晶体管T5、第二发光晶体管T6为P型晶体管，补偿晶体管T3和第三复位晶体管T4为N型晶体管为例进行说明。 [0059] 在本实施例中，第一电容C1的电容值小于存储电容Cst的电容值，升压电容Cboost的电容值小于存储电容Cst的电容值。本实施例中存储电容Cst主要用于维持第三节点Q的电位的稳定，因此存储电容Cst的电容较大，例如存储电容Cst的电容值范围可以为45fF至55fF，升压电容Cboost和第一电容Cst的电容值范围可以为5fF至15fF。 [0060] 在本实施例中，第一电极可以为源极或漏极的一者，第二电极可以为源极或漏极的另一者。 [0061] 下面实施例中，第一方向X与第二方向Y的夹角大于0以及小于或等于90°，例如以第一方向X为横向，以第二方向Y为纵向。 [0062] 下面针对图2的结构，对本申请的像素驱动电路211a的膜层结构进行描述。 [0063] 请参阅图3，显示面板100的显示区AA和非显示区NA可以设有衬底基板110和设置在衬底基板110上的阵列驱动层120；在显示区AA内，显示面板100还可以设有设置于阵列驱动层120上的像素定义层(未示出)、与像素定义层同层设置的发光器件层(未示出)、设置于像素定义层上的封装层(未示出)。下面主要对显示区AA内的膜层结构进行描述。 [0064] 在本实施例中，衬底基板110支撑设置在衬底基板110上的各个层。当显示面板100是底发射发光显示装置或者双面发射发光显示装置时，使用透明衬底基板。当显示面板100是顶发射发光显示装置时，可使用半透明或不透明衬底基板以及透明衬底基板。 [0065] 在本实施例中，衬底基板110用于支撑设置在衬底基板110上的各个膜层，衬底基板110可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。衬底基板110可以是刚性衬底或者可被弯曲、折叠、卷曲等的柔性衬底。用于柔性衬底的柔性材料的示例包括聚酰亚胺(PI)，但不限于聚酰亚胺(PI)。 [0066] 在本实施例中，衬底基板110可以包括层叠设置的第一柔性基底111、第一阻挡层112、第二柔性基底113、以及第二阻挡层114，第一柔性基底111和第二柔性基底113可由相同材料如聚酰亚胺形成，第一阻挡层112和第二阻挡层114可由例如包括SiOx和SiNx中至少之一的无机材料形成。 [0067] 在本实施例中，第一柔性基底111通过将聚合材料涂布在支承基底(未示出)上然后使该聚合材料固化而形成，第二柔性基底113通过涂布与第一柔性基底111的材料相同的材料并且使该材料固化而形成，并且第二柔性基底113通过与形成第一柔性基底111的方法相同的方法形成。第一柔性基底111和第二柔性基底113中的每个可形成为具有约8μm至约12μm的厚度。此外，当衬底基板110由第一柔性基底111和第二柔性基底113形成时，在第一柔性基底111的制造期间形成的小孔、裂缝等由第二柔性基底113覆盖，从而可除去上述缺陷。 [0068] 请参阅图3，阵列驱动层120可以包括多个薄膜晶体管，薄膜晶体管可以为蚀刻阻挡型、背沟道蚀刻型，或者根据栅极与有源层的位置划分为底栅薄膜晶体管、顶栅薄膜晶体管等结构，或者根据薄膜晶体管的性能划分为N型薄膜晶体管、P型薄膜晶体管；其中，图3中的薄膜晶体管不代表图2中任一晶体管的结构图，仅为本申请显示面板100的各膜层的示意图。 [0069] 请参阅图3，阵列驱动层120可以包括设置于衬底基板110上的遮光层121、设置于遮光层121上的缓冲层122、设置于缓冲层122上的第一有源层123、设置于第一有源层123上的第一栅绝缘层124、设置于第一栅绝缘层124上的第一栅极层125、设置于第一栅极层125上的第二栅绝缘层126、设置于第二栅绝缘层126上的第二栅极层127、设置于第二栅极层127上的第三栅绝缘层128、设置于第三栅绝缘层128上的第二有源层129、设置于第二有源层129上的第四栅绝缘层130、设置于第四栅绝缘层130上的第三栅极层131、设置于第三栅极层131上的第一间绝缘层132、设置于第一间绝缘层132上的第一源漏极层133、设置于第一源漏极层133上的第二间绝缘层134、设置于第二间绝缘层134上的第二源漏极层135、设置于第二源漏极层135上的第三间绝缘层136、设置于第三间绝缘层136上的第三源漏极层 137及设置于第三源漏极层137上的平坦化层138。 [0070] 请参阅图3，遮光层121设置于第二阻挡层114上，遮光层121用于遮挡外部光线从底部进入薄膜晶体管内，遮光层121的材料可以由黑色的遮光材料构成，例如黑色遮光金属或者黑色有机材料等。 [0071] 请参阅图3，缓冲层122设置于遮光层121上，缓冲层122用于隔绝遮光层121和上层金属材料，缓冲层122的材料可包括氮元素、硅元素以及氧元素组成的化合物构成，例如单层的氧化硅膜层，或者氧化硅‑氮化硅的叠层结构。 [0072] 请参阅图3，第一有源层123设置于缓冲层122上，第二有源层129可以设置于第三栅绝缘层128上，第一有源层123和第二有源层129的材料可以为铟镓锌氧化物半导体、非晶硅或低温多晶硅，例如本申请中第一有源层123的材料可以为低温多晶硅，第二有源层129的材料可以为铟镓锌氧化物半导体。 [0073] 请参阅图3，第一栅绝缘层124、第二栅绝缘层126、第三栅绝缘层128、第四栅绝缘层130、第一间绝缘层132、第二间绝缘层134、第三间绝缘层136分别设置于对应的金属层或半导体层上，以不同层的金属层或半导体层分离设置；第一栅绝缘层124、第二栅绝缘层126、第一间绝缘层132、第三栅绝缘层128、第四栅绝缘层130、第二间绝缘层134、第三间绝缘层136的材料可以为氮氧硅组合的无机物或者具有平坦性的有机材料构成。 [0075] 请参阅图3，第一源漏极层133设置于第一间绝缘层132上，第二源漏极层135设置于第二间绝缘层134上，第三源漏极层137设置于第三间绝缘层136上，第一源漏极层133、第二源漏极层135、第三源漏极层137的材料可以为铜、钼、钼钛合金或者钛铝钛三层金属等。 [0076] 请参阅图3，平坦化层138整层铺设，以保证阵列驱动层120的膜层平整性，平坦化层138的材料可以为氮氧硅组合的无机物或者具有平坦性的有机材料构成。 [0077] 请参阅图4，第一栅极层125包括发光信号线EM、第三复位信号线Vi1、第一复位信号线Vi3、第四扫描信号线Pscan2，发光信号线EM、第三复位信号线Vi1、第一复位信号线Vi3、第四扫描信号线Pscan2均沿第一方向X延伸，且第一复位信号线Vi3、第四扫描信号线Pscan2、发光信号线EM及第三复位信号线Vi1沿第二方向Y间隔排列。 [0078] 请参阅图4，第一栅极层125还包括设置于发光信号线EM和第三复位信号线Vi1之间的开关栅极T2G和存储电容Cst的第三极板Cst1，开关栅极T2G和第三极板Cst1在第二方向Y上间隔排列，且第三极板Cst1靠近发光信号线EM，开关栅极T2G远离发光信号线EM设置。 [0079] 在本实施例中，发光信号线EM可以直接作为第一发光栅极T5G和第二发光栅极T6G，第四扫描信号线Pscan2可以直接作为第二复位栅极T7G和第一复位栅极T8G。 [0080] 请参阅图4，开关栅极T2G和第三极板Cst1的形状可以为长方形，且第三极板Cst1的四个顶角均可以进行倒角设置。 [0081] 请参阅图5，第一有源层123包括开关晶体管T2的开关有源部T2A、驱动晶体管T1的驱动有源部T1A、第二复位晶体管T7的第二复位有源部T7A、第一复位晶体管T8的第一复位有源部T8A、第一发光晶体管T5的第一发光有源部T5A、第二发光晶体管T6的第二发光有源部T6A。 [0082] 请参阅图5，开关有源部T2A、驱动有源部T1A、第二复位有源部T7A、第一发光有源部T5A、第二发光有源部T6A彼此连接，第一复位有源部T8A与其他有源部分离设置，开关有源部T2A、第二复位有源部T7A、第一复位有源部T8A、第一发光有源部T5A、第二发光有源部T6A均为长条状且沿第二方向Y延伸，驱动有源部T1A呈几字型且设置于第一发光有源部T5A和第二发光有源部T6A之间，开关有源部T2A的第一端、驱动有源部T1A的第一端、第一发光有源部T5A的第一端连接于第一连接点P1，驱动有源部T1A的第二端和第二发光有源部T6A的第一端连接于第二连接点P2，第二复位有源部T7A的第一端和第二发光有源部T6A的第二端连接于第三连接点P3。 [0083] 在本实施例中，第一连接点P1为第一节点A，第二连接点P2为第二节点B，第三节点Q为发光器件211b的阳极所在的点位。 [0084] 请参阅图6，发光信号线EM和第一发光有源部T5A部分重叠，且该重叠部分为第一发光有源部T5A的沟道；发光信号线EM和第二发光有源部T6A部分重叠，且该重叠部分为第二发光有源部T6A的沟道；开关栅极T2G和开关有源部T2A部分重叠，且该重叠部分为开关有源部T2A的沟道；第四扫描信号线Pscan2和第二复位有源部T7A部分重叠，且该重叠部分为第二复位有源部T7A的沟道；第四扫描信号线Pscan2和第一复位有源部T8A部分重叠，且该重叠部分为第一复位有源部T8A的沟道；驱动有源部T1A和第三极板Cst1部分重叠，且该重叠部分为驱动有源部T1A的沟道，本申请的第三极板Cst1复用为驱动晶体管T1的驱动栅极T1G。 [0085] 请参阅图7和图8，第二栅极层127包括沿第二方向Y设置的存储电容Cst的第四极板Cst2、补偿晶体管T3的第一遮光单元T3S、第三复位晶体管T4的第二遮光单元T4S，第四极板Cst2、第一遮光单元T3S及第二遮光单元T4S位于发光信号线EM和第三复位信号线Vi1之间，第三极板Cst1靠近发光信号线EM设置，第二遮光单元T4S靠近第三复位信号线Vi1设置，第一遮光单元T3S位于第二遮光单元T4S和第四极板Cst2之间。 [0086] 请参阅图7和图8，第四极板Cst2的面积大于第三极板Cst1的面积，以及第三极板Cst1在第四极板Cst2上的正投影位于第四极板Cst2内，第四极板Cst2上开设有第一通孔HL0，以暴露部分第三极板Cst1。 [0087] 请参阅图8，第一遮光单元T3S、第二遮光单元T4S及第四极板Cst2的形状可以为长方形，且三者的至少部分顶角可以进行倒角设置。 [0088] 请参阅图8，第二栅极层127还包括设置于第四极板Cst2两侧的第一电连接段311，两个第一电连接段311均沿第一方向X延伸，且在沿第一方向X设置的相邻两个子像素单元211中，两个子像素单元211中的第四极板Cst2通过第一电连接段311电连接；本实施例的第四极板Cst2连接于第一高电位线VDD1，而为了减小第四极板Cst2上的阻抗，本申请可以将沿第一方向X设置的子像素单元211中的第四极板Cst2彼此连接，并与上层的第一高电位线VDD1并联设置，降低第一高电位线VDD1和第四极板Cst2的阻抗。 [0089] 请参阅图9和图11，第二有源层129包括补偿晶体管T3的补偿有源部T3A和第三复位晶体管T4的第三复位有源部T4A，补偿有源部T3A和第三复位有源部T4A均沿第二方向Y延伸，补偿有源部T3A的第一端和第三复位有源部T4A的第一端连接于第四连接点P4，补偿有源部T3A的第二端向第二连接点P2延伸且与第二连接点P2分离设置，第三复位有源部T4A的第二端向第三复位信号线Vi1延伸且与第三复位信号线Vi1重叠。 [0090] 在本实施例中，第四连接点P4可以为第三节点Q。 [0091] 请参阅图9和图11，第二有源层129还包括与第四连接点P4连接的第一延伸段321和与第三复位有源部T4A的第二端连接的第二延伸段322；第一延伸段321沿第二方向Y延伸且向存储电容Cst所在位置延伸，第一延伸段321与存储电容Cst分离设置；第二延伸段322沿第一方向X延伸，第二延伸段322和第三复位信号线Vi1至少部分重叠。 [0092] 请参阅图10和图11，第三栅极层131包括补偿栅极T3G和第三复位晶体管T4的第三复位栅极T4G，补偿栅极T3G的面积小于第一遮光单元T3S的面积，补偿栅极T3G在第一遮光单元T3S上的正投影位于第一遮光单元T3S内，第三复位栅极T4G的面积小于第二遮光单元T4S的面积，第三复位栅极T4G在第二遮光单元T4S上的正投影位于第二遮光单元T4S内。 [0093] 请参阅图10和图11，第三复位栅极T4G和第三复位有源部T4A部分重叠，且该重叠部分为第三复位有源部T4A的沟道；补偿有源部T3A和补偿有源部T3A部分重叠，且该重叠部分为补偿有源部T3A的沟道。 [0094] 请参阅图10和图11，第三复位栅极T4G和补偿栅极T3G的形状均可以为长方形，第三复位栅极T4G和补偿栅极T3G的部分顶角可以进行倒角设置。 [0095] 请参阅图10和图11，第三栅极层131还包括与补偿栅极T3G连接的第一导电段331、及与第三复位栅极T4G连接的第二导电段332，第一导电段331沿第二方向Y且朝向远离补偿栅极T3G的一侧延伸，第二导电段332均沿第二方向Y且朝向远离第三复位栅极T4G的一侧延伸。 [0096] 请参阅图7和图11，第二栅极层127还包括和第一遮光单元T3S连接的第三导电段333、及与第二遮光单元T4S连接的第四导电段334。第三导电段333沿第二方向Y且朝向远离补偿栅极T3G的一侧延伸，第一导电段331的线宽可以小于或等于第三导电段333的线宽，以及第一导电段331在第三导电段333上的正投影可以位于第三导电段333内；第四导电段334可以先沿第二方向Y且朝向远离第三复位栅极T4G的一侧延伸，其次可以沿第一方向X且向远离补偿晶体管T3的一侧延伸，第二导电段332和第四导电段334远离第三复位栅极T4G的一端可以位于同一水平线上。 [0097] 请参阅图12，第一源漏极层133包括沿第二方向Y排列的第二复位信号线Vi2、第五扫描信号线Nscan3、第二高电位线VDD2、第二扫描信号线Pscan1、第一扫描信号线Nscan1、第三扫描信号线Nscan2，第二复位信号线Vi2、第五扫描信号线Nscan3、第二高电位线VDD2、第二扫描信号线Pscan1、第一扫描信号线Nscan1、第三扫描信号线Nscan2均可以沿第一方向X延伸。 [0098] 请参阅图12至图15，第二复位信号线Vi2设置于第一复位信号线Vi3和第一扫描信号线Nscan1之间，第五扫描信号线Nscan3和第四扫描信号线Pscan2部分重叠，第二高电位线VDD2设置于发光信号线EM和第一电连接段311之间，第二扫描信号线Pscan1、第一扫描信号线Nscan1及第三扫描信号线Nscan2设置于第一电连接段311和第三复位信号线Vi1之间，且第二扫描信号线Pscan1靠近第一电连接段311设置，第三扫描信号线Nscan2靠近第三复位信号线Vi1设置，第一扫描信号线Nscan1设于第二扫描信号线Pscan1和第三扫描信号线Nscan2之间。 [0099] 请参阅图12至图15，第一源漏极层133还包括设置于第二复位信号线Vi2和第一复位信号线Vi3之间的第二电连接段312，第二电连接段312的第一端穿过第一过孔HL1和第一复位信号线Vi3电连接，第二电连接段312的第二端穿过第二过孔HL2和第一复位有源部T8A的第一端电连接，第一复位信号线Vi3通过第二电连接段312将参考电压传输至第一复位晶体管T8。 [0100] 在本实施例中，第一过孔HL1贯穿第二栅绝缘层126、第三栅绝缘层128、第四栅绝缘层130、第一间绝缘层132，第二过孔HL2贯穿第一栅绝缘层124、第二栅绝缘层126、第三栅绝缘层128、第四栅绝缘层130、第一间绝缘层132。 [0101] 请参阅图12至图15，第一源漏极层133还包括设置于第二高电位线VDD2和第五扫描信号线Nscan3之间的第三延伸段323、第三电连接段313和第四电连接段314，第三延伸段323和第三电连接段313均沿第二方向Y延伸，第四电连接段314沿第一方向X延伸。 [0102] 在本实施例中，第三延伸段323的第一端和第二高电位线VDD2电连接，第三延伸段323的第二端向远离第二高电位线VDD2的一侧延伸，以及第三延伸段323和部分第一发光有源部T5A重叠，且第三延伸段323的第二端穿过第三过孔HL3和第一发光有源部T5A的第二端电连接；第三电连接段313的第一端穿过第四过孔HL4和第一复位有源部T8A的第二端电连接，第一有源层123还包括与第一发光有源部T5A链接的第四延伸段324，第四延伸段324沿第一方向X延伸，第三电连接段313的第二端穿过第五过孔HL5和第四延伸段324电连接，第一复位信号线Vi3通过第二电连接段312、第三电连接段313及第四延伸段324将参考电压传输至第一连接点P1，以对第一节点A的电位进行复位；第四电连接段314的一端穿过一过孔和第一有源层123中的第三连接点P3电连接，第四电连接段314的另一端穿过另一过孔和第二源漏极层135中的导电层电连接。 [0103] 在本实施例中，第三过孔HL3贯穿第一栅绝缘层124、第二栅绝缘层126、第三栅绝缘层128、第四栅绝缘层130、第一间绝缘层132，第四过孔HL4和第五过孔HL5均贯穿第一栅绝缘层124、第二栅绝缘层126、第三栅绝缘层128、第四栅绝缘层130、第一间绝缘层132。 [0104] 请参阅图12至图15，第一源漏极层133还包括设置于第二高电位线VDD2和第二扫描信号线Pscan1之间的第五电连接段315和第六电连接段316，第五电连接段315和第六电连接段316均沿第二方向Y延伸。 [0105] 在本实施例中，第五电连接段315的第一端穿过第六过孔HL6和第一延伸段321远离第二扫描信号线Pscan1的一端电连接，第五电连接段315的第二端延伸至存储电容Cst内，且穿过第七过孔HL7与存储电容Cst的第三极板Cst1电连接，在图14的结构中，第七过孔HL7穿过第四极板Cst2上的第一通孔HL0，第一通孔HL0的中心和第七过孔HL7的中心可以位于同一条垂直于显示面板100的出光面的直线上；第六电连接段316的第一端穿过第八过孔HL8和第一有源层123中的第二连接点P2电连接，第六电连接段316的第二端穿过第九过孔HL9和补偿有源部T3A中的第二端电连接。 [0106] 在本实施例中，第六过孔HL6和第九过孔HL9贯穿第四栅绝缘层130、第一间绝缘层132，第七过孔HL7和第八过孔HL8贯穿第一栅绝缘层124、第二栅绝缘层126、第三栅绝缘层 128、第四栅绝缘层130、第一间绝缘层132。 [0107] 请参阅图12至图15，第一源漏极层133还包括第五延伸段325，第五延伸段325的一端和第一扫描信号线Nscan1电连接，第五延伸段325沿第二方向Y且朝向远离第一扫描信号线Nscan1的一侧延伸；第五延伸段325远离第一扫描信号线Nscan1的一端穿过第十过孔HL10和第一导电段331电连接，第一扫描信号线Nscan1通过第五延伸段325和第一导电段331将扫描信号传输至补偿晶体管T3的补偿栅极T3G；同时，第二导电段332远离第三复位栅极T4G的一端和第三扫描信号线Nscan2重叠，且通过第十一过孔HL11和第三扫描信号线Nscan2电连接，第三扫描信号线Nscan2通过第二导电段332向第三复位晶体管T4的第三复位栅极T4G传输扫描信号。 [0108] 在本实施例中，第十过孔HL10和第十一过孔HL11均贯穿第一间绝缘层132。 [0109] 请参阅图12至图15，第三导电段333均与第一导电段331和第三导电段333重叠，且第三导电段333穿过第十二过孔HL12和第一扫描信号线Nscan1电连接，第一扫描信号线Nscan1通过第三导电段333将扫描信号传递至第一遮光单元T3S，即第一遮光单元T3S可以复用为补偿晶体管T3的底栅极，补偿栅极T3G为补偿晶体管T3的顶栅极，第一遮光单元T3S和补偿栅极T3G的设置可以增加补偿晶体管T3的导通速率，提高补偿晶体管T3的器件效应；第四导电段334和部分第三扫描信号线Nscan2重叠，且通过第十三通孔HL13和第三扫描信号线Nscan2电连接，第三扫描信号线Nscan2通过第四导电段334将扫描信号传递至第二遮光单元T4S，即第二遮光单元T4S可以复用为第三复位晶体管T4的底栅极，第三复位栅极T4G为第三复位晶体管T4的顶栅极，第二遮光单元T4S和第三复位栅极T4G的设置可以增加第三复位晶体管T4的导通速率，提高第三复位晶体管T4的器件效应。 [0110] 在本实施例中，第十二过孔HL12和第十三过孔HL13均贯穿第三栅绝缘层128、第四栅绝缘层130、第一间绝缘层132。 [0111] 需要说明的是，第三导电段333可以和第一扫描信号线Nscan1绝缘设置，第四导电段334可以和第三扫描信号线Nscan2绝缘设置。 [0112] 请参阅图12至图15，第五扫描信号线Nscan3可以穿过第十四过孔HL14和第四扫描信号线Pscan2并联，即第五扫描信号和第四扫描信号线Pscan2并联设置，减小了第五扫描信号线Nscan3和第四扫描信号线Pscan2的阻抗。 [0113] 在本实施例中，第十四过孔HL14贯穿第二栅绝缘层126、第三栅绝缘层128、第四栅绝缘层130、第一间绝缘层132。 [0114] 请参阅图12至图15，第一扫描信号线Nscan1和第三复位有源部T4A部分重叠，第二扫描信号线Pscan1和第一延伸段321部分重叠，以及第二扫描信号线Pscan1和补偿有源部T3A部分重叠，第三扫描信号线Nscan2和第三复位有源部T4A部分重叠，该四处重叠区域均为第二有源层129的材料和第一源漏极层133的材料的重叠，而第一源漏极层133和第二有源层129之间间隔第四栅绝缘层130和第一间绝缘层132，中间未设置第三栅极层131的材料，避免了第三栅极层131易与第一源漏极层133出现短路的技术问题。 [0115] 请参阅图12至图15，第二扫描信号线Pscan1和第一延伸段321重叠的部分为本申请的升压电容Cboost，升压电容Cboost的第五极板可以为第一延伸段321中与第二扫描信号线Pscan1重叠的部分，升压电容Cboost的第六极板可以为第二扫描信号线Pscan1中与第一延伸段321重叠的部分。 [0116] 请参阅图12至图15，第一源漏极层133还包括设置于第二复位信号线Vi2和第三扫描信号线Nscan2之间的第七电连接段317，第七电连接段317沿第二方向Y且朝向远离第二复位信号线Vi2的一侧延伸；第七电连接段317和第二延伸段322重叠设置，即相当于第三复位信号线Vi1和第二复位信号线Vi2之间形成电容，保证第三复位信号线Vi1和第二复位信号线Vi2上电压的稳定性。 [0117] 请参阅图16，第二源漏极层135包括第一数据信号线Data1、第二数据信号线Data2和第一高电位线VDD1，第二数据信号线Data2、第一数据信号线Data1和第一高电位线VDD1沿第一方向X排列且沿第二方向Y延伸，第一数据信号线Data1设置于第二数据信号线Data2和第一高电位线VDD1之间。 [0118] 请参阅图17至图19，第一源漏极层133包括设置于第一扫描信号线Nscan1和第二扫描信号线Pscan1之间的第八电连接段318，第八电连接段318的一端和开关有源部T2A的第二端电连接，第八电连接段318的另一端和第一数据信号线Data1电连接，第一数据信号线Data1通过第八电连接段318将数据信号传递至开关晶体管T2。 [0119] 在图19的结构中，本申请列举了6个子像素单元211，位于第一行的子像素单元211均连接于第一数据信号线Data1，位于第二行的子像素单元211均连接于第二数据信号线Data2，本申请图17和图18中所列举的子像素单元211为图19中的第一行的子像素单元211。 [0120] 在本实施例中，本申请每一像素驱动电路211a的结构均相同，即相当于开关晶体管T2的开关有源部T2A的输入端均设置在同一侧，若将第一数据信号线Data1和第二数据信号线Data2设置在像素驱动电路211a的两侧，例如当第一数据信号线Data1设置在像素驱动电路211a的左侧，第二数据信号线Data2设置在像素驱动电路211a的右侧时，则第一行的子像素单元211的开关有源部T2A的输入端和第一数据信号线Data1相邻设置，而第二行的子像素单元211的开关有源部T2A和第二数据信号线Data2的间距为一个子像素单元211的宽度，即需要一条横跨子像素单元211的连接线将第二数据信号线Data2和第二行的子像素单元211的开关有源部T2A电连接，该连接线与像素驱动电路211a中多个结构重叠，耦合电容增加，导致像素驱动电路211a稳定性变差；请参阅图19，本申请通过将两条数据信号线设置在像素驱动电路211a的同一侧，减小了数据信号线和子像素单元211中开关有源部T2A的连接距离，减小了像素驱动电路211a内部的耦合电容，提高了像素驱动电路211a的稳定性。 [0121] 请参阅图16至图18，第一高电位线VDD1包括第一子板341、第二子板342、第三子板343、第四子板344及第五子板345，第三子板343、第一子板341、第四子板344、第五子板345及第二子板342沿第二方向Y设置，第一子板341设置在第三子板343和第四子板344之间，第四子板344设置在第三子板343和第五子板345之间，第二子板342设置在第五子板345远离第四子板344的一侧；在第一方向X上，第一子板341的宽度小于第五子板345的宽度，第一子板341的宽度可以大于第四子板344的宽度，第四子板344的宽度可以大于或等于第三子板 343和第二子板342的宽度。 [0122] 在本实施例中，由于驱动栅极T1G的电位为第三节点Q的电位，第三节点Q的电位变化直接影响发光器件211b工作电流，因此本申请需要保证第三节点Q的电位的稳定性；本申请可以使驱动栅极T1G在第一高电位线VDD1上的正投影位于第一子板341内，即相当于利用第一子板341作为屏蔽层，维持第三节点Q电位的稳定性，因此本申请需要增加第一子板341的横向宽度，以使第一子板341将驱动栅极T1G全覆盖，而存储电容Cst的第三极板Cst1复用为驱动栅极T1G，即第三极板Cst1在第一高电位线VDD1上的正投影可以位于第一子板341内，因此本申请的第一子板341的宽度可以均大于第三子板343、第四子板344及第二子板342的宽度。 [0123] 在本实施例中，第五电连接段315和第一延伸段321均与驱动栅极T1G电连接，因此第五电连接段315和第一延伸段321上的电位的变化也会影响驱动栅极T1G的电位，因此本申请可以增加第四子板344的宽度，以将第五电连接段315和第一延伸段321全覆盖，因此本申请的第四子板344的横向宽度可以均大于第三子板343和第二子板342的横向宽度。 [0124] 请参阅图12、图17和图18，所述第二电连接段312可以作为所述第一极板的第一子部，所述第一子部的一端和所述第一复位信号线Vi3电连接，所述第一子部的另一端和所述第一复位晶体管T8的有源部连接，所述第一子部在所述第二源漏极层135上的正投影至少部分位于所述第一高电位线VDD1内，以及所述第二子板342可以作为所述第一电容C1的第二极板。 [0125] 本申请通过使所述第二电连接段312和部分所述第一高电位线VDD1重叠设置，第二电连接段312作为第一极板，第二子板342作为第二极板，第一极板和第二极板形成第一电容C1，第二极板上恒定的高电位提高第一复位信号线Vi3的抗耦合能力，进而提高了第一复位信号线Vi3所传输的复位信号的稳定性，避免了第一复位晶体管T8的输出端的输出电压异常，保证了开关晶体管T2和第一复位晶体管T8之间的复位节点的电压被复位至参考电位，改善了显示面板100显示异常的技术问题。 [0126] 请参阅图12、图17和图18，所述第二电连接段312可以呈直角三角形，第二电连接段312的两个锐角所在的位置分别为第一过孔HL1和第二过孔HL2所在的位置；现有技术中，第二电连接段312仅需沿第一过孔HL1至第二过孔HL2所在的直线段即可，而本申请通过将第二电连接段312的形状设置为直角三角形，第二电连接段312和部分所述第一复位信号线Vi3重叠设置，以及所述第二电连接段312和所述第二复位信号线Vi2分离设置，增加了第二电连接段312的纵向宽度和横向宽度，即相当于增加了第二电连接段312的面积，进而增加了第二电连接段312和第一高电位线VDD1的重叠面积，增加了第一电容C1的电容值，进一步提高了第一复位信号线Vi3所传输的复位信号的稳定性。 [0127] 本实施例中，为了避免第二电连接段312和第二复位信号线Vi2的干涉，第二复位信号线Vi2在与第二电连接段312对应的位置进行了下沉设计，即该区域的信号线向远离第一复位信号线Vi3一侧偏移；同时为了保证第五扫描信号线Nscan3和第二复位信号线Vi2之间的线距，第五扫描信号线Nscan3也进行了下沉设计。 [0128] 请参阅图12、图17和图18，所述第二复位信号线Vi2包括横向段Vi2a、倾斜段Vi2b及避让段Vi2c，所述避让段Vi2c的两端分别与一所述倾斜段Vi2b连接，所述倾斜段Vi2b远离所述避让段Vi2c的一端和所述横向段Vi2a连接，所述横向段Vi2a和所述第一复位信号线Vi3的间距小于所述避让段Vi2c和所述第二复位信号线Vi2的间距，所述避让段Vi2c与所述第一子部对位设置。即本申请避让段Vi2c相对第二复位信号线Vi2下沉的距离，可以根据横向段Vi2a和第一复位信号线Vi3之间的纵向间距进行设置，例如使第二电连接段312中第二过孔HL2和避让段Vi2c的纵向间距、和横向段Vi2a与第一复位信号线Vi3之间的纵向间距接近即可。 [0129] 请参阅图12、图17和图18，所述第一子部具有朝向第二复位信号线Vi2一侧的第一斜面M1，所述倾斜段Vi2b具有朝向所述第一子部的第二斜面M2，所述第一斜面M1和所述第二斜面M2平行。本申请通过使第二电连接段312的第一斜面M1和倾斜段Vi2b的第二斜面M2平行，使得第二电连接段312和倾斜段Vi2b之间的间距均相等，在第二复位信号线Vi2和第二电连接段312绝缘设置的情况下，实现了膜层结构的排布紧凑。 [0130] 请参阅图20和图21，与图16的结构相比，本申请可以通过增加第一高电位线VDD1中第二子板342的宽度，以使所述第二电连接段312在所述第一高电位线VDD1上的位于所述第二子板342内，第二子板342的横向宽度的增加，相当于增加了第二子板342和第二电连接段312的重叠面积，进而增加了第一电容C1的电容值，即提高第一复位信号线Vi3的抗耦合能力，进一步提高了第一复位信号线Vi3所传输的复位信号的稳定性。 [0131] 在本实施例中，第二子板342的横向宽度的增加，使得第二子板342更靠近第一数据信号线Data1，所述第一子板341与所述第一数据信号线Data1的间距大于所述第二子板342与所述第一数据信号线Data1的间距。 [0132] 请参阅图21，部分所述第一复位信号线Vi3复用为所述第一极板的第二子部Vi3a，所述第二子部Vi3a在所述第一源漏极层133上的正投影与所述第一子部不重叠，所述第二子部Vi3a在所述第二源漏极层135上的正投影位于所述第一高电位线VDD1内。所述第二子板342的横向宽度的增加，使得第二子板342与部分第一复位信号线Vi3重叠，该部分第一复位信号线Vi3可以作为所述第一极板的第二子板342，即相当于增加了第一极板的面积，进而提高第一极板和第二极板的相对面积，增加了第一电容C1的电容值，即提高第一复位信号线Vi3的抗耦合能力。 [0133] 需要说明的是，现有技术中，第一复位信号线Vi3和第一高电位线VDD1存在较小面积的交叠，二者之间的第一电容C1值可以为7.3fF，而数据线和第一复位信号线Vi3之间的第二电容值为0.68fF；以图16至图18中的第二源漏极层135为例，第一高电位线VDD1与第一复位信号线Vi3之间的第一电容C1值增加至18.5fF，数据线和第一复位信号线Vi3之间的第二电容值仍为0.68fF；因此，与现有技术相比，本申请第二电容值与第一电容C1值的商从9.3％减小至3.7％，提高第一复位信号线Vi3的抗耦合能力，进而提高了第一复位信号线Vi3所传输的复位信号的稳定性。 [0134] 请参阅图22和图24，第三源漏极层137可以包括沿第二方向Y延伸的第三高电位线VDD3，第三高电位线VDD3和第二高电位线VDD2电连接，第三高电位线VDD3的设置主要用于减小传输恒压高电平的导线的阻抗。 [0135] 需要说明的是，在图16至图22中，本申请的第一高电位线VDD1可以和第二高电位线VDD2电连接，其次第二高电位线VDD2和存储电容Cst的第四极板Cst2电连接，而位于同一行的第四极板Cst2通过第一电连接段311电连接；因此本申请用于传输恒压高电平的导线具有四层金属，分别为位于第二栅极层127中的第四极板Cst2和第一电连接段311，位于第一源漏极层133的第二高电位线VDD2，位于第二源漏极层135的第一高电位线VDD1，位于第三源漏极层137的第三高电位线VDD3，第四极板Cst2、第一电连接段311、第二高电位线VDD2均沿第一方向X延伸，第一高电位线VDD1和第三高电位线VDD3均沿第二方向Y延伸，因此本申请利用四层金属传输恒压高电平，以形成横纵交错呈网状的金属网，以减小导线的阻抗，从而减小恒压高电平在所传输导线上的损耗。 [0136] 请参阅图25，本申请的第三源漏极层137包括多个重复单元137a，每一个重复单元137a与沿第一方向X排列且相邻的三个子像素单元211对应，例如该三个子像素单元211分别为第一子像素单元212、第二子像素单元213和第三子像素单元214为例，每一重复单元 137a可以包括与第一子像素单元212对应的第1条第三高电位线VDD3、与第三子像素单元 214的第3条第三高电位线VDD3、与第二子像素单元213对应的第2条高电位线和第四复位信号线Vi4，第1条第三高电位线VDD3和第3条第三高电位线VDD3的结构可以相同，第2条第三高电位线VDD3和第3条第三高电位线VDD3的结构相异，且第2条第三高电位线VDD3的横向宽度小于第3条第三高电位线VDD3的横向宽度。 [0137] 请参阅图25，每一个重复单元137a内设有一条纵向的复位信号线和三条横向的复位信号线，本申请为了减小复位信号线的阻抗，纵向设置的复位信号线可以和三条横向的复位信号线中的一条电连接；例如图26中设置有3行重复单元137a，每行重复单元137a包括3个重复单元137a，每一个重复单元137a内设有1条第四复位信号线Vi4，第1个重复单元 137a内的第四复位信号线Vi4可以和每一行的第三复位信号线Vi1电连接，第2个重复单元 137a内的第四复位信号线Vi4可以和每一行的第二复位信号线Vi2电连接，第3个重复单元 137a内的第四复位信号线Vi4可以和每一行的第一复位信号线Vi3电连接，进而使每一条横向设置的复位信号线和第四复位信号线Vi4电连接形成横纵交错的金属网，减小了复位信号线的阻抗。 [0138] 需要说明的是，图25中第一子像素单元212、第二子像素单元213及第三子像素单元214仅代表对应的子像素单元211的像素驱动电路211a的位置，而子像素单元211中阳极的位置可以不在对应区域内；例如请参阅图27，本申请的第一子像素单元212中的像素驱动电路211a与第一阳极211b1电连接，第二子像素单元213中的像素驱动电路211a与第二阳极211b2电连接，第一阳极211b1和第二阳极211b2沿第二方向Y排列，第一阳极211b1和第二阳极211b2均横跨了第一子像素单元212和第二子像素单元213。 [0139] 需要说明的是，在图27中，第三源漏极层137还可以包括第九电连接段319和第十电连接段320，第九电连接段319设置于第四复位信号线Vi4和第2条第三高电位线VDD3之间，第十电连接段320设置于第1条第三高电位线VDD3和第3条第三高电位线VDD3的一侧，第十电连接段320与第四电连接段314对应；第二源漏极层135还可以包括第十一电连接段321，第二阳极211b2可以通过第二子像素单元213的第九电连接段319、十一电连接段321、第四电连接段314和第二子像素单元213的像素驱动电路211a中第一有源层123的第三连接点P3电连接电连接；同理，第一阳极211b1可以通过第一子像素单元212的第十电连接段 320、第十一电连接段321、第四电连接段314和第一子像素单元212的像素驱动电路211a中第一有源层123的第三连接点P3电连接电连接；同理，第三子像素单元314中阳极的连接方式与第一阳极211b1的连接方式相同。 [0141] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。 [0142] 以上对本申请实施例所提供的一种显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。 |
||||||
QQ群二维码
意见反馈
意见反馈