驱动芯片及电子设备 |
|||||||
| 申请号 | CN202211312649.8 | 申请日 | 2022-10-25 | 公开(公告)号 | CN117935707A | 公开(公告)日 | 2024-04-26 |
| 申请人 | 华为技术有限公司; | 发明人 | 闵言灿; | ||||
| 摘要 | 本 申请 实施例 提供一种驱动芯片及 电子 设备，涉及显示技术领域，用于解决图像数据 存储器 阵列深度适配性差的问题。驱动芯片包括：图像数据存储器(graphic random access memory，GRAM)，图像数据存储器包括多个存储阵列，存储阵列的阵列深度不等于2n,n为正整数；地址映射器，与图像数据存储器的地址端口耦接，用于对多个存储阵列的地址进行映射，使多个存储阵列的地址连续。本申请实施例中的图像数据存储器的阵列深度可以任意定制，存储阵列的容量可以任意定制，且不会存在地址空洞的问题。 | ||||||
| 权利要求 | 1.一种驱动芯片，其特征在于，包括： |
||||||
| 说明书全文 | 驱动芯片及电子设备技术领域[0001] 本申请涉及显示技术领域，尤其涉及一种驱动芯片及电子设备。 背景技术[0002] 随着显示技术的发展，具有显示功能的电子设备已经成为人们日常生活中不可或缺的电子工具。 [0003] 电子设备内部的驱动芯片中通常集成有图像数据存储器(graphic random access memory，GRAM)，GRAM用于存放电子设备的图像数据和图像算法数据。但当前GRAM的n阵列深度只能为2，GRAM阵列深度的适配性比较局限，难以满足不同需求。 发明内容 [0004] 本申请实施例提供一种驱动芯片及电子设备，用于解决图像数据存储器阵列深度适配性差的问题。 [0005] 为达到上述目的，本申请采用如下技术方案： [0006] 本申请实施例的第一方面，提供一种驱动芯片(driver integrated circuit,DIC)，驱动芯片可以应用于电子设备中。驱动芯片包括：图像数据存储器(graphic random access memory，GRAM)，图像数据存储器包括多个存储阵列(bank)和缓冲器(buffer)，缓冲n器与储阵列耦接，存储阵列的阵列深度(depth)不等于2 ,n为正整数。地址映射器与图像数据存储器的地址端口耦接，用于对多个存储阵列的地址进行映射，使多个存储阵列间地址连续。 [0007] 在图像数据存储器中存储阵列的阵列深度不是2n的情况下，多个存储阵列的地址会出现不连续的情况。但是通过增加地址映射器，将多个存储阵列的不连续的地址映射为连续的地址，即可解决多个存储阵列间地址空洞的问题。因此，本申请实施例提供的驱动芯片中，在保证多个存储阵列间地址连续的前提下，图像数据存储器的阵列深度可以是任意n n深度，不再受限于2 ，解决了图像数据存储器的阵列深度满足2的问题，以满足不同需求。另外，地址映射器的只需简单组合逻辑即可实现，实现难度低、占用面积小，易于在驱动芯片中集成。 [0008] 在一种可能的实现方式中，多个存储阵列中至少两个存储阵列的容量不相等。本n申请实施例的图像数据存储器中，每个存储阵列的阵列深度不受2限制，因此，存储阵列的n 容量也不受2的限制，可以基于驱动芯片的需求，灵活设置每个存储阵列的容量，以优化图像数据存储器中存储阵列的数量，减小图像数据存储器的面积、减少成本。 [0009] 在一种可能的实现方式中，存储阵列的阵列宽度(width)不等于2nbit。本申请实施例的驱动芯片中，地址映射器可将多个存储阵列的不连续的地址映射为连续的地址。因此，本申请实施例提供的驱动芯片中，在保证多个存储阵列间地址连续的前提下，图像数据n存储器的阵列宽度可以是任意阵列宽度，不再受限于2bit，解决了图像数据存储器的阵列n 宽度必须是2bit的问题，可以满足不同需求。 [0010] 在一种可能的实现方式中，存储阵列的阵列深度为6400。阵列深度可直接限定为所需的阵列深度，简化结构。 [0011] 在一种可能的实现方式中，存储阵列的阵列宽度为96bit或者192bit。阵列宽度可直接限定为所需的阵列宽度，简化结构。 [0012] 在一种可能的实现方式中，地址映射器位于图像数据存储器外部。这样一来，可以优化图像数据存储器的尺寸。 [0014] 在一种可能的实现方式中，数据图像存储器还包括控制器，控制器与多个缓冲器耦接。 [0015] 在一种可能的实现方式中，驱动芯片包括多个图像数据存储器，多个图像数据存储器中至少两个图像数据存储器的容量不相等。本申请实施例提供一种阵列宽度和阵列深度可以任意定制的图像数据存储器，因此，驱动芯片中包括的多个图像数据存储器的容量可以是任意所需的容量，以满足不同需求。 [0016] 在一种可能的实现方式中，图像数据存储器为条状，多个存储阵列沿图像存储器的长度方向排布。这是一种可能的实现方式。 [0020] 图1B为本申请实施例提供的一种电子设备的内部布局示意图； [0021] 图2A为本申请实施例示意的一种图像数据存储器的结构示意图； [0022] 图2B为本申请实施例示意的另一种图像数据存储器的结构示意图； [0023] 图3为本申请实施例提供的一种图像数据存储器的结构示意图； [0024] 图4为本申请实施例提供的一种存储阵列的内部排布示意图； [0025] 图5为本申请实施例提供的一种地址映射过程示意图； [0026] 图6为本申请实施例提供的另一种电子设备的内部布局示意图； [0027] 图7为本申请实施例提供的又一种电子设备的内部布局示意图。 具体实施方式[0028] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。 [0029] 以下，术语“第二”、“第一”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第二”、“第一”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。 [0030] 此外，本申请实施例中，“上”、“下”、“左”、“右”等方位术语可以包括但不限于相对附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语可以是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件附图所放置的方位的变化而相应地发生变化。 [0031] 在本申请实施例中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，术语“相耦接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。术语“接触”可以是直接接触，也可以是通过中间媒介间接的接触。 [0032] 本申请实施例中，“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。 [0033] 本申请实施例提供一种的电子设备。该电子设备例如为消费性电子产品、家居式电子产品、车载式电子产品、金融终信号端产品等。其中，消费性电子产品如为手机(mobile phone)、平板电脑(pad)、笔记本电脑、电子阅读器、个人计算机(personal computer，PC)、个人数字助理(personal digital assistant，PDA)、桌面显示器、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终信号端设备、增强现实(augmented reality，AR)终信号端设备、无人机等。家居式电子产品如为智能门锁、电视、遥控器、冰箱、充电家用小型电器(例如豆浆机、扫地机器人)等。车载式电子产品如为车载导航仪、车载高密度数字视频光盘(digital video disc，DVD)等。金融终信号端产品如为自动取款机(automated teller machine，ATM)机、自助办理业务的终信号端等。 [0034] 以下为了方便说明，以电子设备为手机为例进行举例说明。如图1A所示，电子设备1主要包括盖板11、显示面板12、中框13以及后壳14。后壳14和显示面板12分别位于中框13的两侧，且中框13和显示面板12设置于后壳14内，盖板11设置在显示面板12远离中框13的一侧，显示面板12的显示面朝向盖板11。 [0035] 上述显示面板12可以是液晶显示面板(liquid crystal display，LCD)，在此情况下，液晶显示面板包括液晶显示面板和背光模组，液晶显示面板设置在盖板11和背光模组之间，背光模组用于为液晶显示面板提供光源。上述显示面板12也可以为有机发光二极管(organic light emitting diode，OLED)显示面板。由于OLED显示面板为自发光显示面板，因而无需设置背光模组。 [0036] 上述中框13包括承载板131以及绕承载板131一周的边框132。上述电子设备1还可以包括印刷电路板(printed circuit boards，PCB)、电池、摄像头等电子元器件，印刷电路板、电池、摄像头等电子元器件可以设置在承载板131上。 [0037] 如图1B所示，显示面板12包括有效显示区(active area，AA)A和位于该有效显示区A周边的周边区B。 [0038] 在一些实施例中，显示面板12的有效显示区A作为电子设备1的显示区，显示面板12的周边区B作为电子设备1的非显示区。 [0039] 如图1B所示，显示面板12的有效显示区A包括多个亚像素(sub pixel)P。为了方便说明，本申请中上述多个亚像素P是以矩阵形式排列为例进行的说明。此时，沿水平方向排列成一排的亚像素P称为同一行亚像素，沿竖直方向排列成一排的亚像素P称为同一列亚像素。 [0040] 电子设备1包括位于显示面板12周边区B的栅极驱动电路和源极驱动电路，栅极驱动电路用于为亚像素P提供栅极驱动信号，源极驱动电路用于为亚像素P提供源极驱动信号。 [0041] 在一些实施例中，以显示面板12为OLED显示面板为例，显示面板12包括显示屏，显示屏包括衬底和设置在衬底上的OLED元件，OLED元件用于在栅极驱动电路和源极驱动电路的驱动下自发光。 [0042] 示例的，栅极驱动电路例如可以采用阵列基板行驱动(gate on array，GOA)技术集成在衬底上。栅极驱动电路包括多个级联的移位寄存器(shift register，SR)。 [0043] 栅极驱动电路可以包括一个或者多个，示例的，如图1B所示，电子设备1包括两个栅极驱动电路，两个栅极驱动电路沿水平方向设置在有效显示区A的两侧。为了便于示意，下文中以电子设备1包括一个栅极驱动电路为例进行示意。 [0044] 源极驱动电路例如可以集成在驱动芯片(driver integrated circuit,DIC)中,示例的，驱动芯片DIC为裸芯片(die),驱动芯片DIC直接贴合在衬底上。 [0045] 示例的，驱动芯片DIC通过柔性电路板(flexible printed circuit，FPC)与电子设备1的PCB耦接。 [0046] 在一些实施例中，如图1B所示，驱动芯片包括图像数据存储器(graphic random access memory，GRAM)，图像数据存储器GRAM用于存放电子设备的图像数据和图像算法数据。 [0047] 示例的，图像数据存储器GRAM为大容量的静态随机存取存储器(static random access memory，SRAM)。 [0048] 例如，图像数据存储器GRAM的容量大致为40Mbit‑60Mbit，图像数据存储器GRAM的面积占整个驱动芯片DIC面积的20％‑30％。 [0049] 由于驱动芯片DIC是以裸芯片的形式贴合在衬底上，因此，显示屏的制备厂为了减少成本，要求驱动芯片DIC的制备厂制备的驱动芯片DIC的引脚(pin)与显示屏的引脚兼容。这就间接要求驱动芯片DIC制备厂制备的驱动芯片DIC的形状、尺寸基本一致。 [0050] 由于驱动芯片DIC需要向显示屏中的每列亚像素P提供数据信号，需要的数据信号(source)输出通道比较多。示例的，驱动芯片DIC需要2560个输出通道。因此，驱动芯片DIC通常设计为细长的条状。示例的，驱动芯片DIC的形状为长方形，长度为33mm，宽度为1.5mm。 [0051] 为了与驱动芯片DIC的形状匹配，通常情况下，图像数据存储器GRAM的形状也需要设计为细长形状。 [0052] 由于图像数据存储器GRAM的容量较大，且需要设计为细长形状，在一些技术中，如图2A所示，图像数据存储器GRAM包括多个存储阵列(bank)。多个存储阵列分别为存储阵列BL1、存储阵列BL2、……、存储阵列BLn‑1、存储阵列BLn。 [0053] 每个存储阵列BL的阵列深度相等，每个存储阵列BL的容量均为2n,n为正整数。这样一来，多个存储阵列BL拼接后，可构成一个地址连续的大容量图像数据存储器GRAM。 [0054] 如果存储阵列BL的容量不是2n，则会导致多个存储阵列BL之间地址不连续，从而出现空洞。 [0055] 但是，一方面，由于每个存储阵列BL的容量都要求2n对齐，因此图像数据存储器n nGRAM的阵列深度必须为2，阵列宽度必需也是2 bit。这会直接影响图像数据存储器GRAM的设计灵活性。比如显示器自动化视觉检测及缺陷矫正(demura)算法希望图像数据存储器n GRAM的阵列宽度是96bit，但2bit中n没有合适的取值能够等于96。因此，上述方案则无法满足需求，适应性较差。 [0056] 另一方面，每个存储阵列BL的容量可选择范围非常受限，每次跨越都是容量翻倍，容易造成容量的浪费。 [0057] 再一方面，在每个工艺下，图像数据存储器GRAM使用的最小位单元的形状和面积是固定的，最终导致每个图像数据存储器GRAM中每个存储阵列BL的形状和大小可选空间受限，最终影响成本。 [0058] 为了解决图像数据存储器GRAM适应性差的问题，在一些技术中，如图2B所示，图像数据存储器GRAM耦接有阵列宽度转换器。 [0059] 阵列宽度转换器的作用是改变图像数据存储器GRAM的阵列宽度，使得图像数据存储器GRAM的阵列宽度转换为算法所需要的阵列宽度。 [0060] 示例的，demura算法的原始需求是需要一个容量为13.8Mbit左右，阵列宽度为96bit的SRAM，基于图2B所示的技术方案，图像数据存储器GRAM可以设计为是一个单颗容量为13.8Mbit、阵列宽度为128bit的SRAM。或者，图像数据存储器GRAM可以设计为是两颗容量为6.9Mbit、阵列宽度为64bit的SRAM。或者，图像数据存储器GRAM可以设计为是两颗容量为 6.9Mbit、阵列宽度为128bit的SRAM。 [0061] 若是设计单颗容量为13.8Mbit、阵列宽度为96bit的图像数据存储器GRAM，基于整个驱动芯片DIC布局的限制，可选的方案如下：总共27个存储阵列BL，每个存储阵列BL的阵9 列宽度为128bit，每个存储阵列BL的容量为512Kbit(2Kbit)。这样一来，最终形成的图像数据存储器GRAM的总容量可以达到27*512＝13.824Mbit。然后通过阵列宽度转换器，将阵列宽度从128bit转换为96bit。 [0062] 上述方案虽然可以满足算法的阵列宽度要求，也满足图像数据存储器GRAM的总容量要求，但是所需的存储阵列BL的数量较多，导致图像数据存储器GRAM的总面积较大，且会造成阵列宽度浪费。 [0063] 基于此，为了实现图像数据存储器GRAM的总面积小，且满足不同的阵列宽度需求，本申请实施例提供一种新的驱动芯片。 [0064] 如图3所示，驱动芯片DIC包括图像数据存储器GRAM和地址映射器。 [0065] 图像数据存储器GRAM包括多个存储阵列BL，图3中以多个存储阵列BL分别为存储阵列BL1、存储阵列BL2、……、存储阵列BLn‑1、存储阵列BLn为例进行示意。 [0066] 当然，图像数据存储器GRAM在包括存储阵列BL的基础上，还可以包括译码器、驱动器、时序控制器、缓冲器等。或者理解为，存储阵列BL为能够实现存储的部件，图像数据存储器GRAM中还包括电路器件，以控制向存储阵列BL中写入数据或者读取存储阵列BL中的数据。 [0067] 示例的，如图3所示，图像数据存储器GRAM为条状，多个存储阵列BL沿图像数据存储器GRAM的长度方向排布。 [0068] 如图4所示，存储阵列BL包括行和列，存储阵列BL的行数为阵列深度(depth)，行由地址(address)指定。存储阵列BL的列数为阵列宽度(width),读出或写入的值为数据n n(data)。存储阵列BL的大小等于阵列深度*阵列宽度。图4以存储阵列BL为2 *2为例进行示意。 [0069] 在一些实施例中，本申请实施例的图像数据存储器GRAM所包括的存储阵列BL的阵n n列深度不等于2 ,n为正整数。也就是说，存储阵列BL的阵列深度不受2的约束，可以直接为实际所需的阵列深度。 [0070] 在一些实施例中，本申请实施例的图像数据存储器GRAM所包括的存储阵列BL的阵n n列宽度不等于2bit。也就是说，存储阵列BL的阵列宽度不受2 bit的约束，可以直接为实际所需的阵列宽度。 [0071] 在一些实施例中，如图3所示，图像数据存储器GRAM还包括多个缓冲器(buffer，BUF)。多个缓冲器BUF和多个存储阵列BL对应耦接，每个存储阵列BL对应耦接有缓冲器BUF。缓冲器BUF用于对与其耦接的存储阵列BL的输出信号进行预先缓冲，以提升存储阵列BL的驱动能力。 [0072] 本申请实施例对缓冲器BUF的结构不做限定，相关技术中应用于图像数据存储器GRAM中的缓冲器BUF均适用于本申请。 [0073] 示例的，如图3所示，沿图像数据存储器GRAM的长度方向多个存储阵列BL和多个缓冲器BUF交替排布。 [0074] 在一些实施例中，如图3所示，图像数据存储器GRAM还包括控制器(ctrl)。控制器CL与多个缓冲器BUF耦接，控制器CL用于控制存储阵列BL的读写。 [0075] 示例的，控制器CL设置在图像数据存储器GRAM的靠近输入输出端口的一端。 [0076] 地址映射器与图像数据存储器GRAM的地址端口耦接，用于对多个存储阵列BL的地址进行映射，使多个存储阵列BL间地址连续。 [0077] 示例的，如图5所示，存储阵列BL的阵列宽度为4bit，存储阵列BL的地址为22。例如，存储阵列BL1的地址为0、1、2、3，存储阵列BL2的地址为4、5、6、7。当图像数据存储器GRAM访问存储阵列BL1的地址0、1、2时，图像数据存储器GRAM可以访问。当图像数据存储器GRAM访问存储阵列BL1的地址3时，地址3为空，无法访问。地址映射器对存储阵列BL2的地址进行映射，将存储阵列BL2的地址由原先的4、5、6、7，映射为3、4、5、6。图像数据存储器GRAM访问地址3时，开始访问存储阵列BL2的地址3。这样一来，从整体上来看，图像数据存储器GRAM的地址是连续的。 [0078] 示例的，设计单颗容量为13.8Mbit、阵列宽度为96bit的图像数据存储器GRAM，基于整个驱动芯片DIC布局的限制，可选的方案如下：总共23个存储阵列BL，每个存储阵列BLn的阵列宽度为96bit，存储阵列BL的阵列深度不受2的限制，存储阵列的深度为6400。每个存储阵列BL的容量为(6400*96bit)/1024＝600Kbit。这样一来，最终形成的图像数据存储器GRAM的总容量可以达到23*600＝13.8Mbit。图像数据存储器GRAM的阵列宽度直接为 96bit，通过地址映射器解决存储阵列BL之间地址空洞的问题。与相关技术中阵列宽度为 128bit相比，本申请实施例中的图像数据存储器GRAM中存储阵列BL的数量可以减少4个。 [0079] 因此，在图像数据存储器GRAM中存储阵列BL的阵列深度不是2n的情况下，多个存储阵列BL的地址会出现不连续的情况。但是通过增加地址映射器，将多个存储阵列BL的不连续的地址映射为连续的地址，即可解决多个存储阵列BL间地址空洞的问题。因此，本申请实施例提供的驱动芯片DIC中，在保证多个存储阵列BL间地址连续的前提下，图像数据存储n器GRAM的阵列深度及阵列宽度可以是任意阵列深度及阵列宽度，不再受限于2 ，解决了图n 像数据存储器GRAM的阵列深度及阵列宽度必须满足2的问题，可以满足不同需求。另外，地址映射器的只需简单组合逻辑即可实现，实现难度低、占用面积小，易于在驱动芯片DIC中集成。 [0080] 由于本申请实施例中存储阵列BL的阵列深度和阵列宽度不受2n的限制，因此，存储阵列BL的容量可以基于需求灵活定制。 [0081] 在一些实施例中，多个存储阵列BL的容量相等。 [0082] 这样一来，可以简化存储阵列BL的设计。 [0083] 在另一些实施例中，多个存储阵列BL中至少两个存储阵列BL的容量不相等。 [0084] 示例的，每个存储阵列BL的容量均不相等。 [0085] 或者，示例的，多个存储阵列BL中部分存储阵列BL的容量相等，部分存储阵列BL的容量不相等。 [0086] 本申请实施例的图像数据存储器GRAM中，每个存储阵列BL的容量不受2n的限制，可以基于驱动芯片DIC的需求，灵活设置每个存储阵列BL的容量，以优化图像数据存储器GRAM中存储阵列BL的数量，减小图像数据存储器GRAM的面积、减少成本。 [0087] 由于本申请实施例中存储阵列BL的阵列宽度不受2nbit的限制，因此，存储阵列BL的容量可以基于需求灵活定制。那么，基于存储阵列BL的容量，灵活设置存储阵列BL的尺寸n(size),存储阵列BL的尺寸不再受限于2。 [0088] 由于存储阵列BL由多个位单元(bit cell)构成，存储阵列BL的容量不同，存储阵列BL所需的位单元的数量不同，那么，存储阵列BL的立体形状也不同。因此，存储阵列BL的尺寸，可以理解为是存储阵列BL立体边的尺寸。 [0089] 在一些实施例中，多个存储阵列BL的尺寸相等。 [0090] 例如，多个存储阵列BL的容量相等，多个存储阵列BL的尺寸也相等。 [0091] 在另一些实施例中，多个存储阵列BL中至少两个存储阵列BL的尺寸不相等。 [0092] 示例的，每个存储阵列BL的尺寸均不相等。 [0093] 或者，示例的，多个存储阵列BL中部分存储阵列BL的尺寸相等，部分存储阵列BL的尺寸不相等。 [0094] 存储阵列BL多条立体边中的一条的尺寸不同，则属于本申请实施例中的存储阵列BL的尺寸不相等。 [0095] 本申请实施例的图像数据存储器GRAM中，每个存储阵列BL的尺寸不受2n的限制，可以基于驱动芯片DIC的需求，灵活设置每个存储阵列BL包括的位单元的数量，可节省成本。 [0096] 在一些实施例中，如图3所示，地址映射器位于图像数据存储器GRAM的外部。 [0097] 这样一来，可以优化图像数据存储器GRAM的尺寸。 [0098] 在另一些实施例中，地址映射器集成于图像数据存储器GRAM的内部。 [0099] 这样一来，可以简化图像数据存储器GRAM与地址映射器的连接方式。 [0100] 在一些实施例中，存储阵列BL的阵列宽度为96bit。 [0101] 在另一些实施例中，存储阵列BL的阵列宽度为192bit。 [0102] 在一些实施例中，如图6所示，驱动芯片DIC包括多个图像数据存储器GRAM。 [0103] 示例的，多个图像数据存储器GRAM的容量相等。 [0104] 或者，示例的，多个图像数据存储器GRAM中至少两个图像数据存储器GRAM的容量不相等。 [0105] 例如，多个图像数据存储器GRAM中每个图像数据存储器GRAM的容量不相等。 [0106] 或者，例如，多个图像数据存储器GRAM中部分图像数据存储器GRAM的容量相等，部分图像数据存储器GRAM的容量不相等。 [0107] 由于本申请实施例中图像数据存储器GRAM的阵列宽度和容量可以任意定制，因此，驱动芯片DIC包括多个图像数据存储器GRAM的情况下，多个图像数据存储器GRAM的容量可以任意定制。 [0108] 在一些实施例中，多个图像数据存储器GRAM的阵列宽度均不等于2nbit。 [0109] 在另一些实施例中，多个图像数据存储器GRAM中部分图像数据存储器GRAM的阵列n n宽度不等于2bit，部分图像数据存储器GRAM的阵列宽度等于2bit。 [0110] 示例的，多个图像数据存储器GRAM的阵列宽度相等，多个图像数据存储器GRAM的n阵列宽度均不等于2bit。 [0111] 或者示例的，多个图像数据存储器GRAM中至少两个图像数据存储器GRAM的阵列宽度不相等。 [0112] 例如，多个图像数据存储器GRAM中至少两个图像数据存储器GRAM的阵列宽度不相n等，且该至少两个图像数据存储器GRAM的阵列宽度均不等于2bit。 [0113] 或者，例如，多个图像数据存储器GRAM中至少两个图像数据存储器GRAM的阵列宽度不相等，且该至少两个图像数据存储器GRAM中部分图像数据存储器GRAM的阵列宽度不等n n于2bit，部分图像数据存储器GRAM的阵列宽度等于2bit。 [0114] 本申请实施例提供一种阵列宽度可以任意定制的图像数据存储器GRAM，因此，驱n动芯片DIC中包括的多个图像数据存储器GRAM的阵列宽度可以等于2 bit，也可以不等于n 2bit，以满足不同需求。 [0115] 在一些实施例中，如图7所示，驱动芯片DIC还包括电源管理器(power management unit，PMU)，电源管理器PMU用于对接收到的电源信号进行转换处理(例如升压降压处理)。 [0116] 在一些实施例中，如图7所示，驱动芯片DIC还包括时序控制器TCON，时序控制器TCON用于为电子设备提供时序信号。 [0117] 以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。 |
||||||
QQ群二维码
意见反馈
意见反馈