一种放大电路、驱动电路、显示面板以及显示装置 |
|||||||
申请号 | CN202211312578.1 | 申请日 | 2022-10-25 | 公开(公告)号 | CN117935706A | 公开(公告)日 | 2024-04-26 |
申请人 | 摩星半导体(广东)有限公司; | 发明人 | 李政勋; 王建国; | ||||
摘要 | 本 申请 实施例 提供一种放大 电路 、驱动电路、 显示面板 以及显示装置,其中,该放大电路包括: 放大器 ,所述放大器的正向输入端用于输入 信号 ;输出通道,包括:第一 开关 ,所述第一开关的第一端连接所述放大器的输出端,所述第一开关的第二端连接所述放大器的反向输入端;第二开关,所述第二开关的第一端连接所述第一开关的第二端;其中,所述第一开关和所述第二开关为中压元件构成的开关。通过上述方式,能够在保证电路性能的前提下减小电路的设计面积,降低成本。 | ||||||
权利要求 | 1.一种放大电路,其特征在于,所述放大电路包括: |
||||||
说明书全文 | 一种放大电路、驱动电路、显示面板以及显示装置技术领域[0001] 本申请涉及显示技术领域,具体涉及一种放大电路、驱动电路、显示面板以及显示装置。 背景技术[0002] 随着显示技术的发展,高分辨率(High Resolution)和高帧率(High Frame‑rate)逐渐成为了人们的目标。为了提高显示产品的分辨率和帧率,就需要提高驱动电路的驱动 能力,用180nm或者150nm的制程来实现会有速度的限制,所以现在倾向于使用90nm、40nm、 28nm的制程。90nm、40nm、28nm的制程成本相对较高,并不是很好的选择。 [0003] 针对上述问题,现在越来越多的将中压元件应用于驱动电路中。发明内容 [0004] 本申请实施例提供一种放大电路、驱动电路、显示面板以及显示装置,用意改善/解决相关技术中元件尺寸较大导致电路设计面积较大从而引起的成本较高的问题。 [0005] 本申请提供一种放大电路,该放大电路包括:放大器,放大器的正向输入端用于输入信号;输出通道,包括:第一开关,第一开关的第一端连接放大器的输出端,第一开关的第 二端连接放大器的反向输入端;第二开关,第二开关的第一端连接第一开关的第二端;其 中,第一开关和第二开关为中压元件构成的开关。 [0006] 在一些实施例中,第一开关和第二开关为由NMOS晶体管和PMOS晶体管构成的CMOS传输门,NMOS晶体管和PMOS晶体管为中压元件。 [0007] 在一些实施例中,输出通道还包括:第三开关,第三开关的第一端连接放大器的反向输入端,第三开关的第二端连接第一开关的第二端。 [0008] 在一些实施例中,第三开关为由NMOS晶体管和PMOS晶体管构成的CMOS传输门,NMOS晶体管和PMOS晶体管为中压元件。 [0009] 在一些实施例中,输出通道还包括:第四开关,第四开关的第一端连接第一开关的第二端,第四开关的第二端接地。 [0010] 本申请还提供一种驱动电路,其特征在于,驱动电路包括:第一放大器,第一放大器的正向输入端用于输入信号;第一输出通道,第一输出通道的第一端连接第一放大器,第 一输出通道的第二端连接第一输出端;第二输出通道,第二输出通道的第一端连接第一放 大器,第二输出通道的第二端连接第二输出端;第二放大器,第二放大器的正向输入端用于 输入信号;第三输出通道,第三输出通道的第一端连接第二放大器,第三输出通道的第二端 连接第二输出端;第四输出通道,第四输出通道的第一端连接第二放大器,第四输出通道的 第二端连接第一输出端;其中,输出通道包括:第一开关,第一开关的第一端连接相对应的 放大器的输出端,第一开关的第二端连接相对应的放大器的反向输入端;第二开关,第二开 关的第一端连接第一开关的第二端,第二开关的第二端作为输出通道的第二端;其中,第一 开关和第二开关为中压元件构成的开关。 [0011] 在一些实施例中,第一开关和第二开关为由NMOS晶体管和PMOS晶体管构成的CMOS传输门,NMOS晶体管和PMOS晶体管为中压元件。 [0012] 在一些实施例中,输出通道还包括:第三开关,第三开关的第一端连接相对应的放大器的反向输入端,第三开关的第二端连接第一开关的第二端。 [0013] 在一些实施例中,第三开关为由NMOS晶体管和PMOS晶体管构成的CMOS传输门,NMOS晶体管和PMOS晶体管为中压元件。 [0014] 在一些实施例中,输出通道还包括:第四开关,第四开关的第一端连接第一开关的第二端,第四开关的第二端接地。 [0015] 在一些实施例中,驱动电路被配置为:第一输出通道中的第一开关导通、第二开关导通、第三开关导通、第四开关截止;第二输出通道中的第一开关截止、第二开关截止、第三 开关截止、第四开关导通;第三输出通道中的第一开关导通、第二开关导通、第三开关导通、 第四开关截止;第四输出通道中的第一开关截止、第二开关截止、第三开关截止、第四开关 导通。 [0016] 在一些实施例中,驱动电路被配置为:第一输出通道中的第一开关截止、第二开关截止、第三开关截止、第四开关导通;第二输出通道中的第一开关导通、第二开关导通、第三 开关导通、第四开关截止;第三输出通道中的第一开关截止、第二开关截止、第三开关截止、 第四开关导通;第四输出通道中的第一开关导通、第二开关导通、第三开关导通、第四开关 截止。 [0017] 在一些实施例中,驱动电路被配置为:第一输出通道中的第一开关截止、第二开关导通、第三开关截止、第四开关导通;第二输出通道中的第一开关截止、第二开关导通、第三 开关截止、第四开关导通;第三输出通道中的第一开关截止、第二开关导通、第三开关截止、 第四开关导通;第四输出通道中的第一开关截止、第二开关导通、第三开关截止、第四开关 导通。 [0018] 本申请还提供一种显示面板,该显示面板包括如上述的驱动电路。 [0019] 本申请还提供一种显示装置,该显示装置包括如上述的显示面板。 [0020] 本申请实施例提供的放大电路包括:放大器,放大器的正向输入端用于输入信号;输出通道,包括:第一开关,第一开关的第一端连接放大器的输出端,第一开关的第二端连 接放大器的反向输入端;第二开关,第二开关的第一端连接第一开关的第二端;其中,第一 开关和第二开关为中压元件构成的开关。通过上述方式,本实施例采用中放大电路输出级 的两级开关采用中压元件构成,以满足显示装置高分辨率高帧率的要求,同时为了满足中 压元件的工作电压和导通电阻的要求,将负反馈的节点放在第一开关和第二开关之间,这 样使得第一开关包含在了放大器的反馈内部。通过这样的方式,第一开关的电阻对整个电 路系统的特性影响大大降低,因此可以将第一开关的尺寸减小从而使得整个电路的设计面 积减小,节约了电路占用成本,也使得整个电路的性能不受影响。 附图说明 [0021] 为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于 本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附 图。 [0022] 图1是本申请提供的放大电路第一实施例的结构示意图; [0023] 图2是本申请提供的放大电路第二实施例的结构示意图; [0024] 图3是本申请提供的放大电路第三实施例的结构示意图; [0025] 图4a为放大电路的第一等效电路图; [0026] 图4b为放大电路的第二等效电路图; [0027] 图5是本申请提供的驱动电路第一实施例的结构示意图; [0028] 图6是本申请提供的驱动电路第二实施例的结构示意图; [0029] 图7是本申请提供的驱动电路第三实施例的结构示意图; [0030] 图8是本申请提供的显示面板一实施例的结构示意图; [0031] 图9是本申请提供的显示装置一实施例的结构示意图。 具体实施方式[0032] 下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于 本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施 例,都属于本申请保护的范围。 [0033] 在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作, 因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解 为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、 “第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多 个”的含义是两个或两个以上,除非另有明确具体的限定。 [0034] “A和/或B”,包括以下三种组合:仅A,仅B,及A和B的组合。 [0035] 本申请中“适用于”或“被配置为”的使用意味着开放和包容性的语言,其不排除适用于或被配置为执行额外任务或步骤的设备。另外,“基于”的使用意味着开放和包容性,因 为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外 条件或超出所述的值。 [0036] 在本申请中,“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任 何技术人员能够实现和使用本申请,给出了以下描述。在以下描述中,为了解释的目的而列 出了细节。应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况 下也可以实现本申请。在其它实例中,不会对公知的结构和过程进行详细阐述,以避免不必 要的细节使本申请的描述变得晦涩。因此,本申请并非旨在限于所示的实施例,而是与符合 本申请所公开的原理和特征的最广范围相一致。 [0037] 参阅图1,图1是本申请提供的放大电路第一实施例的结构示意图,该放大电路100包括放大器10和输出通道20,该输出通道20包括第一开关SW1和第二开关SW2。 [0038] 其中,第一开关SW1的第一端连接放大器10的输出端,第一开关SW1的第二端连接放大器10的反向输入端IN‑;第二开关SW2的第一端连接第一开关SW1的第二端。可以理解 地,在第一开关SW1和第二开关SW2之间的节点与放大器10的反向输入端IN‑之间形成负反 馈。 [0039] 其中,放大器10具有用以接收模拟电压的正向输入端IN+、反向输入端IN‑与输出端OUT,放大器10可采用电压跟随器(voltagefollower),也可采用具有高增益值的任一放 大器(例如运算放大器,operational amplifier)。 [0040] 其中,第一开关SW1和第二开关SW2为中压元件构成的开关。 [0041] 参阅图2,图2是本申请提供的放大电路第二实施例的结构示意图,该放大电路100包括放大器10和输出通道20,该输出通道20包括第一开关SW1、二开关SW2和第三开关SW3。 [0042] 其中,第一开关SW1的第一端连接放大器10的输出端,第一开关SW1的第二端连接放大器10的反向输入端IN‑;第二开关SW2的第一端连接第一开关SW1的第二端。可以理解 地,在第一开关SW1和第二开关SW2之间的节点与放大器10的反向输入端IN‑之间形成负反 馈;第三开关SW3的第一端连接放大器10的反向输入端IN‑,第三开关SW3的第二端连接第一 开关SW1的第二端。 [0043] 其中,放大器10具有用以接收模拟电压的正向输入端IN+、反向输入端IN‑与输出端OUT,放大器10可采用电压跟随器(voltagefollower),也可采用具有高增益值的任一放 大器(例如运算放大器,operational amplifier)。 [0044] 其中,第一开关SW1、第二开关SW2和第三开关SW3为中压元件构成的开关。 [0045] 参阅图3,图3是本申请提供的放大电路第三实施例的结构示意图,该放大电路100包括放大器10和输出通道20,该输出通道20包括第一开关SW1、二开关SW2、第三开关SW3和 第四开关SW4。 [0046] 其中,第一开关SW1的第一端连接放大器10的输出端,第一开关SW1的第二端连接放大器10的反向输入端IN‑;第二开关SW2的第一端连接第一开关SW1的第二端。可以理解 地,在第一开关SW1和第二开关SW2之间的节点与放大器10的反向输入端IN‑之间形成负反 馈;第三开关SW3的第一端连接放大器10的反向输入端IN‑,第三开关SW3的第二端连接第一 开关SW1的第二端;第四开关SW4的第一端连接第一开关SW1的第二端,第四开关SW4的第二 端接地GND。 [0047] 其中,放大器10具有用以接收模拟电压的正向输入端IN+、反向输入端IN‑与输出端OUT,放大器10可采用电压跟随器(voltagefollower),也可采用具有高增益值的任一放 大器(例如运算放大器,operational amplifier)。 [0048] 其中,第一开关SW1、第二开关SW2和第三开关SW3为中压元件构成的开关;第四开关SW4可以为中压元件构成的开关,也可以采用其他开关,这里不作限制。 [0049] 具体地,中压元件区别于传统的高压元件,中压元件的工作电压范围一般为6V以下,高压元件的工作电压范围可以达到12V。一般来说,利用中压元件作为输出级开关,为了 不脱离中压元件的工作电压,会采用两个晶体管组合形成一个CMOS传输门的方式。例如采 用一个NMOS晶体管和一个PMOS晶体管组合形成,其中的NMOS晶体管和PMOS晶体管都为中压 元件。然后,这种结构会导致晶体管的导通电阻变大,在电路设计时,为了减少晶体管的导 通电阻,会增大晶体管的宽度来降低其导通电阻。因此,会增加电路的设计面积,导致成本 的上升。 [0050] 在上述图1‑图3的实施例中,由于放大器10的负反馈的节点均在第一开关SW1和第二开关SW2之间,相当于将第一开关SW1设置在了放大器10的反馈当中,下面通过图4a和图 4b进行原理分析,其中,图4a为放大电路的第一等效电路图(对应传统方式),图4b为放大电 路的第二等效电路图(对应上述图1‑图3的实施例)。其中V1为放大器正向输入端IN+的电 压,V2为放大器反向输入端IN‑的电压,ro为放大器的等效电阻,Av为放大器的增益,R1为第 一开关SW1的电阻,R2为第二开关SW2的电阻,RL为被驱动的面板的等效电阻,CL为被驱动的 面板的等效电容。 [0051] 如图4a所示,该等效电路的RC时间常数计算如下: [0052] [0053] 当Av比较大时: [0054] RC时间常数1≈(R1+R2+RL)×CL; [0055] 如图4b所示,该等效电路的RC时间常数计算如下: [0056] [0057] 当Av比较大时: [0058] RC时间常数2≈(R2+RL)×CL; [0059] RC时间常数反应了RC电路的过渡过程时间的长短,或者说电路经过多长时间的暂态过程才能变为稳态。具体是指:RC电路中电容的电压减小到原来的1/e需要的时间。通过 上述比较可以知道,当将第一开关SW1作为放大器反馈内部的开关时,第一开关SW1的电阻 的变化对整个系统的RC时间常数的影响是非常小的,在放大器增益Av足够大时,第一开关 SW1的电阻的变化对整个系统的RC时间常数的影响可以说是忽略不计的。在这种情况下,就 可以减小第一开关SW1的宽度,从而减小整个放大电路的面积,即使这样,也不会明显影响 整个放大电路的特征(RC时间常数)。 [0060] 本实施例提供的放大电路包括:放大器,放大器的正向输入端用于输入信号;输出通道,包括:第一开关,第一开关的第一端连接放大器的输出端,第一开关的第二端连接放 大器的反向输入端;第二开关,第二开关的第一端连接第一开关的第二端;其中,第一开关 和第二开关为中压元件构成的开关。通过上述方式,本实施例采用中放大电路输出级的两 级开关采用中压元件构成,以满足显示装置高分辨率高帧率的要求,同时为了满足中压元 件的工作电压和导通电阻的要求,将负反馈的节点放在第一开关和第二开关之间,这样使 得第一开关包含在了放大器的反馈内部。通过这样的方式,第一开关的电阻对整个电路系 统的特性影响大大降低,因此可以将第一开关的尺寸减小从而使得整个电路的设计面积减 小,节约了电路占用成本,也使得整个电路的性能不受影响。 [0061] 参阅图5,图5是本申请提供的驱动电路第一实施例的结构示意图,该驱动电路500包括第一放大器51以及连接第一放大器51的第一输出通道61和第二输出通道62、第二放大 器52以及连接第二放大器52的第三输出通道63和第四输出通道64。 [0062] 其中,第一放大器51的正向输入端IN+用于输入信号;第一输出通道61的第一端连接第一放大器51,第一输出通道61的第二端连接第一输出端OUTPUT_N;第二输出通道62的 第一端连接第一放大器51,第二输出通道62的第二端连接第二输出端OUTPUT_N+1。 [0063] 其中,第二放大器52的正向输入端IN+用于输入信号;第三输出通道63的第一端连接第二放大器52,第三输出通道63的第二端连接第二输出端OUTPUT_N+1;第四输出通道64 的第一端连接第二放大器52,第四输出通道64的第二端连接第一输出端OUTPUT_N。 [0064] 其中,上述的第一输出通道61、第二输出通道62、第三输出通道63和第四输出通道64均包括第一开关SW1和第二开关SW2,具体地,第一开关SW1的第一端连接相对应的放大器 的输出端OUT,第一开关SW1的第二端连接相对应的放大器的反向输入端IN‑;第二开关SW2 的第一端连接第一开关SW1的第二端,第二开关SW2的第二端作为输出通道的第二端。 [0065] 可以理解地,本实施例中的第一输出端OUTPUT_N和第二输出端OUTPUT_N+1分别作为面板列信号(数据信号data)的两路输出。 [0066] 具体地: [0067] 在第一输出通道61中,第一开关SW1的第一端连接第一放大器51的输出端OUT,第一开关SW1的第二端连接第一放大器51的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第一输出端OUTPUT_N。 [0068] 在第二输出通道62中,第一开关SW1的第一端连接第一放大器51的输出端OUT,第一开关SW1的第二端连接第一放大器51的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第二输出端OUTPUT_N+1。 [0069] 在第三输出通道63中,第一开关SW1的第一端连接第二放大器52的输出端OUT,第一开关SW1的第二端连接第二放大器52的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第二输出端OUTPUT_N+1。 [0070] 在第四输出通道64中,第一开关SW1的第一端连接第二放大器52的输出端OUT,第一开关SW1的第二端连接第二放大器52的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第一输出端OUTPUT_N。 [0071] 在上述四个输出通道中,第一开关SW1和第二开关SW2为中压元件构成的开关。比如,可以是由PMOS晶体管和NMOS晶体管组合形成的CMOS传输门,其中的PMOS晶体管和NMOS 晶体管为半压元件。 [0072] 在本实施例中,驱动电路500的工作原理如下: [0073] 在第一工作阶段:第一输出通道61中的第一开关SW1导通、第二开关SW2导通;第二输出通道62中的第一开关SW1截止、第二开关SW2截止;第三输出通道63中的第一开关SW1导 通、第二开关SW2导通;第四输出通道64中的第一开关SW1截止、第二开关SW2截止。 [0074] 在第二工作阶段:第一输出通道61中的第一开关SW1截止、第二开关SW2截止;第二输出通道62中的第一开关SW1导通、第二开关SW2导通;第三输出通道63中的第一开关SW1截 止、第二开关SW2截止;第四输出通道64中的第一开关SW1导通、第二开关SW2导通。 [0075] 参阅图6,图6是本申请提供的驱动电路第二实施例的结构示意图,该驱动电路500包括第一放大器51以及连接第一放大器51的第一输出通道61和第二输出通道62、第二放大 器52以及连接第二放大器52的第三输出通道63和第四输出通道64。 [0076] 其中,第一放大器51的正向输入端IN+用于输入信号;第一输出通道61的第一端连接第一放大器51,第一输出通道61的第二端连接第一输出端OUTPUT_N;第二输出通道62的 第一端连接第一放大器51,第二输出通道62的第二端连接第二输出端OUTPUT_N+1。 [0077] 其中,第二放大器52的正向输入端IN+用于输入信号;第三输出通道63的第一端连接第二放大器52,第三输出通道63的第二端连接第二输出端OUTPUT_N+1;第四输出通道64 的第一端连接第二放大器52,第四输出通道64的第二端连接第一输出端OUTPUT_N。 [0078] 其中,上述的第一输出通道61、第二输出通道62、第三输出通道63和第四输出通道64均包括第一开关SW1、第二开关SW2和第三开关SW3,具体地,第一开关SW1的第一端连接相 对应的放大器的输出端OUT,第一开关SW1的第二端连接相对应的放大器的反向输入端IN‑; 第二开关SW2的第一端连接第一开关SW1的第二端,第二开关SW2的第二端作为输出通道的 第二端;第三开关SW3的第一端连接相对应的放大器的反向输入端IN‑,第三开关SW3的第二 端连接第一开关SW1的第二端。 [0079] 具体地: [0080] 在第一输出通道61中,第一开关SW1的第一端连接第一放大器51的输出端OUT,第一开关SW1的第二端连接第一放大器51的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第一输出端OUTPUT_N;第三开关SW3的第一端 连接第一放大器51的反向输入端IN‑,第三开关SW3的第二端连接第一开关SW1的第二端。 [0081] 在第二输出通道62中,第一开关SW1的第一端连接第一放大器51的输出端OUT,第一开关SW1的第二端连接第一放大器51的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第二输出端OUTPUT_N+1;第三开关SW3的第一 端连接第一放大器51的反向输入端IN‑,第三开关SW3的第二端连接第一开关SW1的第二端。 [0082] 在第三输出通道63中,第一开关SW1的第一端连接第二放大器52的输出端OUT,第一开关SW1的第二端连接第二放大器52的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第二输出端OUTPUT_N+1;第三开关SW3的第一 端连接第二放大器52的反向输入端IN‑,第三开关SW3的第二端连接第一开关SW1的第二端。 [0083] 在第四输出通道64中,第一开关SW1的第一端连接第二放大器52的输出端OUT,第一开关SW1的第二端连接第二放大器52的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第一输出端OUTPUT_N;第三开关SW3的第一端 连接第二放大器52的反向输入端IN‑,第三开关SW3的第二端连接第一开关SW1的第二端。 [0084] 在上述四个输出通道中,第一开关SW1、第二开关SW2和第三开关SW3为中压元件构成的开关。比如,可以是由PMOS晶体管和NMOS晶体管组合形成的CMOS传输门,其中的PMOS晶 体管和NMOS晶体管为半压元件。 [0085] 在本实施例中,驱动电路500的工作原理如下: [0086] 在第一工作阶段:第一输出通道61中的第一开关SW1导通、第二开关SW2导通、第三开关SW3导通;第二输出通道62中的第一开关SW1截止、第二开关SW2截止、第三开关SW3截 止;第三输出通道63中的第一开关SW1导通、第二开关SW2导通、第三开关SW3导通;第四输出 通道64中的第一开关SW1截止、第二开关SW2截止、第三开关SW3截止。 [0087] 在第二工作阶段:第一输出通道61中的第一开关SW1截止、第二开关SW2截止、第三开关SW3截止;第二输出通道62中的第一开关SW1导通、第二开关SW2导通、第三开关SW3导 通;第三输出通道63中的第一开关SW1截止、第二开关SW2截止、第三开关SW3截止;第四输出 通道64中的第一开关SW1导通、第二开关SW2导通、第三开关SW3导通。 [0088] 参阅图7,图7是本申请提供的驱动电路第三实施例的结构示意图,该驱动电路500包括第一放大器51以及连接第一放大器51的第一输出通道61和第二输出通道62、第二放大 器52以及连接第二放大器52的第三输出通道63和第四输出通道64。 [0089] 其中,第一放大器51的正向输入端IN+用于输入信号;第一输出通道61的第一端连接第一放大器51,第一输出通道61的第二端连接第一输出端OUTPUT_N;第二输出通道62的 第一端连接第一放大器51,第二输出通道62的第二端连接第二输出端OUTPUT_N+1。 [0090] 其中,第二放大器52的正向输入端IN+用于输入信号;第三输出通道63的第一端连接第二放大器52,第三输出通道63的第二端连接第二输出端OUTPUT_N+1;第四输出通道64 的第一端连接第二放大器52,第四输出通道64的第二端连接第一输出端OUTPUT_N。 [0091] 其中,上述的第一输出通道61、第二输出通道62、第三输出通道63和第四输出通道64均包括第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4,具体地,第一开关SW1的 第一端连接相对应的放大器的输出端OUT,第一开关SW1的第二端连接相对应的放大器的反 向输入端IN‑;第二开关SW2的第一端连接第一开关SW1的第二端,第二开关SW2的第二端作 为输出通道的第二端;第三开关SW3的第一端连接相对应的放大器的反向输入端IN‑,第三 开关SW3的第二端连接第一开关SW1的第二端;第四开关SW4的第一端连接第一开关SW1的第 二端,第四开关SW4的第二端接地GND。 [0092] 具体地: [0093] 在第一输出通道61中,第一开关SW1的第一端连接第一放大器51的输出端OUT,第一开关SW1的第二端连接第一放大器51的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第一输出端OUTPUT_N;第三开关SW3的第一端 连接第一放大器51的反向输入端IN‑,第三开关SW3的第二端连接第一开关SW1的第二端;第 四开关SW4的第一端连接第一开关SW1的第二端,第四开关SW4的第二端接地GND。 [0094] 在第二输出通道62中,第一开关SW1的第一端连接第一放大器51的输出端OUT,第一开关SW1的第二端连接第一放大器51的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第二输出端OUTPUT_N+1;第三开关SW3的第一 端连接第一放大器51的反向输入端IN‑,第三开关SW3的第二端连接第一开关SW1的第二端; 第四开关SW4的第一端连接第一开关SW1的第二端,第四开关SW4的第二端接地GND。 [0095] 在第三输出通道63中,第一开关SW1的第一端连接第二放大器52的输出端OUT,第一开关SW1的第二端连接第二放大器52的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第二输出端OUTPUT_N+1;第三开关SW3的第一 端连接第二放大器52的反向输入端IN‑,第三开关SW3的第二端连接第一开关SW1的第二端; 第四开关SW4的第一端连接第一开关SW1的第二端,第四开关SW4的第二端接地GND。 [0096] 在第四输出通道64中,第一开关SW1的第一端连接第二放大器52的输出端OUT,第一开关SW1的第二端连接第二放大器52的反向输入端IN‑;第二开关SW2的第一端连接第一 开关SW1的第二端,第二开关SW2的第二端连接第一输出端OUTPUT_N;第三开关SW3的第一端 连接第二放大器52的反向输入端IN‑,第三开关SW3的第二端连接第一开关SW1的第二端;第 四开关SW4的第一端连接第一开关SW1的第二端,第四开关SW4的第二端接地GND。 [0097] 在上述四个输出通道中,第一开关SW1、第二开关SW2和第三开关SW3为中压元件构成的开关。比如,可以是由PMOS晶体管和NMOS晶体管组合形成的CMOS传输门,其中的PMOS晶 体管和NMOS晶体管为半压元件。 [0098] 在本实施例中,驱动电路500的工作原理如下: [0099] 在第一工作阶段:第一输出通道61中的第一开关SW1导通、第二开关SW2导通、第三开关SW3导通;第二输出通道62中的第一开关SW1截止、第二开关SW2截止、第三开关SW3截 止;第三输出通道63中的第一开关SW1导通、第二开关SW2导通、第三开关SW3导通;第四输出 通道64中的第一开关SW1截止、第二开关SW2截止、第三开关SW3截止。 [0100] 在第二工作阶段:第一输出通道61中的第一开关SW1截止、第二开关SW2导通、第三开关SW3截止、第四开关SW4导通;第二输出通道62中的第一开关SW1截止、第二开关SW2导 通、第三开关SW3截止、第四开关SW4导通;第三输出通道63中的第一开关SW1截止、第二开关 SW2导通、第三开关SW3截止、第四开关SW4导通;第四输出通道64中的第一开关SW1截止、第 二开关SW2导通、第三开关SW3截止、第四开关SW4导通。 [0101] 在第三工作阶段:第一输出通道61中的第一开关SW1截止、第二开关SW2截止、第三开关SW3截止;第二输出通道62中的第一开关SW1导通、第二开关SW2导通、第三开关SW3导 通;第三输出通道63中的第一开关SW1截止、第二开关SW2截止、第三开关SW3截止;第四输出 通道64中的第一开关SW1导通、第二开关SW2导通、第三开关SW3导通。 [0102] 第四工作阶段:第一输出通道61中的第一开关SW1截止、第二开关SW2导通、第三开关SW3截止、第四开关SW4导通;第二输出通道62中的第一开关SW1截止、第二开关SW2导通、 第三开关SW3截止、第四开关SW4导通;第三输出通道63中的第一开关SW1截止、第二开关SW2 导通、第三开关SW3截止、第四开关SW4导通;第四输出通道64中的第一开关SW1截止、第二开 关SW2导通、第三开关SW3截止、第四开关SW4导通。 [0103] 不同于上述图5和图6的实施例,本实施例增加的第二工作阶段和第四工作阶段,通过导通第二开关SW2和第四开关SW4,实现电荷共享(Charge sharing)。 [0104] 本申请实施例提供的驱动电路,输出级的两级开关采用中压元件构成,以满足显示装置高分辨率高帧率的要求,同时为了满足中压元件的工作电压和导通电阻的要求,将 负反馈的节点放在第一开关和第二开关之间,这样使得第一开关包含在了放大器的反馈内 部。通过这样的方式,第一开关的电阻对整个电路系统的特性影响大大降低,因此可以将第 一开关的尺寸减小从而使得整个电路的设计面积减小,节约了电路占用成本,也使得整个 电路的性能不受影响。 [0106] 参阅图8,图8是本申请提供的显示面板一实施例的结构示意图,该显示面板800包括驱动电路500。 [0107] 具体地,在一实施例中,该显示面板800为液晶显示面板,其一般包括阵列基板(TFT基板)、彩膜基板(CF基板)、设置于阵列基板和彩膜基板之间的液晶层、以及驱动电路 500,该驱动电路500可以具体包括至少一栅极驱动电路和至少一源极驱动电路,栅极驱动 电路用于对TFT基板中的栅极线提供栅极信号,源极驱动电路用于对TFT基板中的源极线 (数据线)提供源极信号(数据信号data)。其中,该栅极驱动电路是如上述图5‑图7实施例中 提供的驱动电路。 [0108] 参阅图9,图9是本申请提供的显示装置一实施例的结构示意图,该显示装置900包括显示面板800。 [0110] 另外,在其他实施例中,该显示装置900中的驱动电路也可以不用集成在显示面板800中。 [0112] 以上对本申请实施例所提供的显示屏进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法 及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用 范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。 |