一种显示面板和显示装置

申请号 CN202110873361.7 申请日 2021-07-30 公开(公告)号 CN115691399B 公开(公告)日 2024-04-23
申请人 京东方科技集团股份有限公司; 成都京东方光电科技有限公司; 发明人 卢红婷; 董杭; 黄兴; 陈星宇; 向炼; 任艳萍; 贺雪英; 袁长龙;
摘要 一种 显示面板 和显示装置,显示面板包括:衬底,显示区设置有至少一条发光 信号 线、至少一条第一复位信号线和阵列排布的子 像素 ,至少一个子像素包括:发光器件和像素 电路 ;第一复位信号线用于向像素电路提供复位 控制信号 ,以对发光器件的 阳极 进行复位,发 光信号 线用于向像素电路提供发光控制信号,以向发光器件的阳极提供驱动 电流 ;对于与同一像素电路连接的第一复位信号线和发光信号线,当第一复位信号线的信号为有效电平信号时,发光信号线的信号为无效电平信号,当第一复位信号线的信号为无效电平信号时,发光信号线的信号为有效电平信号;发光信号线的信号为无效电平信号的持续时间等于第一复位信号线的信号为有效电平信号的持续时间。
权利要求

1.一种显示面板,其特征在于,包括:衬底,所述衬底包括:显示区和非显示区,显示区设置有至少一条发光信号线、至少一条第一复位信号线、至少一条第二复位信号线、至少一条扫描信号线、至少一条初始信号线和至少一条数据信号线和阵列排布的子像素,至少一个子像素包括:发光器件和像素电路;像素电路与发光器件的阳极连接;
像素电路分别与第一复位信号线、第二复位信号线、扫描信号线、初始信号线、数据信号线和发光信号线连接,第一复位信号线用于向像素电路提供复位控制信号,以对发光器件的阳极进行复位,发光信号线用于向像素电路提供发光控制信号,以向发光器件的阳极提供驱动电流,扫描信号线用于向像素电路写入数据电压,第二复位信号线用于对像素电路中的驱动晶体管的栅电极进行复位;
对于与同一像素电路连接的第一复位信号线和发光信号线,当第一复位信号线的信号为有效电平信号时,发光信号线的信号为无效电平信号,当第一复位信号线的信号为无效电平信号时,发光信号线的信号为有效电平信号;
发光信号线的信号为无效电平信号的持续时间等于第一复位信号线的信号为有效电平信号的持续时间;
第一复位信号线的信号为有效电平信号的持续时间大于扫描信号线的信号为有效电平信号的持续时间和第二复位信号线的信号为有效电平信号的持续时间之和;
非显示区设置有向发光信号线提供驱动信号的发光驱动电路和向第一复位信号线提供驱动信号的第一复位驱动电路;
所述发光驱动电路包括:多个发光移位寄存器,所述第一复位驱动电路包括:多个第一复位移位寄存器;
所述发光移位寄存器包括多个发光晶体管和多个发光电容,所述第一复位移位寄存器包括多个复位晶体管和多个复位电容;
所述发光移位寄存器中的多个发光晶体管和多个发光电容之间的连接关系与所述第一复位移位寄存器中的多个复位晶体管和多个复位电容之间的连接关系相同。
2.根据权利要求1所述的显示面板,其特征在于,所述像素电路包括:第一晶体管至第七晶体管以及存储电容;
第一晶体管的控制极与第二复位端连接,第一晶体管的第一极与初始信号端连接,第一晶体管的第二极与第二节点连接,第二晶体管的控制极与扫描信号端连接,第二晶体管的第一极与第二节点连接,第二晶体管的第二极与第三节点连接;第三晶体管的控制极与第二节点连接,第三晶体管的第一极与第一节点连接,第三晶体管的第二极与第三节点连接;第四晶体管的控制极与扫描信号端连接,第四晶体管的第一极与数据信号端连接,第四晶体管的第二极与第一节点连接;第五晶体管的控制极与发光信号端连接,第五晶体管的第一极与第一电源端连接,第五晶体管的第二极与第一节点连接;第六晶体管的控制极与发光信号端连接,第六晶体管的第一极与第三节点连接,第六晶体管的第二极与发光器件连接;第七晶体管的控制极与扫描信号端连接,第七晶体管的第一极与初始信号端连接,第七晶体管的第二极与发光器件的第一极连接,存储电容的第一端与第一电源端连接,存储电容的第二端与第二节点连接;
对于第i行第j列子像素中的像素电路,扫描信号端与第i条扫描信号线连接,第一复位端与第i条第一复位信号线连接,第二复位端与第i条第二复位信号线连接,初始信号端与第i条初始信号线连接,发光信号端与第i条发光信号线连接,数据信号端与第j条数据信号线连接,其中,1≤i≤M,1≤j≤N,M为子像素的总行数,N为子像素的总列数。
3.根据权利要求1所述的显示面板,其特征在于,非显示区还设置有向扫描信号线提供驱动信号的扫描驱动电路和向第二复位信号线提供驱动信号的第二复位驱动电路;
发光驱动电路位于显示区的侧面,第一复位驱动电路位于发光驱动电路和显示区之间;扫描驱动电路位于第一复位驱动电路和显示区之间;第二复位驱动电路位于扫描驱动电路和显示区之间。
4.根据权利要求3所述的显示面板,其特征在于,非显示区还设置有发光初始信号线、第二发光时钟线、第一发光时钟线、第一高电平信号线、第一低电平信号线、第一复位初始信号线、第二复位时钟线、第一复位时钟线、第二高电平信号线、第二低电平信号线、扫描初始信号线、第二扫描时钟线、第一扫描时钟线、第三高电平信号线、第三低电平信号线、第二复位初始信号线、第三复位时钟线、第四复位时钟线、第四高电平信号线、第四低电平信号线;
发光初始信号线、第二发光时钟线、第一发光时钟线和第一高电平信号线位于发光驱动电路远离显示区的一侧,第一低电平信号线位于发光移位寄存器靠近显示区的一侧;第二发光时钟线位于发光初始信号线靠近显示区的一侧,第一发光时钟线位于第二发光时钟线靠近显示区的一侧,第一高电平信号线位于第一发光时钟线靠近显示区的一侧;
第一复位初始信号线、第二复位时钟线、第一复位时钟线和第二高电平信号线位于第一复位驱动电路远离显示区的一侧,第二低电平信号线位于第一复位驱动电路靠近显示区的一侧,第一复位初始信号线位于第一低电平信号线靠近显示区的一侧,第二复位时钟线位于第一复位初始信号线靠近显示区的一侧,第一复位时钟线位于第二复位时钟线靠近显示区的一侧,第二高电平信号线位于第一复位时钟线靠近显示区的一侧;
扫描初始信号线、第二扫描时钟线、第一扫描时钟线和第三高电平信号线位于扫描驱动电路远离显示区的一侧,扫描初始信号线位于第二低电平信号线靠近显示区的一侧,第二扫描时钟线位于扫描初始信号线靠近显示区的一侧,第一第一扫描时钟线位于第二扫描时钟线靠近显示区的一侧,第三高电平信号线位于第一扫描时钟线靠近显示区的一侧,第三低电平信号线位于第三高电平信号线靠近显示区的一侧;
第二复位初始信号线、第三复位时钟线、第四复位时钟线和第四高电平信号线位于第二复位驱动电路远离显示区的一侧,其中,第二复位初始信号线位于第三低电平信号线靠近显示区的一侧,第四复位时钟线位于第二复位初始信号线靠近显示区的一侧,第三复位时钟线位于第四复位时钟线靠近显示区的一侧,第四高电平信号线位于第三复位时钟线靠近显示区的一侧,第四低电平信号线位于第四高电平信号线靠近显示区的一侧。
5.根据权利要求4所述的显示面板,其特征在于,所述发光驱动电路中的多个发光移位寄存器级联;每个发光移位寄存器包括:第一发光晶体管至第十发光晶体管以及第一发光电容至第三发光电容;
第一发光晶体管的控制极与第一节点连接,第一发光晶体管的第一极与第一电源端连接,第一发光晶体管的第二极与第二发光晶体管的第一极连接,第二发光晶体管的控制极与第二时钟信号端连接,第二发光晶体管的第二极与第二节点连接,第三发光晶体管的控制极与第二节点连接,第三发光晶体管的第一极与第一节点连接,第三发光晶体管的第二极与第一时钟信号端连接,第四发光晶体管的控制极与第一时钟信号端连接,第四发光晶体管的第一极与信号输入端连接,第四发光晶体管的第二极与第二节点连接,第五发光晶体管的控制极与第一时钟信号端连接,第五发光晶体管的第一极与第二电源端连接,第五发光晶体管的第二极与第一节点,第六发光晶体管的控制极与第一节点连接,第六发光晶体管的第一极与第二时钟信号端连接,第六发光晶体管的第二极与第七发光晶体管的第一极连接,第六发光晶体管的第二极与第三节点连接,第七发光晶体管的控制极与第二时钟信号端连接,第七发光晶体管的第一极与第三节点连接,第七发光晶体管的第二极与第四节点连接,第八发光晶体管的控制极与第一节点连接,第八发光晶体管的第一极与第四节点连接,第八发光晶体管的第二极与第一电源端连接,第九发光晶体管的控制极与第四节点连接,第九发光晶体管的第一极与第一电源端连接,第九发光晶体管的第二极与信号输出端连接,第十发光晶体管的控制极与第一节点连接,第十发光晶体管的第一极与信号输出端连接,第十发光晶体管的第二极与第二电源端连接,第一发光电容的第一极板与第四节点连接,第一发光电容的第二极板与第一电源端连接,第二发光电容的第一极板与第一节点连接,第二发光电容的第二极板与第三节点连接,第三发光电容的第一极板与第二节点连接,第三发光电容的第二极板与第二时钟信号端连接;
第一级发光移位寄存器的信号输入端与发光初始信号线连接,第i级发光移位寄存器的信号输出端与第i+1级发光移位寄存器的信号输入端连接,每一级发光移位寄存器的第一电源端与第一高电平信号线和第二高电平信号线连接,每一级发光移位寄存器的第二电源端与第一低电平信号线连接,奇数级发光移位寄存器的第一时钟信号端与第一发光时钟线连接,奇数级发光移位寄存器的第二时钟信号端与第二发光时钟线连接,偶数级发光移位寄存器的第一时钟信号端与第二发光时钟线连接,偶数级发光移位寄存器的第二时钟信号端与第一发光时钟线连接。
6.根据权利要求5所述的显示面板,其特征在于,所述第一复位驱动电路中的多个第一复位移位寄存器级联;每个第一复位移位寄存器包括:第一复位晶体管至第十复位晶体管以及第一复位电容至第三复位电容;
第一复位晶体管的控制极与第一节点连接,第一复位晶体管的第一极与第一电源端连接,第一复位晶体管的第二极与第二复位晶体管的第一极连接,第二复位晶体管的控制极与第二时钟信号端连接,第二复位晶体管的第二极与第二节点连接,第三复位晶体管的控制极与第二节点连接,第三复位晶体管的第一极与第一节点连接,第三复位晶体管的第二极与第一时钟信号端连接,第四复位晶体管的控制极与第一时钟信号端连接,第四复位晶体管的第一极与信号输入端连接,第四复位晶体管的第二极与第二节点连接,第五复位晶体管的控制极与第一时钟信号端连接,第五复位晶体管的第一极与第二电源端连接,第五复位晶体管的第二极与第一节点,第六复位晶体管的控制极与第一节点连接,第六复位晶体管的第一极与第二时钟信号端连接,第六复位晶体管的第二极与第七复位晶体管的第一极连接,第六复位晶体管的第二极与第三节点连接,第七复位晶体管的控制极与第二时钟信号端连接,第七复位晶体管的第一极与第三节点连接,第七复位晶体管的第二极与第四节点连接,第八复位晶体管的控制极与第一节点连接,第八复位晶体管的第一极与第四节点连接,第八复位晶体管的第二极与第一电源端连接,第九复位晶体管的控制极与第四节点连接,第九复位晶体管的第一极与第一电源端连接,第九复位晶体管的第二极与信号输出端连接,第十复位晶体管的控制极与第一节点连接,第十复位晶体管的第一极与信号输出端连接,第十复位晶体管的第二极与第二电源端连接,第一复位电容的第一极板与第四节点连接,第一复位电容的第二极板与第一电源端连接,第二复位电容的第一极板与第一节点连接,第二复位电容的第二极板与第三节点连接,第三复位电容的第一极板与第二节点连接,第三复位电容的第二极板与第二时钟信号端连接;
第一级第一复位移位寄存器的信号输入端与第一复位初始信号线连接,第i级第一复位移位寄存器的信号输出端与第i+1级第一复位移位寄存器的信号输入端连接,每一级第一复位移位寄存器的第一电源端与第二高电平信号线和第三高电平信号线连接,每一级第一复位移位寄存器的第二电源端与第二低电平信号线连接,奇数级第一复位移位寄存器的第一时钟信号端与第一复位时钟线连接,奇数级第一复位移位寄存器的第二时钟信号端与第二复位时钟线连接,偶数级第一复位移位寄存器的第一时钟信号端与第二复位时钟线连接,偶数级第一复位移位寄存器的第二时钟信号端与第一复位时钟线连接。
7.根据权利要求6所述的显示面板,其特征在于,所述扫描驱动电路包括:多个级联的扫描移位寄存器;每个扫描移位寄存器包括:第一扫描晶体管至第八扫描晶体管、第一扫描电容和第二扫描电容;
第一扫描晶体管的控制极与第一时钟信号端连接,第一扫描晶体管的第一极与信号输入端连接,第一扫描晶体管的第二极与第一节点连接,第二扫描晶体管的控制极与第一节点连接,第二扫描晶体管的第一极与第二节点连接,第二扫描晶体管的第二极与第一时钟信号端连接,第三扫描晶体管的控制极与第一时钟信号端连接,第三扫描晶体管的第一极与第二电源端连接,第三扫描晶体管的第二极与第二节点连接,第四扫描晶体管的控制极与第二节点连接,第四扫描晶体管的第一极与第一电源端连接,第四扫描晶体管的第二极与信号输出端连接,第五扫描晶体管的控制极与第三节点连接,第五扫描晶体管的第一极与信号输出端连接,第五扫描晶体管的第二极与第二时钟信号端连接,第六扫描晶体管的控制极与第二节点连接,第六扫描晶体管的第一极与第一电源端连接,第六扫描晶体管的第二极与第七扫描晶体管的第一极连接,第七扫描晶体管的控制极与第二时钟信号端连接,第七扫描晶体管的第二极与第一节点连接,第八扫描晶体管的控制极与第二电源端连接,第八扫描晶体管的第一极与第一节点连接,第八扫描晶体管的第二极与第三节点连接,第一扫描电容的第一极板与第一电源端连接,第一扫描电容的第二极板与第二节点连接,第二扫描电容的第一极板与信号输出端连接,第二扫描电容的第二极板与第三节点连接;
第一级扫描移位寄存器的信号输入端与扫描初始信号线连接,第i级扫描移位寄存器的信号输出端与第i+1级扫描移位寄存器的信号输入端连接;每一级扫描移位寄存器的第一电源端与第三高电平信号线连接;每一级扫描移位寄存器的第二电源端与第三低电平信号线连接;奇数级扫描移位寄存器的第一时钟信号端与第一扫描时钟线连接,奇数级扫描移位寄存器的第二时钟信号端与第二扫描时钟线连接,偶数级扫描移位寄存器的第一时钟信号端与第二扫描时钟线连接,偶数级扫描移位寄存器的第二时钟信号端与第一扫描时钟线连接。
8.根据权利要求7所述的显示面板,其特征在于,所述第二复位驱动电路包括多个级联的第二复位移位寄存器;每个第二复位驱动电路包括:第十一复位晶体管至第十八复位晶体管、第三复位电容和第四复位电容,
第十一复位晶体管的控制极与第一时钟信号端连接,第十一复位晶体管的第一极与信号输入端连接,第十一复位晶体管的第二极与第一节点连接,第十二复位晶体管的控制极与第一节点连接,第十二复位晶体管的第一极与第二节点连接,第十二复位晶体管的第二极与第一时钟信号端连接,第十三复位晶体管的控制极与第一时钟信号端连接,第十三复位晶体管的第一极与第二电源端连接,第十三复位晶体管的第二极与第二节点连接,第十四复位晶体管的控制极与第二节点连接,第十四复位晶体管的第一极与第一电源端连接,第十四复位晶体管的第二极与信号输出端连接,第十五复位晶体管的控制极与第三节点连接,第十五复位晶体管的第一极与信号输出端连接,第十五复位晶体管的第二极与第二时钟信号端连接,第十六复位晶体管的控制极与第二节点连接,第十六复位晶体管的第一极与第一电源端连接,第十六复位晶体管的第二极与第十七复位晶体管的第一极连接,第十七复位晶体管的控制极与第二时钟信号端连接,第十七复位晶体管的第二极与第一节点连接,第十八复位晶体管的控制极与第二电源端连接,第十八复位晶体管的第一极与第一节点连接,第十八复位晶体管的第二极与第三节点连接,第三复位电容的第一极板与第一电源端连接,第三复位电容的第二极板与第二节点连接,第四复位电容的第一极板与信号输出端连接,第四复位电容的第二极板与第三节点连接;
第一级第二复位移位寄存器的信号输入端与第二复位初始信号线连接,第i级第二复位移位寄存器的信号输出端与第i+1级第二复位移位寄存器的信号输入端连接;每一级第二复位移位寄存器的第一电源端与第四高电平信号线连接;每一级第二复位移位寄存器的第二电源端与第四低电平信号线连接;奇数级第二复位移位寄存器的第一时钟信号端与第三复位时钟连接,奇数级第二复位移位寄存器的第二时钟信号端与第四复位时钟线连接,偶数级第二复位移位寄存器的第一时钟信号端与第四复位时钟线连接,偶数级第二复位移位寄存器的第二时钟信号端与第三复位时钟线连接。
9.根据权利要求8所述的显示面板,其特征在于,扫描初始信号线包括:异层设置,且相互连接的第一子扫描初始信号线和第二子扫描初始信号线;第一扫描时钟线包括:异层设置,且相互连接的第一子扫描时钟线和第二子扫描时钟线;第二扫描时钟线包括:异层设置,且相互连接的第三子扫描时钟线和第四子扫描时钟线;第一复位初始信号线包括:异层设置,且相互连接的第一子复位初始信号线和第二子复位初始信号线;第一复位时钟线包括:异层设置,且相互连接的第一子复位时钟线和第二子复位时钟线;第二复位时钟线包括:异层设置,且相互连接的第三子复位时钟和第四子复位时钟线;第二复位初始信号线包括:异层设置,且相互连接的第三子复位初始信号线和第四子复位初始信号线;第三复位时钟线包括:异层设置,且相互连接的第五子复位时钟线和第六子扫描时钟线;第四复位时钟线可以包括:异层设置,且相互连接的第七子复位时钟线和第八子扫描时钟线;
第一子扫描初始信号线在衬底上的正投影与第二子扫描初始信号线在衬底上的正投影至少部分重叠;第一子扫描时钟线在衬底上的正投影与第二子扫描时钟线在衬底上的正投影至少部分重叠;第三子扫描时钟线在衬底上的正投影与四子扫描时钟线在衬底上的正投影至少部分重叠;第一子复位初始信号线在衬底上的正投影与第二子复位初始信号线在衬底上的正投影至少部分重叠;第一子复位时钟线在衬底上的正投影与第二子复位时钟线在衬底上的正投影至少部分重叠;第三子复位时钟线在衬底上的正投影与第四子复位时钟线在衬底上的正投影至少部分重叠;第三子复位初始信号线在衬底上的正投影与第四子复位初始信号线在衬底上的正投影至少部分重叠;第五子复位时钟线在衬底上的正投影与第六子扫描时钟线在衬底上的正投影至少部分重叠;第七子复位时钟线在衬底上的正投影与第八子扫描时钟线在衬底上的正投影至少部分重叠。
10.根据权利要求9所述的显示面板,其特征在于,所述非显示区还设置有第一连接电极至第十四连接电极;
第一连接电极至第六连接电极同层设置,第七连接电极至第九连接电极同层设置,第十连接电极至第十四连接电极同层设置;
第一连接电极与第二高电平信号线连接,第二连接电极分别与发光移位寄存器的信号输出端和第十连接电极连接,第三连接电极与第三高电平信号线连接,第四连接电极分别与第一复位移位寄存器的信号输出端和第十一连接电极连接,第五连接电极分别与扫描驱动电路的信号输出端和第十三连接电极连接,第六连接电极分别与第十二连接电极和第十四连接电极连接,第七连接电极分别与第十连接电极和第十二连接电极连接,第八连接电极分别与第二复位移位寄存器的信号输出端和第二复位信号线连接,第九连接电极分别与第十一连接电极和第一复位信号线连接,第十三连接电极与扫描信号线连接,第十四连接电极与发光信号线连接。
11.根据权利要求10所述的显示面板,其特征在于,还包括:依次叠设在衬底上的驱动电路层和发光结构层;驱动电路层包括:依次叠设在衬底上的有源层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和第四导电层;
有源层包括:第一发光晶体管的有源层至第十发光晶体管的有源层,第一复位晶体管的有源层至第十复位晶体管的有源层,第一扫描晶体管的有源层至第八扫描晶体管的有源层,第十一复位晶体管的有源层至第十八复位晶体管的有源层;
第一导电层包括:第一发光晶体管的控制极至第十发光晶体管的控制极、第一发光电容的第一极板至第三发光电容的第一极板、第一复位晶体管的控制极至第十复位晶体管的控制极、第一复位电容的第一极板至第三复位电容的第一极板、第一扫描晶体管的控制极至第八扫描晶体管的控制极、第一扫描电容的第二极板、第二扫描电容的第二极板、第十一复位晶体管的控制极至第十八复位晶体管的控制极、第三复位电容的第二极板、第四复位电容的第二极板、第一连接电极至第六连接电极;
第二导电层包括:第一发光电容的第二极板至第三发光电容的第二极板、第一复位电容的第二极板至第三复位电容的第二极板、第一扫描电容的第一极板、第二扫描电容的第一极板、第三复位电容的第一极板、第四复位电容的第一极板、第七连接电极至第九连接电极;
第三导电层包括:第十连接电极至第十四连接电极、发光初始信号线、第二发光时钟线、第一发光时钟线、第一高电平信号线、第一低电平信号线、第一子复位初始信号线、第三子复位时钟线、第一子复位时钟线、第二高电平信号线、第二低电平信号线、第一子扫描初始信号线、第三子扫描时钟线、第一子扫描时钟线、第三高电平信号线、第三低电平信号线、第三子复位初始信号线、第五子复位时钟线、第七子复位时钟线、第四高电平信号线、第四低电平信号线、第一发光晶体管的第一极和第二极至第十发光晶体管的第一极和第二极、第一复位晶体管的第一极和第二极至第十复位晶体管的第一极和第二极、第一扫描晶体管的第一极和第二极至第八扫描晶体管的第一极和第二极、第十一复位晶体管的第一极和第二极至第十八复位晶体管的第一极和第二极;
第四导电层包括:第二子复位初始信号线、第四子复位时钟线、第二子复位时钟线;第二子扫描初始信号线、第四子扫描时钟线、第二子扫描时钟线、第四子复位初始信号线、第八子扫描时钟线和第六子扫描时钟线。
12.根据权利要求11所述的显示面板,其特征在于,非显示区还设置有位于第一导电层的第十五连接电极至十七连接电极以及位于第三导电层的第一连接线第二连接线和第三连接线;
第十五连接电极分别与第一复位初始信号线中的第一子复位初始信号线和第一连接线连接;
第十六连接电极分别与第二复位时钟线的第三子复位时钟线和第二连接线连接;
第十七连接电极分别与第一复位时钟线中的第一子复位时钟线和第三连接线连接。
13.一种显示装置,其特征在于,包括:如权利要求1至12任一项所述的显示面板。

说明书全文

一种显示面板和显示装置

技术领域

[0001] 本公开实施例涉及但不限于显示技术领域,特别涉及一种显示面板和显示装置。

背景技术

[0002] 有机发光二极管(Organic Light Emitting Diode,简称OLED)和量子点发光二极管(Quantum‑dot Light Emitting Diodes,简称QLED)为主动发光显示器件,具有自发光、广视、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展,以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor,简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。发明内容
[0003] 以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004] 第一方面,本公开提供了一种显示面板,包括:衬底,所述衬底包括:显示区和非显示区,显示区设置有至少一条发光信号线、至少一条第一复位信号线和阵列排布的子像素,至少一个子像素包括:发光器件和像素电路;像素电路与发光器件的阳极连接;
[0005] 像素电路分别与第一复位信号线和发光信号线连接,第一复位信号线用于向像素电路提供复位控制信号,以对发光器件的阳极进行复位,发光信号线用于向像素电路提供发光控制信号,以向发光器件的阳极提供驱动电流
[0006] 对于与同一像素电路连接的第一复位信号线和发光信号线,当第一复位信号线的信号为有效电平信号时,发光信号线的信号为无效电平信号,当第一复位信号线的信号为无效电平信号时,发光信号线的信号为有效电平信号;
[0007] 发光信号线的信号为无效电平信号的持续时间等于第一复位信号线的信号为有效电平信号的持续时间。
[0008] 在一些可能的实现方式中,显示区还设置有至少一条第二复位信号线、至少一条扫描信号线、至少一条初始信号线和至少一条数据信号线;像素电路分别与第二复位信号线、扫描信号线、初始信号线和数据信号线连接。
[0009] 在一些可能的实现方式中,所述像素电路包括:第一晶体管至第七晶体管以及存储电容;
[0010] 第一晶体管的控制极与第二复位端连接,第一晶体管的第一极与初始信号端连接,第一晶体管的第二极与第二节点连接,第二晶体管的控制极与扫描信号端连接,第二晶体管的第一极与第二节点连接,第二晶体管的第二极与第三节点连接。第三晶体管的控制极与第二节点连接,第三晶体管的第一极与第一节点连接,第三晶体管的第二极与第三节点连接。第四晶体管的控制极与扫描信号端连接,第四晶体管的第一极与数据信号端连接,第四晶体管的第二极与第一节点连接。第五晶体管的控制极与发光信号端连接,第五晶体管的第一极与第一电源端连接,第五晶体管的第二极与第一节点连接。第六晶体管的控制极与发光信号端连接,第六晶体管的第一极与第三节点连接,第六晶体管的第二极与发光器件连接。第七晶体管的控制极与扫描信号端连接,第七晶体管的第一极与初始信号端连接,第七晶体管的第二极与发光器件的第一极连接,存储电容的第一端与第一电源端连接,存储电容的第二端与第二节点连接;
[0011] 对于第i行第j列子像素中的像素电路,扫描信号端与第i条扫描信号线连接,第一复位端与第i条第一复位信号线连接,第二复位端与第i条第二复位信号线连接,初始信号端与第i条初始信号线连接,发光信号端与第i条发光信号线连接,数据信号端与第j条数据信号线连接,其中,1≤i≤M,1≤j≤N,M为子像素的总行数,N为子像素的总列数。
[0012] 在一些可能的实现方式中,非显示区设置有向扫描信号线提供驱动信号的扫描驱动电路、向发光信号线提供驱动信号的发光驱动电路、向第一复位信号线提供驱动信号的第一复位驱动电路和向第二复位信号线提供驱动信号的第二复位驱动电路;
[0013] 发光驱动电路位于显示区的侧面,第一复位驱动电路位于发光驱动电路和显示区之间;扫描驱动电路位于第一复位驱动电路和显示区之间;第二复位驱动电路位于扫描驱动电路和显示区之间。
[0014] 在一些可能的实现方式中,非显示区还设置有发光初始信号线、第二发光时钟线、第一发光时钟线、第一高电平信号线、第一低电平信号线、第一复位初始信号线、第二复位时钟线、第一复位时钟线、第二高电平信号线、第二低电平信号线、扫描初始信号线、第二扫描时钟线、第一扫描时钟线、第三高电平信号线、第三低电平信号线、第二复位初始信号线、第三复位时钟线、第四复位时钟线、第四高电平信号线、第四低电平信号线;
[0015] 发光初始信号线、第二发光时钟线、第一发光时钟线和第一高电平信号线位于发光驱动电路远离显示区的一侧,第一低电平信号线位于发光移位寄存器靠近显示区的一侧。第二发光时钟线位于发光初始信号线靠近显示区的一侧,第一发光时钟线位于第二发光时钟线靠近显示区的一侧,第一高电平信号线位于第一发光时钟线靠近显示区的一侧;
[0016] 第一复位初始信号线、第二复位时钟线、第一复位时钟线和第二高电平信号线位于第一复位驱动电路远离显示区的一侧,第二低电平信号线位于第一复位驱动电路靠近显示区的一侧,第一复位初始信号线位于第一低电平信号线靠近显示区的一侧,第二复位时钟线位于第一复位初始信号线靠近显示区的一侧,第一复位时钟线位于第二复位时钟线靠近显示区的一侧,第二高电平信号线位于第一复位时钟线靠近显示区的一侧;
[0017] 扫描初始信号线、第二扫描时钟线、第一扫描时钟线和第三高电平信号线位于扫描驱动电路远离显示区的一侧,扫描初始信号线位于第二低电平信号线靠近显示区的一侧,第二扫描时钟线位于扫描初始信号线靠近显示区的一侧,第一第一扫描时钟线位于第二扫描时钟线靠近显示区的一侧,第三高电平信号线位于第一扫描时钟线靠近显示区的一侧,第三低电平信号线位于第三高电平信号线靠近显示区的一侧;
[0018] 第二复位初始信号线、第三复位时钟线、第四复位时钟线和第四高电平信号线位于第二复位驱动电路远离显示区的一侧。其中,第二复位初始信号线位于第三低电平信号线靠近显示区的一侧,第四复位时钟线位于第二复位初始信号线靠近显示区的一侧,第三复位时钟线位于第四复位时钟线靠近显示区的一侧,第四高电平信号线位于第三复位时钟线靠近显示区的一侧,第四低电平信号线位于第四高电平信号线靠近显示区的一侧。
[0019] 在一些可能的实现方式中,所述发光驱动电路包括:多个发光移位寄存器,所述第一复位驱动电路包括:多个第一复位移位寄存器;
[0020] 所述发光移位寄存器包括多个发光晶体管和多个发光电容,所述第一复位移位寄存器包括多个复位晶体管和多个复位电容;
[0021] 所述发光移位寄存器中的多个发光晶体管和多个发光电容之间的连接关系与所述第一复位移位寄存器中的多个复位晶体管和多个复位电容之间的连接关系相同。
[0022] 在一些可能的实现方式中,所述发光驱动电路中的多个发光移位寄存器级联;每个发光移位寄存器包括:第一发光晶体管至第十发光晶体管以及第一发光电容至第三发光电容;
[0023] 第一发光晶体管的控制极与第一节点连接,第一发光晶体管的第一极与第一电源端连接,第一发光晶体管的第二极与第二发光晶体管的第一极连接,第二发光晶体管的控制极与第二时钟信号端连接,第二发光晶体管的第二极与第二节点连接,第三发光晶体管的控制极与第二节点连接,第三发光晶体管的第一极与第一节点连接,第三发光晶体管的第二极与第一时钟信号端连接,第四发光晶体管的控制极与第一时钟信号端连接,第四发光晶体管的第一极与信号输入端连接,第四发光晶体管的第二极与第二节点连接,第五发光晶体管的控制极与第一时钟信号端连接,第五发光晶体管的第一极与第二电源端连接,第五发光晶体管的第二极与第一节点,第六发光晶体管的控制极与第一节点连接,第六发光晶体管的第一极与第二时钟信号端连接,第六发光晶体管的第二极与第七发光晶体管的第一极连接,第六发光晶体管的第二极与第三节点连接,第七发光晶体管的控制极与第二时钟信号端连接,第七发光晶体管的第一极与第三节点连接,第七发光晶体管的第二极与第四节点连接,第八发光晶体管的控制极与第一节点连接,第八发光晶体管的第一极与第四节点连接,第八发光晶体管的第二极与第一电源端连接,第九发光晶体管的控制极与第四节点连接,第九发光晶体管的第一极与第一电源端连接,第九发光晶体管的第二极与信号输出端连接,第十发光晶体管的控制极与第一节点连接,第十发光晶体管的第一极与信号输出端连接,第十发光晶体管的第二极与第二电源端连接,第一发光电容的第一极板与第四节点连接,第一发光电容的第二极板与第一电源端连接,第二发光电容的第一极板与第一节点连接,第二发光电容的第二极板与第三节点连接,第三发光电容的第一极板与第二节点连接,第三发光电容的第二极板与第二时钟信号端连接;
[0024] 第一级发光移位寄存器的信号输入端与发光初始信号线连接,第i级发光移位寄存器的信号输出端与第i+1级发光移位寄存器的信号输入端连接,每一级发光移位寄存器的第一电源端与第一高电平信号线和第二高电平信号线连接,每一级发光移位寄存器的第二电源端与第一低电平信号线连接,奇数级发光移位寄存器的第一时钟信号端与第一发光时钟线连接,奇数级发光移位寄存器的第二时钟信号端与第二发光时钟线连接,偶数级发光移位寄存器的第一时钟信号端与第二发光时钟线连接,偶数级发光移位寄存器的第二时钟信号端与第一发光时钟线连接。
[0025] 在一些可能的实现方式中,所述第一复位驱动电路中的多个第一复位移位寄存器级联;每个第一复位移位寄存器包括:第一复位晶体管至第十复位晶体管以及第一复位电容至第三复位电容;
[0026] 第一复位晶体管的控制极与第一节点连接,第一复位晶体管的第一极与第一电源端连接,第一复位晶体管的第二极与第二复位晶体管的第一极连接,第二复位晶体管的控制极与第二时钟信号端连接,第二复位晶体管的第二极与第二节点连接,第三复位晶体管的控制极与第二节点连接,第三复位晶体管的第一极与第一节点连接,第三复位晶体管的第二极与第一时钟信号端连接,第四复位晶体管的控制极与第一时钟信号端连接,第四复位晶体管的第一极与信号输入端连接,第四复位晶体管的第二极与第二节点连接,第五复位晶体管的控制极与第一时钟信号端连接,第五复位晶体管的第一极与第二电源端连接,第五复位晶体管的第二极与第一节点,第六复位晶体管的控制极与第一节点连接,第六复位晶体管的第一极与第二时钟信号端连接,第六复位晶体管的第二极与第七复位晶体管的第一极连接,第六复位晶体管的第二极与第三节点连接,第七复位晶体管的控制极与第二时钟信号端连接,第七复位晶体管的第一极与第三节点连接,第七复位晶体管的第二极与第四节点连接,第八复位晶体管的控制极与第一节点连接,第八复位晶体管的第一极与第四节点连接,第八复位晶体管的第二极与第一电源端连接,第九复位晶体管的控制极与第四节点连接,第九复位晶体管的第一极与第一电源端连接,第九复位晶体管的第二极与信号输出端连接,第十复位晶体管的控制极与第一节点连接,第十复位晶体管的第一极与信号输出端连接,第十复位晶体管的第二极与第二电源端连接,第一复位电容的第一极板与第四节点连接,第一复位电容的第二极板与第一电源端连接,第二复位电容的第一极板与第一节点连接,第二复位电容的第二极板与第三节点连接,第三复位电容的第一极板与第二节点连接,第三复位电容的第二极板与第二时钟信号端连接;
[0027] 第一级第一复位移位寄存器的信号输入端与第一复位初始信号线连接,第i级第一复位移位寄存器的信号输出端与第i+1级第一复位移位寄存器的信号输入端连接,每一级第一复位移位寄存器的第一电源端与第二高电平信号线和第三高电平信号线连接,每一级第一复位移位寄存器的第二电源端与第二低电平信号线连接,奇数级第一复位移位寄存器的第一时钟信号端与第一复位时钟线连接,奇数级第一复位移位寄存器的第二时钟信号端与第二复位时钟线连接,偶数级第一复位移位寄存器的第一时钟信号端与第二复位时钟线连接,偶数级第一复位移位寄存器的第二时钟信号端与第一复位时钟线连接。
[0028] 在一些可能的实现方式中,所述扫描驱动电路包括:多个级联的扫描移位寄存器;每个扫描移位寄存器包括:第一扫描晶体管至第八扫描晶体管、第一扫描电容和第二扫描电容;
[0029] 第一扫描晶体管的控制极与第一时钟信号端连接,第一扫描晶体管的第一极与信号输入端连接,第一扫描晶体管的第二极与第一节点连接,第二扫描晶体管的控制极与第一节点连接,第二扫描晶体管的第一极与第二节点连接,第二扫描晶体管的第二极与第一时钟信号端连接,第三扫描晶体管的控制极与第一时钟信号端连接,第三扫描晶体管的第一极与第二电源端连接,第三扫描晶体管的第二极与第二节点连接,第四扫描晶体管的控制极与第二节点连接,第四扫描晶体管的第一极与第一电源端连接,第四扫描晶体管的第二极与信号输出端连接,第五扫描晶体管的控制极与第三节点连接,第五扫描晶体管的第一极与信号输出端连接,第五扫描晶体管的第二极与第二时钟信号端连接,第六扫描晶体管的控制极与第二节点连接,第六扫描晶体管的第一极与第一电源端连接,第六扫描晶体管的第二极与第七扫描晶体管的第一极连接,第七扫描晶体管的控制极与第二时钟信号端连接,第七扫描晶体管的第二极与第一节点连接,第八扫描晶体管的控制极与第二电源端连接,第八扫描晶体管的第一极与第一节点连接,第八扫描晶体管的第二极与第三节点连接,第一扫描电容的第一极板与第一电源端连接,第一扫描电容的第二极板与第二节点连接,第二扫描电容的第一极板与信号输出端连接,第二扫描电容的第二极板与第三节点连接;
[0030] 第一级扫描移位寄存器的信号输入端与扫描初始信号线连接,第i级扫描移位寄存器的信号输出端与第i+1级扫描移位寄存器的信号输入端连接。每一级扫描移位寄存器的第一电源端与第三高电平信号线连接。每一级扫描移位寄存器的第二电源端与第三低电平信号线连接。奇数级扫描移位寄存器的第一时钟信号端与第一扫描时钟线连接,奇数级扫描移位寄存器的第二时钟信号端与第二扫描时钟线连接,偶数级扫描移位寄存器的第一时钟信号端与第二扫描时钟线连接,偶数级扫描移位寄存器的第二时钟信号端与第一扫描时钟线连接。
[0031] 在一些可能的实现方式中,所述第二复位驱动电路包括多个级联的第二复位移位寄存器;每个第二复位驱动电路包括:第十一复位晶体管至第十八复位晶体管、第三复位电容和第四复位电容,
[0032] 第十一复位晶体管的控制极与第一时钟信号端连接,第十一复位晶体管的第一极与信号输入端连接,第十一复位晶体管的第二极与第一节点连接,第十二复位晶体管的控制极与第一节点连接,第十二复位晶体管的第一极与第二节点连接,第十二复位晶体管的第二极与第一时钟信号端连接,第十三复位晶体管的控制极与第一时钟信号端连接,第十三复位晶体管的第一极与第二电源端连接,第十三复位晶体管的第二极与第二节点连接,第十四复位晶体管的控制极与第二节点连接,第十四复位晶体管的第一极与第一电源端连接,第十四复位晶体管的第二极与信号输出端连接,第十五复位晶体管的控制极与第三节点连接,第十五复位晶体管的第一极与信号输出端连接,第十五复位晶体管的第二极与第二时钟信号端连接,第十六复位晶体管的控制极与第二节点连接,第十六复位晶体管的第一极与第一电源端连接,第十六复位晶体管的第二极与第十七复位晶体管的第一极连接,第十七复位晶体管的控制极与第二时钟信号端连接,第十七复位晶体管的第二极与第一节点连接,第十八复位晶体管的控制极与第二电源端连接,第十八复位晶体管的第一极与第一节点连接,第十八复位晶体管的第二极与第三节点连接,第三复位电容的第一极板与第一电源端连接,第三复位电容的第二极板与第二节点连接,第四复位电容的第一极板与信号输出端连接,第四复位电容的第二极板与第三节点连接;
[0033] 第一级第二复位移位寄存器的信号输入端与第二复位初始信号线连接,第i级第二复位移位寄存器的信号输出端与第i+1级第二复位移位寄存器的信号输入端连接。每一级第二复位移位寄存器的第一电源端与第四高电平信号线连接。每一级第二复位移位寄存器的第二电源端与第四低电平信号线连接。奇数级第二复位移位寄存器的第一时钟信号端与第三复位时钟连接,奇数级第二复位移位寄存器的第二时钟信号端与第四复位时钟线连接,偶数级第二复位移位寄存器的第一时钟信号端与第四复位时钟线连接,偶数级第二复位移位寄存器的第二时钟信号端与第三复位时钟线连接。
[0034] 在一些可能的实现方式中,扫描初始信号线包括:异层设置,且相互连接的第一子扫描初始信号线和第二子扫描初始信号线;第一扫描时钟线包括:异层设置,且相互连接的第一子扫描时钟线和第二子扫描时钟线;第二扫描时钟线包括:异层设置,且相互连接的第三子扫描时钟线和第四子扫描时钟线;第一复位初始信号线包括:异层设置,且相互连接的第一子复位初始信号线和第二子复位初始信号线;第一复位时钟线包括:异层设置,且相互连接的第一子复位时钟线和第二子复位时钟线;第二复位时钟线包括:异层设置,且相互连接的第三子复位时钟和第四子复位时钟线;第二复位初始信号线包括:异层设置,且相互连接的第三子复位初始信号线和第四子复位初始信号线;第三复位时钟线包括:异层设置,且相互连接的第五子复位时钟线和第六子扫描时钟线;第四复位时钟线可以包括:异层设置,且相互连接的第七子复位时钟线和第八子扫描时钟线;
[0035] 第一子扫描初始信号线在衬底上的正投影与第二子扫描初始信号线在衬底上的正投影至少部分重叠;第一子扫描时钟线在衬底上的正投影与第二子扫描时钟线在衬底上的正投影至少部分重叠;第三子扫描时钟线在衬底上的正投影与四子扫描时钟线在衬底上的正投影至少部分重叠;第一子复位初始信号线在衬底上的正投影与第二子复位初始信号线在衬底上的正投影至少部分重叠;第一子复位时钟线在衬底上的正投影与第二子复位时钟线在衬底上的正投影至少部分重叠;第三子复位时钟线在衬底上的正投影与第四子复位时钟线在衬底上的正投影至少部分重叠;第三子复位初始信号线在衬底上的正投影与第四子复位初始信号线在衬底上的正投影至少部分重叠;第五子复位时钟线在衬底上的正投影与第六子扫描时钟线在衬底上的正投影至少部分重叠;第七子复位时钟线在衬底上的正投影与第八子扫描时钟线在衬底上的正投影至少部分重叠。
[0036] 在一些可能的实现方式中,所述非显示区还设置有第一连接电极至第十四连接电极;
[0037] 第一连接电极至第六连接电极同层设置,第七连接电极至第九连接电极同层设置,第十连接电极至第十四连接电极同层设置;第一连接电极与第二高电平信号线连接,第二连接电极分别与发光移位寄存器的信号输出端和第十连接电极连接,第三连接电极与第三高电平信号线连接,第四连接电极分别与第一复位移位寄存器的信号输出端和第十一连接电极连接,第五连接电极分别与扫描驱动电路的信号输出端和第十三连接电极连接,第六连接电极分别与第十二连接电极和第十四连接电极连接,第七连接电极分别与第十连接电极和第十二连接电极连接,第八连接电极分别与第二复位移位寄存器的信号输出端连接,第九连接电极分别与第十一连接电极连接;
[0038] 第八连接电极与第二复位信号线连接,第九连接电极分别第一复位信号线连接,第十三连接电极与扫描信号线连接,第十四连接电极与发光信号线连接。
[0039] 在一些可能的实现方式中,还包括:依次叠设在衬底上的驱动电路层和发光结构层;驱动电路层包括:依次叠设在衬底上的有源层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和第四导电层;
[0040] 有源层包括:第一发光晶体管的有源层至第十发光晶体管的有源层,第一复位晶体管的有源层至第十复位晶体管的有源层,第一扫描晶体管的有源层至第八扫描晶体管的有源层,第十一复位晶体管的有源层至第十八复位晶体管的有源层;
[0041] 第一导电层包括:第一发光晶体管的控制极至第十发光晶体管的控制极、第一发光电容的第一极板至第三发光电容的第一极板、第一复位晶体管的控制极至第十复位晶体管的控制极、第一复位电容的第一极板至第三复位电容的第一极板、第一扫描晶体管的控制极至第八扫描晶体管的控制极、第一扫描电容的第二极板、第二扫描电容的第二极板、第十一复位晶体管的控制极至第十八复位晶体管的控制极、第三复位电容的第二极板、第四复位电容的第二极板、第一连接电极至第六连接电极;
[0042] 第二导电层包括:第一发光电容的第二极板至第三发光电容的第二极板、第一复位电容的第二极板至第三复位电容的第二极板、第一扫描电容的第一极板、第二扫描电容的第一极板、第三复位电容的第一极板、第四复位电容的第一极板、第七连接电极至第九连接电极;
[0043] 第三导电层包括:第十连接电极至第十四连接电极、发光初始信号线、第二发光时钟线、第一发光时钟线、第一高电平信号线、第一低电平信号线、第一子复位初始信号线、第三子复位时钟线、第一子复位时钟线、第二高电平信号线、第二低电平信号线、第一子扫描初始信号线、第三子扫描时钟线、第一子扫描时钟线、第三高电平信号线、第三低电平信号线、第三子复位初始信号线、第五子复位时钟线、第七子复位时钟线、第四高电平信号线、第四低电平信号线、第一发光晶体管的第一极和第二极至第十发光晶体管的第一极和第二极、第一复位晶体管的第一极和第二极至第十复位晶体管的第一极和第二极、第一扫描晶体管的第一极和第二极至第八扫描晶体管的第一极和第二极、第十一复位晶体管的第一极和第二极至第十八复位晶体管的第一极和第二极。
[0044] 第四导电层包括:第二子复位初始信号线、第四子复位时钟线、第二子复位时钟线。第二子扫描初始信号线、第四子扫描时钟线、第二子扫描时钟线、第四子复位初始信号线、第八子扫描时钟线和第六子扫描时钟线。
[0045] 在一些可能的实现方式中,非显示区还设置有位于第一导电层的第十五连接电极至十七连接电极以及位于第三导电层的第一连接线第二连接线和第三连接线;
[0046] 第十五连接电极分别与第一复位初始信号线中的第一子复位初始信号线和第一连接线连接;
[0047] 第十六连接电极分别与第二复位时钟线的第三子复位时钟线和第二连接线连接。
[0048] 第十七连接电极分别与第一复位时钟线中的第一子复位时钟线和第三连接线连接。
[0049] 第二方面,本公开还提供了一种显示装置,包括:上述显示面板。
[0050] 在阅读并理解了附图和详细描述后,可以明白其他方面。

附图说明

[0051] 附图用来提供对本公开技术方案的理解,并且构成说明书的一部分,与本公开的实施例一起用于解释本公开的技术方案,并不构成对本公开技术方案的限制。
[0052] 图1为本公开实施例提供的显示面板的结构示意图;
[0053] 图2为一种像素电路的等效电路图;
[0054] 图3为一种像素电路的工作时序图;
[0055] 图4为一种示例性实施例提供的非显示区的局部示意图;
[0056] 图5为一种发光移位寄存器的等效电路图;
[0057] 图6为图5提供的发光移位寄存器的信号时序图;
[0058] 图7为一种第一复位移位寄存器的等效电路图;
[0059] 图8为图7提供的第一复位移位寄存器的信号时序图;
[0060] 图9为一种扫描移位寄存器的等效电路图;
[0061] 图10为图9提供的扫描移位寄存器的信号时序图;
[0062] 图11为一种第二复位驱动电路的等效电路图;
[0063] 图12为图11提供的第二复位移位寄存器的信号时序图;
[0064] 图13为一种示例性实施例提供的显示面板的有源层的膜层示意图;
[0065] 图14为一种示例性实施例提供的显示面板的第一导电层的膜层示意图;
[0066] 图15为一种示例性实施例提供的显示面板的第二导电层的膜层示意图;
[0067] 图16为一种示例性实施例提供的显示面板的第三导电层的膜层示意图;
[0068] 图17为一种示例性实施例提供的显示面板的第四导电层的膜层示意图;
[0069] 图18为一种示例性实施例提供的显示面板的部分示意图;
[0070] 图19为形成第一导电层后的示意图;
[0071] 图20为形成第二导电层后的示意图;
[0072] 图21为形成第三绝缘层后的示意图;
[0073] 图22为形成第三导电层后的示意图;
[0074] 图23为形成第四绝缘层后的示意图;
[0075] 图24为形成第四导电层后的示意图。

具体实施方式

[0076] 为使本公开的目的、技术方案和优点更加清楚明白,下文中将结合附图对本公开的实施例进行详细说明。注意,实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实,就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此,本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互任意组合。
[0077] 在附图中,有时为了明确起见,夸大表示了各构成要素的大小、层的厚度或区域。因此,本公开的一个方式并不一定限定于该尺寸,附图中各部件的形状和大小不反映真实比例。此外,附图示意性地示出了理想的例子,本公开的一个方式不局限于附图所示的形状或数值等。
[0078] 本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置,而不是为了在数量方面上进行限定的。
[0079] 在本说明书中,为了方便起见,使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系,仅是为了便于描述本说明书和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于在说明书中说明的词句,根据情况可以适当地更换。
[0080] 在本说明书中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解。例如,可以是固定连接,或可拆卸连接,或一体地连接;可以是机械连接,或电连接;可以是直接相连,或通过中间件间接相连,或两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本公开中的具体含义。
[0081] 在本说明书中,“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受,就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线,而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
[0082] 本领域技术人员可以理解,本公开所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件。薄膜晶体管可以是化物半导体薄膜晶体管晶体管、低温多晶薄膜晶体管、非晶硅薄膜晶体管或微晶硅薄膜晶体管。薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管,只要能够实现开关功能即可。由于这里采用的晶体管的源极、漏极是对称的,所以其源极、漏极可以互换。
[0083] 在本说明书中,“平行”是指两条直线形成的角度为‑10°以上且10°以下的状态,因此,也包括该角度为‑5°以上且5°以下的状态。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态,因此,也包括85°以上且95°以下的角度的状态。
[0084] 在本说明书中,“平行”是指两条直线形成的角度为‑10°以上且10°以下的状态,因此,也包括该角度为‑5°以上且5°以下的状态。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态,因此,也包括85°以上且95°以下的角度的状态。
[0085] 在本说明书中,“膜”和“层”可以相互调换。例如,有时可以将“导电层”换成为“导电膜”。与此同样,有时可以将“绝缘膜”换成为“绝缘层”。
[0086] 本公开中的“约”,是指不严格限定界限,允许工艺和测量误差范围内的数值。
[0087] 一种显示面板中的子像素包括:像素电路和发光器件。为了实现发光器件正常显示,像素电路要将发光器件的阳极进行重置。但是,一种显示面板中控制发光器件的阳极进行重置的信号的脉冲时间太短,不足以维持阳极重置的电压,降低了显示面板的使用寿命。
[0088] 图1为本公开实施例提供的显示面板的结构示意图。如图1所示,显示面板可以包括衬底,衬底包括:显示区100和位于显示区100外围的非显示区200。显示区可以设置有至少一条发光信号线E、至少一条第一复位信号线R和阵列排布的子像素,至少一个子像素包括:发光器件和像素电路;像素电路与发光器件的阳极连接。像素电路分别与第一复位信号线R和发光信号线R连接,第一复位信号线R用于向像素电路提供复位控制信号,以对发光器件的阳极进行复位,发光信号线R用于向像素电路提供发光控制信号,以向发光器件的阳极提供驱动电流。
[0089] 对于与同一像素电路连接的第一复位信号线R和发光信号线E,当第一复位信号线的信号为有效电平信号时,发光信号线的信号为无效电平信号,当第一复位信号线的信号为无效电平信号时,发光信号线的信号为有效电平信号。发光信号线的信号为无效电平信号的持续时间等于第一复位信号线的信号为有效电平信号的持续时间。
[0090] 在一种示例性实施例中,衬底可以为刚性衬底或柔性衬底,其中,刚性衬底可以为但不限于玻璃、金属箔片中的一种或多种;柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚、聚苯乙烯、聚酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。
[0091] 在一种示例性实施例中,发光器件L可以是有机电致发光二极管(OLED),包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
[0092] 在一种示例性实施例中,至少一条发光信号线沿第二方向延伸。且可以沿第一方向依次排布。至少一条第一复位信号线沿第二方向延伸,且沿第一方向依次排布。其中,第一方向与第二方向相交。
[0093] 在一种示例性实施例中,第一方向与第二方向相交指的是第一方向与第二方向之间的夹角约为70度至90度。第一方向和第二方向可以位于同一平面内。例如,第一方向可以为行方向;第二方向可以为列方向。
[0094] 在一种示例性实施例中,子像素包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3,第一子像素P1、第二子像素P2和第三子像素P3均包括像素电路和发光器件。第一子像素P1、第二子像素P2和第三子像素P3中的像素电路分别与扫描信号线、数据信号线和发光信号线连接,像素电路被配置为在扫描信号线和发光信号线的控制下,接收数据信号线传输的数据电压,向所述发光器件输出相应的电流。第一子像素P1、第二子像素P2和第三子像素P3中的发光器件分别与所在子像素的像素电路连接,发光器件被配置为响应所在子像素的像素电路输出的电流发出相应亮度的光。
[0095] 在一种示例性实施例中,多个子像素构成一个像素单元P,像素单元P中可以包括红色(R)子像素、绿色(G)子像素和蓝色(B)子像素,或者可以包括红色子像素、绿色子像素、蓝色子像素和白色子像素,本公开在此不做限定。在一种示例性实施例中,像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形。像素单元包括三个子像素时,三个子像素可以采用水平并列、竖直并列或品字方式排列,像素单元包括四个子像素时,四个子像素可以采用水平并列、竖直并列或正方形(Square)方式排列,本公开在此不做限定。
[0096] 本公开实施例提供的显示面板,包括:衬底,衬底包括:显示区和非显示区,显示区设置有至少一条发光信号线、至少一条第一复位信号线和阵列排布的子像素,至少一个子像素包括:发光器件和像素电路;像素电路与发光器件的阳极连接;像素电路分别与第一复位信号线和发光信号线连接,第一复位信号线用于向像素电路提供复位控制信号,以对发光器件的阳极进行复位,发光信号线用于向像素电路提供发光控制信号,以向发光器件的阳极提供驱动电流;对于与同一像素电路连接的第一复位信号线和发光信号线,当第一复位信号线的信号为有效电平信号时,发光信号线的信号为无效电平信号,当第一复位信号线的信号为无效电平信号时,发光信号线的信号为有效电平信号;发光信号线的信号为无效电平信号的持续时间等于第一复位信号线的信号为有效电平信号的持续时间。本公开通过第一复位信号线的信号为有效电平信号时,发光信号线的信号为无效电平信号,且发光信号线的信号为无效电平信号的持续时间等于第一复位信号线的信号为有效电平信号的持续时间延长了发光器件的阳极的复位时间,提升了显示面板的使用寿命。
[0097] 在一种示例性实施例中,显示区还设置有至少一条第二复位信号线、至少一条扫描信号线、至少一条初始信号线和至少一条数据信号线。
[0098] 在一种示例性实施例中,至少一条第二复位信号线沿第二方向延伸,且沿第一方向依次排布。至少一条扫描信号线沿第二方向延伸,且沿第一方向依次排布。至少一条初始信号线沿第二方向延伸,且沿第一方向依次排布。至少一条数据信号线沿第一方向延伸,且沿第二方向依次排布。
[0099] 在一种示例性实施例中,图2为一种像素电路的等效电路图。如图2所示,像素电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C和8个信号端(数据信号端DATA、扫描信号端GATE、第一复位端RST1、第二复位端RST2、发光信号端EM、初始信号端INIT、第一电源端VDD和第二电源端VSS)。
[0100] 在一种示例性实施例中,第一晶体管T1的控制极与第二复位端RST2连接,第一晶体管T1的第一极与初始信号端INIT连接,第一晶体管的第二极与第二节点N2连接。第二晶体管T2的控制极与扫描信号端GATE连接,第二晶体管T2的第一极与第二节点N2连接,第二晶体管T2的第二极与第三节点N3连接。第三晶体管T3的控制极与第二节点N2连接,即第三晶体管T3的控制极与存储电容C的第二端连接,第三晶体管T3的第一极与第一节点N1连接,第三晶体管T3的第二极与第三节点N3连接。第四晶体管T4的控制极与扫描信号端GATE连接,第四晶体管T4的第一极与数据信号端DATA连接,第四晶体管T4的第二极与第一节点N1连接。第五晶体管T5的控制极与发光信号端EM连接,第五晶体管T5的第一极与第一电源端VDD连接,第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号端EM连接,第六晶体管T6的第一极与第三节点N3连接,第六晶体管T6的第二极与发光器件L的第一极连接。第七晶体管T7的控制极与扫描信号端GATE连接,第七晶体管T7的第一极与初始信号端INIT连接,第七晶体管T7的第二极与发光器件L的第一极连接。存储电容C的第一端与第一电源端VDD连接,存储电容C的第二端与第二节点N2连接,即存储电容C的第二端与第三晶体管T3的控制极连接。
[0101] 在一种示例性实施例中,对于第i行第j列子像素中的像素电路,扫描信号端与第i条扫描信号线连接,第一复位端与第i条第一复位信号线连接,第二复位端与第i条第二复位信号线连接,初始信号端与第i条初始信号线连接,发光信号端与第i条发光信号线连接,数据信号端与第j条数据信号线连接,其中,1≤i≤M,1≤j≤N,M为子像素的总行数,N为子像素的总列数。
[0102] 在一种示例性实施例中,第一电源端VDD可以持续提供高电平信号,第二电源端VSS可以持续提供低电平信号。
[0103] 在一种示例性实施例中,初始信号端VINT的信号的电压值小于第二电源端VSS的电压值。
[0104] 在一种示例性实施例中,第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可以为开关晶体管。
[0105] 在一种示例性实施例中,第三晶体管T3可以称为驱动晶体管,第三晶体管T3根据控制极与第一极之间的电位差来确定在第一电源端VDD与第二电源端VSS之间流动的驱动电流。
[0106] 在一种示例性实施例中,第一晶体管T1到第七晶体管T7可以是P型晶体管,或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程,减少显示面板的工艺难度,提高产品的良率。示例性地,第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
[0107] 图3为一种像素电路的工作时序图。下面通过图2示例的像素电路的工作过程说明本公开示例性实施例,图2中的像素电路包括7个晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C和8个信号输入端(数据信号端DATA、扫描信号端GATE、第一复位端RST1、第二复位端RST2、发光信号端EM、初始信号端INIT、第一电源端VDD和第二电源端VSS),图3是以7个晶体管均为P型晶体管为例进行说明的。像素电路的工作过程可以包括:
[0108] 第一阶段A1,第一复位端RST1的信号为低电平信号,第二复位端RST2、扫描信号端GATE和发光信号端EM的信号为高电平信号。第一复位端RST1的信号为低电平信号,使第七晶体管T7导通,初始信号线INIT的信号提供至发光器件L的阳极,对发光器件L的阳极进行初始化(复位),清空其内部的预存电压,完成初始化,确保发光器件L不发光。第二复位端RST2、扫描信号端GATE和发光信号端EM的信号为高电平信号,使第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6截止,此阶段发光器件L不发光。
[0109] 第二阶段A2,第一复位端RST1和第二复位端RST2的信号为低电平信号,扫描信号端GATE和发光信号端EM的信号为高电平信号。第一复位端RST1的信号持续为低电平信号,使第七晶体管T7持续导通,初始信号线INIT的信号继续提供至发光器件L的阳极,持续对发光器件L的阳极进行初始化(复位)。第二复位端RST2的信号为低电平信号,使第一晶体管T1导通,初始信号线INIT的信号提供至第二节点N2,对存储电容C进行初始化,清除存储电容中原有数据电压。扫描信号端GATE和发光信号端EM的信号为高电平信号,使第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6第七晶体管T7截止,此阶段发光器件L不发光。
[0110] 第三阶段A3、称为数据写入阶段或者阈值补偿阶段,第一复位端RST1和扫描信号端GATE的信号为低电平信号,第二复位端RST2和发光信号端EM的信号为高电平信号,数据信号端DATA输出数据电压。此阶段由于第二节点的信号为低电平信号,因此第三晶体管T3导通。第一复位端RST1的信号持续为低电平信号,使第七晶体管T7持续导通,初始信号线INIT的信号继续提供至发光器件L的阳极,持续对发光器件L的阳极进行初始化(复位)。扫描信号端GATE的信号为低电平信号使第二晶体管T2和第四晶体管T4。第二晶体管T2和第四晶体管T4导通使得数据信号端DATA输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2,直至第二节点N2的电压为Vd‑|Vth|,Vd为数据信号端DATA输出的数据电压,Vth为第三晶体管T3的阈值电压。第二复位端RST2和发光信号端EM的信号为高电平信号,使第一晶体管T1、第五晶体管T5和第六晶体管T6截止。此阶段发光器件L不发光。
[0111] 第四阶段A4、称为发光阶段,发光信号端EM的信号为低电平信号,第一复位端RST1、第二复位端RST2和扫描信号端GATE的信号为高电平信号。发光信号端EM的信号为低电平信号,使第五晶体管T5和第六晶体管T6导通,第一电源端VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向发光器件L的阳极提供驱动电压,驱动发光器件L发光。第一复位端RST1、第二复位端RST2和发光信号端EM的信号为高电平信号,使第一晶体管T1、第二晶体管T2、第四晶体管T4和第七晶体管T7截止。
[0112] 在像素电路驱动过程中,流过第三晶体管T3(驱动晶体管)的驱动电流由第三晶体管T3的控制极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata‑|Vth|,因而第三晶体管T3的驱动电流满足:
[0113] I=K*(Vgs‑Vth)2=K*[(Vdd‑Vd+|Vth|)‑Vth]2=K*[(Vdd‑Vd]2
[0114] 其中,I为流过第三晶体管T3的驱动电流,也就是驱动OLED的驱动电流,K为常数,Vgs为第三晶体管T3的控制极和第一极之间的电压差,Vth为第三晶体管T3的阈值电压,Vd为数据信号端DATA输出的数据电压,Vdd为第一电源端VDD输出的电源电压。
[0115] 本公开中,第一复位端RST1的信号在第一阶段、第二阶段和第三阶段均为有效电平,仅在第四阶段为无效电平。发光信号端EM的信号则正好相反,在第一阶段、第二阶段和第三阶段均为无效电平,仅在第四阶段为有效电平。其中,第一复位端的信号为有效电平的持续时间等于发光信号端的信号为无效电平的持续时间。本公开提供的显示面板充分延长了维持发光器件L的阳极重置的电压的时间,提升了显示面板的使用寿命。
[0116] 在一些示例性实施例中,图4为一种示例性实施例提供的非显示区的局部示意图。如图4所示,非显示区设置有向发光信号线提供驱动信号的发光驱动电路10、向第一复位信号线提供驱动信号的第一复位驱动电路20、向扫描信号线提供驱动信号的扫描驱动电路30和向第二复位信号线提供驱动信号的第二复位驱动电路40。其中,发光驱动电路10、第一复位驱动电路20、扫描驱动电路30和第二复位驱动电路40统称为栅极驱动电路。
[0117] 发光驱动电路10位于显示区的侧面,第一复位驱动电路20位于发光驱动电路10和显示区之间;扫描驱动电路30位于第一复位驱动电路20和显示区之间;第二复位驱动电路40位于扫描驱动电路30和显示区之间。
[0118] 在一种示例性实施例中,发光驱动电路可以位于显示区的左侧和右侧,或者可以位于显示区的左侧,或者可以位于显示区的右侧。
[0119] 在一些示例性实施例中,栅极驱动电路可以设置在显示区的左侧或者右侧,时序控制器和源极驱动电路可以设置在显示区的上侧或者下侧。其中,源极驱动电路可以通过多条数据信号线向多列子像素提供数据信号。扫描驱动电路可以通过多条扫描信号线向多行子像素提供扫描信号。发光驱动电路可以通过多条发光信号线向多行子像素提供发光信号。第一复位驱动电路可以通过多条第一复位信号线向多行子像素提供第一复位信号。第二复位驱动电路可以通过多条第二复位信号线向多行子像素提供第二复位信号。
[0120] 在一种示例性实施例中,时序控制器可以将适合于源极驱动电路的规格的灰度值和控制信号提供到源极驱动电路,可以将适合于扫描驱动电路的规格的时钟信号、扫描起始信号等提供到扫描驱动电路,可以将适合于发光驱动电路的规格的时钟信号、发射停止信号等提供到发光驱动电路。
[0121] 在一种示例性实施例中,源极驱动电路可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据线的数据电压。
[0122] 在一种示例性实施例中,扫描驱动电路可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描线的扫描信号。例如,扫描驱动电路可以将扫描信号顺序地提供到扫描信号。例如,扫描驱动电路可以由多个级联的移位寄存器的构成,并且可以以在时钟信号的控制下让各个移位寄存器依次顺序地产生扫描信号。
[0123] 在一种示例性实施例中,发光驱动电路可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线的发光信号。例如,发光驱动电路可以将发光信号顺序地提供到发光信号线。例如,发光驱动电路可以由多个级联的移位寄存器的构成,并且可以以在时钟信号的控制下各个移位寄存器依次顺序地产生发光信号。
[0124] 在一种示例性实施例中,显示面板还可以包括:沿第一方向延伸的第一电源线和第二电源线。第一电源线持续提供高电平信号,第二电源线可以持续提供低电平信号。
[0125] 对于每个子像素中的像素电路,第一电源端与第一电源线连接,第二电源端与第二电源线连接。
[0126] 在一种示例性实施例中,如图4所示,显示面板还可以包括:发光初始信号线ESTV、第二发光时钟线ECK2、第一发光时钟线ECK1、第一高电平信号线VGH1、第一低电平信号线VGL1、第一复位初始信号线RSTV1、第二复位时钟线ECK2、第一复位时钟线RCK1、第二高电平信号线VGH2、第二低电平信号线VGL2、扫描初始信号线GSTV、第二扫描时钟线GCK2、第一扫描时钟线GCK1、第三高电平信号线VGH3、第三低电平信号线VGL3、第二复位初始信号线RSTV2、第三复位时钟线ECK3、第四复位时钟线RCK4、第四高电平信号线VGH4、第四低电平信号线VGL4。
[0127] 在一种示例性实施例中,第一高电平信号线VGH1、第二高电平信号线VGH2、第三高电平信号线VGH3和第四高电平信号线VGH4均持续提供高电平信号。第一低电平信号线VGL1、第二低电平信号线VGL2、第三低电平信号线VGL3和第四低电平信号线VGL4均持续提供低电平信号。
[0128] 在一种示例性实施例中,发光初始信号线ESTV、第二发光时钟线ECK2、第一发光时钟线ECK1和第一高电平信号线VGH1位于发光驱动电路远离显示区的一侧,第一低电平信号线VGL1位于发光移位寄存器靠近显示区的一侧。第二发光时钟线ECK2位于发光初始信号线ESTV靠近显示区的一侧,第一发光时钟线ECK1位于第二发光时钟线ECK2靠近显示区的一侧,第一高电平信号线VGH1位于第一发光时钟线ECK1靠近显示区的一侧。第一复位初始信号线RSTV1、第二复位时钟线ECK2、第一复位时钟线RCK1和第二高电平信号线VGH2位于第一复位驱动电路远离显示区的一侧,第二低电平信号线VGL2位于第一复位驱动电路靠近显示区的一侧。第一复位初始信号线RSTV1位于第一低电平信号线VGL1靠近显示区的一侧,第二复位时钟线RCK2位于第一复位初始信号线RSTV1靠近显示区的一侧,第一复位时钟线RCK1位于第二复位时钟线ECK2靠近显示区的一侧,第二高电平信号线VGH2位于第一复位时钟线RCK1靠近显示区的一侧。扫描初始信号线GSTV、第二扫描时钟线GCK2、第一扫描时钟线GCK1和第三高电平信号线VGH3位于扫描驱动电路远离显示区的一侧。扫描初始信号线GSTV位于第二低电平信号线VGL2靠近显示区的一侧,第二扫描时钟线GCK2位于扫描初始信号线GSTV靠近显示区的一侧,第一第一扫描时钟线GCK1位于第二扫描时钟线GCK2靠近显示区的一侧,第三高电平信号线VGH3位于第一扫描时钟线GCK1靠近显示区的一侧,第三低电平信号线VGL3位于第三高电平信号线VGH3靠近显示区的一侧。第二复位初始信号线RSTV2、第三复位时钟线ECK3、第四复位时钟线RCK4和第四高电平信号线VGH4位于第二复位驱动电路远离显示区的一侧。其中,第二复位初始信号线RSTV2位于第三低电平信号线VGL3靠近显示区的一侧,第四复位时钟线RCK4位于第二复位初始信号线RSTV2靠近显示区的一侧,第三复位时钟线ECK3位于第四复位时钟线RCK4靠近显示区的一侧,第四高电平信号线VGH4位于第三复位时钟线ECK3靠近显示区的一侧,第四低电平信号线VGL4位于第四高电平信号线VGH4靠近显示区的一侧。
[0129] 在一种示例性实施例中,发光驱动电路包括:多个发光移位寄存器,第一复位驱动电路包括:多个第一复位移位寄存器。其中,发光移位寄存器包括多个发光晶体管和多个发光电容,第一复位移位寄存器包括多个复位晶体管和多个复位电容;发光移位寄存器中的多个发光晶体管和多个发光电容之间的连接关系与第一复位移位寄存器中的多个复位晶体管和多个复位电容之间的连接关系相同。
[0130] 在一种示例性实施例中,发光移位寄存器中的多个发光晶体管和多个发光电容之间的连接关系与第一复位移位寄存器中的多个复位晶体管和多个复位电容之间的连接关系相同意味着发光移位寄存器的等效电路结构与第一复位移位寄存器的等效电路结构相同,本申请中的第一复位移位寄存器采用发光移位寄存器的等效电路结构,可以使得第一复位移位寄存器输出持续时间较长的脉冲信号,延长显示面板的使用寿命。
[0131] 在一种示例性实施例中,发光驱动电路中的多个发光移位寄存器级联。图5为一种发光移位寄存器的等效电路图。如图5所示,每个发光移位寄存器包括:第一发光晶体管ET1至第十发光晶体管ET10以及第一发光电容EC1至第三发光电容EC3。第一发光电容EC1包括:第一极板EC11和第二极板EC12。第二发光电容EC2包括:第一极板EC21和第二极板EC22。第三发光电容EC3包括:第一极板EC31和第二极板EC32。
[0132] 在一种示例性实施例中,第一发光晶体管ET1的控制极与第一节点E1连接,第一发光晶体管ET1的第一极与第一电源端VGH连接,第一发光晶体管ET1的第二极与第二发光晶体管ET2的第一极连接。第二发光晶体管ET1的控制极与第二时钟信号端CB连接,第二发光晶体管ET2的第二极与第二节点E2连接。第三发光晶体管ET3的控制极与第二节点E2连接,第三发光晶体管ET3的第一极与第一节点E1连接,第三发光晶体管ET3的第二极与第一时钟信号端CK连接。第四发光晶体管ET4的控制极与第一时钟信号端CK连接,第四发光晶体管ET4的第一极与信号输入端IN连接,第四发光晶体管ET4的第二极与第二节点E2连接。第五发光晶体管ET5的控制极与第一时钟信号端CK连接,第五发光晶体管ET5的第一极与第二电源端VGL连接,第五发光晶体管ET5的第二极与第一节点E1。第六发光晶体管ET6的控制极与第一节点E1连接,第六发光晶体管ET6的第一极与第二时钟信号端CB连接,第六发光晶体管ET6的第二极与第七发光晶体管ET7的第一极连接,第六发光晶体管ET6的第二极与第三节点E3连接。第七发光晶体管ET7的控制极与第二时钟信号端CB连接,第七发光晶体管ET7的第一极与第三节点E3连接,第七发光晶体管ET7的第二极与第四节点E4连接。第八发光晶体管ET8的控制极与第一节点E1连接,第八发光晶体管ET8的第一极与第四节点E4连接,第八发光晶体管ET8的第二极与第一电源端VGH连接。第九发光晶体管ET9的控制极与第四节点E4连接,第九发光晶体管ET9的第一极与第一电源端VGH连接,第九发光晶体管ET9的第二极与信号输出端OUT连接。第十发光晶体管ET10的控制极与第一节点E1连接,第十发光晶体管ET10的第一极与信号输出端OUT连接,第十发光晶体管ET10的第二极与第二电源端VGL连接。第一发光电容EC1的第一极板EC11与第四节点E4连接,第一发光电容EC1的第二极板EC12与第一电源端VGH连接。第二发光电容EC2的第一极板EC21与第一节点E1连接,第二发光电容EC2的第二极板EC22与第三节点E3连接。第三发光电容EC3的第一极板E31与第二节点E2连接,第三发光电容EC3的第二极板E32与第二时钟信号端CB连接。
[0133] 在一种示例性实施例中,第一电源端VGH可以持续提供高电平信号,第二电源端VGL可以持续提供低电平信号。
[0134] 在一种示例性实施例中,第一发光晶体管ET1至第十发光晶体管ET10可以是P型晶体管,或者可以是N型晶体管。发光驱动电路中采用相同类型的晶体管可以简化工艺流程,减少显示面板的工艺难度,提高产品的良率。
[0135] 在一种示例性实施例中,第一级发光移位寄存器的信号输入端与发光初始信号线ESTV连接,第i级发光移位寄存器的信号输出端与第i+1级发光移位寄存器的信号输入端连接。每一级发光移位寄存器的第一电源端与第一高电平信号线VGH1和第二高电平信号线VGH2连接。每一级发光移位寄存器的第二电源端与第一低电平信号线VGL1连接。奇数级移位寄存器的第一时钟信号端与第一发光时钟线ECK1连接,奇数级发光移位寄存器的第二时钟信号端与第二发光时钟线ECK2连接,偶数级发光移位寄存器的第一时钟信号端与第二发光时钟线ECK2连接,偶数级发光移位寄存器的第二时钟信号端与第一发光时钟线ECK1连接。
[0136] 图6为图5提供的发光移位寄存器的信号时序图。图6是以第一发光晶体管ET1至第十发光晶体管ET10为P型晶体管为例。如图6所示,一种示例性实施例提供的发光移位寄存器的工作过程可以包括:
[0137] 第一阶段B1,信号输入端IN和第二时钟信号端CB的信号为低电平信号,第一时钟信号端CK的信号为高电平信号。第一时钟信号端CK的信号为高电平信号,第四发光晶体管ET4和第五发光晶体管ET5截止,信号输入端IN的信号无法写入第二节点E2,第二电源端VGL的信号无法写入第一节点E1。在第三发光电容EC3的作用下,第二节点E2的信号保持为低电平信号,第三发光晶体管ET3、第八发光晶体管ET8和第十发光晶体管ET10导通,第一时钟信号端CK的高电平信号写入第一节点E1,第一发光晶体管ET1和第六发光晶体管ET6截止,第一电源端VGH的高电平信号写入第四节点E4,第二电源端VGL的低电平信号写入信号输出端OUT。第三节点E3的信号持续为高电平,第二时钟信号端CB的信号为低电平信号,第二发光晶体管ET2和第七发光晶体管ET7导通,第三节点E3的信号写入第四节点E4,第四节点E4的信号持续为高电平信号,第九发光晶体管ET9截止。此阶段信号输出端OUT输出低电平信号。
[0138] 第二阶段B2,第一时钟信号端CK的信号为低电平信号,信号输入端IN和第二时钟信号端CB的信号为高电平信号。第二时钟信号端CB的信号为高电平信号,第二发光晶体管ET2和第七发光晶体管ET7截止。第一时钟信号端CK的信号为低电平信号,第四发光晶体管ET4和第五发光晶体管ET5导通。信号输入端IN的高电平信号写入第二节点E2,第三发光晶体管ET3、第八发光晶体管ET8和第十发光晶体管ET10截止,第一时钟信号端CK的信号无法写入第一节点E1,第一电源端VGH的信号无法写入第四节点E4,第二电源端VGL的信号无法写入信号输出端OUT,第二电源端VGL的低电平信号写入第一节点E1,第一发光晶体管ET1和第六发光晶体管ET6导通,第二时钟信号端CB的信号写入第三节点E3。由于第七发光晶体管ET7截止,第三节点E3的信号无法写入第四节点E4。此阶段信号输出端OUT保持上移阶段的低电平信号。
[0139] 第三阶段B3,第二时钟信号端CB的信号为低电平信号,信号输入端IN和第一时钟信号端CK的信号为高电平信号。第一时钟信号端CK的信号为高电平信号,第四发光晶体管ET4和第五发光晶体管ET5截止,信号输入端IN的信号无法写入第二节点E2,第二电源端VGL的信号无法写入第一节点E1。在第三发光电容EC3的作用下,第二节点E2的信号保持上一阶段的高电平信号。在第二发光电容EC2的作用下,第一节点E1的信号保持上一阶段的低电平信号,第一发光晶体管ET1和第六发光晶体管ET6导通,第一电源端VGH的高电平信号写入第二节点E2,使得第二节点E2保持高电平信号,第二时钟信号端CB的低电平信号写入第三节点E3,第三节点E3的信号写入第四节点E4,第九发光晶体管E9导通,第一电源端VGH的高电平信号写入信号输出端OUT。此阶段信号输出端OUT输出高电平信号。
[0140] 第四阶段B4,第一时钟信号端CK的信号为低电平信号,信号输入端IN和第二时钟信号端CB的信号为高电平信号。第二时钟信号端CB的信号为高电平信号,第二发光晶体管ET2和第七发光晶体管ET7截止。第一时钟信号端CK的信号为低电平信号,第四发光晶体管ET4和第五发光晶体管ET5导通。信号输入端IN的高电平信号写入第二节点E2,第三发光晶体管ET3、第八发光晶体管ET8和第十发光晶体管ET10截止,第一时钟信号端CK的信号无法写入第一节点E1,第一电源端VGH的信号无法写入第四节点E4,第二电源端VGL的信号无法写入信号输出端OUT,第二电源端VGL的低电平信号写入第一节点E1,第一发光晶体管ET1和第六发光晶体管ET6导通,第二时钟信号端CB的信号写入第三节点E3。由于第七发光晶体管ET7截止,第三节点E3的信号无法写入第四节点E4。此阶段信号输出端OUT保持上一阶段的高电平信号。
[0141] 第五阶段B5,第一时钟信号端CK的信号为高电平信号,信号输入端IN和第二时钟信号端CB的信号为低电平信号。第一时钟信号端CK的信号为高电平信号,第四发光晶体管ET4和第五发光晶体管ET5截止,信号输入端IN的信号无法写入第二节点E2,第二电源端VGL的信号无法写入第一节点E1。在第三发光电容EC3的作用下,第二节点E2的信号保持上一阶段的高电平信号。在第二发光电容EC2的作用下,第一节点E1的信号保持上一阶段的低电平信号,第一发光晶体管ET1和第六发光晶体管ET6导通,第一电源端VGH的高电平信号写入第二节点E2,使得第二节点E2保持高电平信号,第二时钟信号端CB的低电平信号写入第三节点E3,第三节点E3的信号写入第四节点E4,第九发光晶体管E9导通,第一电源端VGH的高电平信号写入信号输出端OUT。此阶段信号输出端OUT输出高电平信号。
[0142] 在一种示例性实施例中,第一复位驱动电路中的多个第一复位移位寄存器级联。图7为一种第一复位移位寄存器的等效电路图。如图7所示,每个第一复位移位寄存器包括:
第一复位晶体管RT1至第十复位晶体管RT10以及第一复位电容RC1至第三复位电容RC3。第一复位电容RC1包括:第一极板RC11和第二极板RC12。第二复位电容RC2包括:第一极板RC21和第二极板RC22。第三复位电容RC3包括:第一极板RC31和第二极板RC32。
[0143] 在一种示例性实施例中,第一复位晶体管RT1的控制极与第一节点R1连接,第一复位晶体管RT1的第一极与第一电源端VGH连接,第一复位晶体管RT1的第二极与第二复位晶体管RT2的第一极连接。第二复位晶体管RT1的控制极与第二时钟信号端CB连接,第二复位晶体管RT2的第二极与第二节点R2连接。第三复位晶体管RT3的控制极与第二节点R2连接,第三复位晶体管RT3的第一极与第一节点R1连接,第三复位晶体管RT3的第二极与第一时钟信号端CK连接。第四复位晶体管RT4的控制极与第一时钟信号端CK连接,第四复位晶体管RT4的第一极与信号输入端IN连接,第四复位晶体管RT4的第二极与第二节点R2连接。第五复位晶体管RT5的控制极与第一时钟信号端CK连接,第五复位晶体管RT5的第一极与第二电源端VGL连接,第五复位晶体管RT5的第二极与第一节点R1。第六复位晶体管RT6的控制极与第一节点R1连接,第六复位晶体管RT6的第一极与第二时钟信号端CB连接,第六复位晶体管RT6的第二极与第七复位晶体管RT7的第一极连接,第六复位晶体管RT6的第二极与第三节点R3连接。第七复位晶体管RT7的控制极与第二时钟信号端CB连接,第七复位晶体管RT7的第一极与第三节点R3连接,第七复位晶体管RT7的第二极与第四节点R4连接。第八复位晶体管RT8的控制极与第一节点R1连接,第八复位晶体管RT8的第一极与第四节点R4连接,第八复位晶体管RT8的第二极与第一电源端VGH连接。第九复位晶体管RT9的控制极与第四节点R4连接,第九复位晶体管RT9的第一极与第一电源端VGH连接,第九复位晶体管RT9的第二极与信号输出端OUT连接。第十复位晶体管RT10的控制极与第一节点R1连接,第十复位晶体管RT10的第一极与信号输出端OUT连接,第十复位晶体管RT10的第二极与第二电源端VGL连接。第一复位电容RC1的第一极板RC11与第四节点R4连接,第一复位电容RC1的第二极板RC12与第一电源端VGH连接。第二复位电容RC2的第一极板RC21与第一节点R1连接,第二复位电容RC2的第二极板RC22与第三节点R3连接。第三复位电容RC3的第一极板R31与第二节点R2连接,第三复位电容RC3的第二极板R32与第二时钟信号端CB连接。
[0144] 在一种示例性实施例中,第一电源端VGH可以持续提供高电平信号,第二电源端VGL可以持续提供低电平信号。
[0145] 在一种示例性实施例中,第一复位晶体管RT1至第十复位晶体管RT10可以是P型晶体管,或者可以是N型晶体管。复位驱动电路中采用相同类型的晶体管可以简化工艺流程,减少显示面板的工艺难度,提高产品的良率。
[0146] 第一级第一复位移位寄存器的信号输入端与第一复位初始信号线RSTV1连接,第i级第一复位移位寄存器的信号输出端与第i+1级第一复位移位寄存器的信号输入端连接。每一级第一复位移位寄存器的第一电源端与第二高电平信号线VGH2和第三高电平信号线VGH3连接。每一级第一复位移位寄存器的第二电源端与第二低电平信号线VGL2连接。奇数级第一复位移位寄存器的第一时钟信号端与第一复位时钟线RCK1连接,奇数级第一复位移位寄存器的第二时钟信号端与第二复位时钟线RCK2连接,偶数级第一复位移位寄存器的第一时钟信号端与第二复位时钟线RCK2连接,偶数级第一复位移位寄存器的第二时钟信号端与第一复位时钟线RCK1连接。
[0147] 图8为图7提供的第一复位驱动电路的信号时序图。图8是以第一复位晶体管RT1至第十复位晶体管RT10为P型晶体管为例。如图8所示,一种示例性实施例提供的第一复位移位寄存器的工作过程可以包括:
[0148] 第一阶段C1,信号输入端IN和第二时钟信号端CB的信号为低电平信号,第一时钟信号端CK的信号为高电平信号。第二时钟信号端CB的信号为低电平信号,第二复位晶体管RT2和第七复位晶体管RT7导通。第一时钟信号端CK的信号为高电平信号,第四复位晶体管RT4和第五复位晶体管RT5截止,信号输入端IN的信号无法写入第二节点R2,第二电源端VGL的信号无法写入第一节点R1,第三复位晶体管RT3、第六复位晶体管RT6、第八复位晶体管RT8和第十复位晶体管RT10截止,信号输出端OUT保持上一阶段的高电平信号。
[0149] 第二阶段C2,信号输入端IN和第一时钟信号端CK的信号为低电平信号,第二时钟信号端CB的信号为高电平信号。第二时钟信号端CB的信号为高电平信号,第二复位晶体管RT2和第七复位晶体管RT7截止。第一时钟信号端CK的信号为低电平信号,第四复位晶体管RT4和第五复位晶体管RT5导通。信号输入端IN的低电平信号写入第二节点R2,第三复位晶体管RT3、第八复位晶体管RT8和第十复位晶体管RT10导通,第一时钟信号端CK的信号写入第一节点R1,第一电源端VGH的高电平信号写入第四节点R4,第九复位晶体管RT9截止,第二电源端VGL的低电平信号写入信号输出端OUT。第二电源端VGL的低电平信号写入第一节点R1,第一复位晶体管RT1和第六复位晶体管RT6导通,第二时钟信号端CB的高电平信号写入第三节点R3,由于第七复位晶体管RT7截止,第三节点R3的信号无法写入第四节点R4。此阶段信号输出端OUT输出低电平信号。
[0150] 第三阶段C3,信号输入端IN和第二时钟信号端CB的信号为低电平信号,第一时钟信号端CK的信号为高电平信号。第一时钟信号端CK的信号为高电平信号,第四复位晶体管RT4和第五复位晶体管RT5截止,信号输入端IN的信号无法写入第二节点R2,第二电源端VGL的信号无法写入第一节点R1。在第三复位电容的作用下,第二节点R2的信号保持为低电平信号,第三复位晶体管RT3、第八复位晶体管RT8和第十复位晶体管RT10导通,第一时钟信号端CK的高电平信号写入第一节点R1,第一复位晶体管RT1和第六复位晶体管RT6截止,第一电源端VGH的高电平信号写入第四节点R4,第二电源端VGL的低电平信号写入信号输出端OUT。第三节点R3的信号持续为高电平,第二时钟信号端CB的信号为低电平信号,第二复位晶体管RT2和第七复位晶体管RT7导通,第三节点R3的信号写入第四节点R4,第四节点R4的信号持续为高电平信号,第九复位晶体管RT9截止。此阶段信号输出端OUT输出低电平信号。
[0151] 第四阶段C4,第一时钟信号端CK的信号为低电平信号,信号输入端IN和第二时钟信号端CB的信号为高电平信号。第二时钟信号端CB的信号为高电平信号,第二复位晶体管RT2和第七复位晶体管RT7截止。第一时钟信号端CK的信号为低电平信号,第四复位晶体管RT4和第五复位晶体管RT5导通。信号输入端IN的高电平信号写入第二节点R2,第三复位晶体管RT3、第八复位晶体管RT8和第十复位晶体管RT10截止,第一时钟信号端CK的信号无法写入第一节点R1,第一电源端VGH的信号无法写入第四节点R4,第二电源端VGL的信号无法写入信号输出端OUT,第二电源端VGL的低电平信号写入第一节点R1,第一复位晶体管RT1和第六复位晶体管RT6导通,第二时钟信号端CB的信号写入第三节点R3。由于第七复位晶体管RT7截止,第三节点R3的信号无法写入第四节点R4。此阶段信号输出端OUT保持上移阶段的低电平信号。
[0152] 第五阶段C5,第二时钟信号端CB的信号为低电平信号,信号输入端IN和第一时钟信号端CK的信号为高电平信号。第一时钟信号端CK的信号为高电平信号,第四复位晶体管RT4和第五复位晶体管RT5截止,信号输入端IN的信号无法写入第二节点R2,第二电源端VGL的信号无法写入第一节点R1。在第三复位电容RC3的作用下,第二节点R2的信号保持上一阶段的高电平信号。在第二复位电容RC2的作用下,第一节点R1的信号保持上一阶段的低电平信号,第一复位晶体管RT1和第六复位晶体管RT6导通,第一电源端VGH的高电平信号写入第二节点R2,使得第二节点R2保持高电平信号,第二时钟信号端CB的低电平信号写入第三节点R3,第三节点R3的信号写入第四节点R4,第九复位晶体管R9导通,第一电源端VGH的高电平信号写入信号输出端OUT。此阶段信号输出端OUT输出高电平信号。
[0153] 第六阶段C6,第一时钟信号端CK的信号为低电平信号,信号输入端IN和第二时钟信号端CB的信号为高电平信号。第二时钟信号端CB的信号为高电平信号,第二复位晶体管RT2和第七复位晶体管RT7截止。第一时钟信号端CK的信号为低电平信号,第四复位晶体管RT4和第五复位晶体管RT5导通。信号输入端IN的高电平信号写入第二节点R2,第三复位晶体管RT3、第八复位晶体管RT8和第十复位晶体管RT10截止,第一时钟信号端CK的信号无法写入第一节点R1,第一电源端VGH的信号无法写入第四节点R4,第二电源端VGL的信号无法写入信号输出端OUT,第二电源端VGL的低电平信号写入第一节点R1,第一复位晶体管RT1和第六复位晶体管RT6导通,第二时钟信号端CB的信号写入第三节点R3。由于第七复位晶体管RT7截止,第三节点R3的信号无法写入第四节点R4。此阶段信号输出端OUT保持上一阶段的高电平信号。
[0154] 第六阶段C6之后,第一复位移位寄存器第五阶段和第六阶段交替进行,直至信号输入端IN的信号为低电平信号。
[0155] 本公开中的第一复位移位寄存器与发光移位寄存器相同,均为10T3C电路结构,使得第一复位移位寄存器可以输出持续时间较长的脉冲信号。
[0156] 在一种示例性实施例中,如图4所示,扫描驱动电路包括:多个级联的扫描移位寄存器。图9为一种扫描移位寄存器的等效电路图。如图9所示,扫描移位寄存器包括:第一扫描晶体管GT1至第八扫描晶体管GT8、第一扫描电容GC1和第二扫描电容GC2。第一扫描电容GC1包括:第一极板GC11和第二极板GC12,第二扫描电容GC2包括第一极板GC21和第二极板GC22。
[0157] 在一种示例性实施例中,第一扫描晶体管GT1的控制极与第一时钟信号端CK连接,第一扫描晶体管GT1的第一极与信号输入端IN连接,第一扫描晶体管GT1的第二极与第一节点G1连接。第二扫描晶体管GT2的控制极与第一节点G1连接,第二扫描晶体管GT2的第一极与第二节点G2连接,第二扫描晶体管GT2的第二极与第一时钟信号端CK连接。第三扫描晶体管GT3的控制极与第一时钟信号端CK连接,第三扫描晶体管GT3的第一极与第二电源端VGL连接,第三扫描晶体管GT3的第二极与第二节点G2连接。第四扫描晶体管GT4的控制极与第二节点G2连接,第四扫描晶体管GT4的第一极与第一电源端VGH连接,第四扫描晶体管GT4的第二极与信号输出端OUT连接。第五扫描晶体管GT5的控制极与第三节点G3连接,第五扫描晶体管GT5的第一极与信号输出端OUT连接,第五扫描晶体管GT5的第二极与第二时钟信号端CB连接。第六扫描晶体管GT6的控制极与第二节点G2连接,第六扫描晶体管GT6的第一极与第一电源端VGH连接,第六扫描晶体管GT6的第二极与第七扫描晶体管GT7的第一极连接。第七扫描晶体管GT7的控制极与第二时钟信号端CB连接,第七扫描晶体管GT7的第二极与第一节点G1连接。第八扫描晶体管GT8的控制极与第二电源端VGL连接,第八扫描晶体管GT8的第一极与第一节点G1连接,第八扫描晶体管GT8的第二极与第三节点G3连接。第一扫描电容GC1的第一极板GC11与第一电源端VGH连接,第一扫描电容GC1的第二极板GC12与第二节点G2连接。第二扫描电容GC2的第一极板GC21与信号输出端OUT连接,第二扫描电容GC2的第二极板GC22与第三节点G3连接。
[0158] 在一种示例性实施例中,第一电源端VGH可以持续提供高电平信号,第二电源端VGL可以持续提供低电平信号。
[0159] 在一种示例性实施例中,第一扫描晶体管GT1至第八扫描晶体管GT8可以是P型晶体管,或者可以是N型晶体管。扫描驱动电路中采用相同类型的晶体管可以简化工艺流程,减少显示面板的工艺难度,提高产品的良率。
[0160] 在一种示例性实施例中,第一级扫描移位寄存器的信号输入端与扫描初始信号线GSTV连接,第i级扫描移位寄存器的信号输出端与第i+1级扫描移位寄存器的信号输入端连接。每一级扫描移位寄存器的第一电源端与第三高电平信号线VGH3连接。每一级扫描移位寄存器的第二电源端与第三低电平信号线VGL3连接。奇数级扫描移位寄存器的第一时钟信号端与第一扫描时钟线GCK1连接,奇数级扫描移位寄存器的第二时钟信号端与第二扫描时钟线GCK2连接,偶数级扫描移位寄存器的第一时钟信号端与第二扫描时钟线GCK2连接,偶数级扫描移位寄存器的第二时钟信号端与第一扫描时钟线GCK1连接。
[0161] 图10为图9提供的扫描移位寄存器的信号时序图。图10是以第一扫描晶体管GT1至第八扫描晶体管GT8为P型晶体管为例。如图10所示,一种示例性实施例提供的扫描移位寄存器的工作过程可以包括:
[0162] 第一阶段D1,信号输入端IN和第一时钟信号端CK的信号为低电平信号,第二时钟信号端CB的信号为高电平信号。第一时钟信号端CK的信号为低电平信号,第一扫描晶体管GT1和第三扫描晶体管GT3导通,第八扫描晶体管GT8的信号接收第二电源端VGL的低电平信号持续导通。信号输入端IN的信号写入第一节点G1,第一节点G1的信号写入第三节点G3,第五扫描晶体管GT5导通,第二时钟信号端CB的信号经由第五扫描晶体管GT5传输至信号输出端OUT。另外,第二电源端VGL的低电平信号写入第二节点G2,第四扫描晶体管GT4和第六扫描晶体管GT6导通,第一电源端VGH的高电平信号写入信号输出端OUT。由于第二时钟信号端CB的信号为高电平信号,第七扫描晶体管GT7截止。此阶段信号输出端OUT的输出信号为高电平信号。
[0163] 第二阶段D2,信号输入端IN和第一时钟信号端CK的信号为高电平信号,第二时钟信号端CB的信号为低电平信号。第一时钟信号端CK的信号为高电平信号,第一扫描晶体管GT1和第三扫描晶体管GT3截止,第一节点G1持续为低电平信号,第八扫描晶体管GT8的信号接收第二电源端VGL的低电平信号持续导通。由于第二扫描电容GC2的自举作用,第五扫描晶体管GT5导通,第二时钟信号端CB的信号写入信号输出端OUT。另外,第一时钟信号端CK的信号为高电平,第二扫描晶体管GT2导通,第一时钟信号端CK的信号写入第二节点G2,由此,第四扫描晶体管GT4和第六扫描晶体管GT6均截止。此阶段信号输出端OUT的输出信号为低电平信号。
[0164] 第三阶段D3,第一时钟信号端CK的信号为低电平信号,信号输入端IN和第二时钟信号端CB的信号为高电平信号。第一时钟信号端CK的信号为低电平信号,第一扫描晶体管GT1和第三扫描晶体管GT3导通,信号输入端IN的信号写入第一节点G1,第二扫描晶体管GT2截止。由于第八扫描晶体管GT8持续导通,第一节点G1的信号写入第三节点G3,第五扫描晶体管GT5截止。第二电源端VGL的信号写入第二节点G2,第四扫描晶体管GT4和第六扫描晶体管GT6导通,第三电源端VGH的高电平信号写入信号输出端OUT。此阶段信号输出端OUT的输出信号为高电平信号。
[0165] 第四阶段D4,第二时钟信号端CB的信号为低电平信号,信号输入端IN和第一时钟信号端CK的信号为高电平信号。第一时钟信号端CK的信号为高电平信号,第一扫描晶体管GT1和第三扫描晶体管GT3截止,第一节点G1持续为上一阶段的高电平信号,第二扫描晶体管GT2截止。由于第八扫描晶体管GT8持续导通,第一节点G1的信号写入第三节点G3,第五扫描晶体管GT5截止。第二节点G2持续为低电平信号,第四扫描晶体管GT4和第六扫描晶体管GT6导通,第三电源端VGH的高电平信号写入信号输出端OUT。此阶段信号输出端OUT的输出信号为高电平信号。
[0166] 第四阶段D4之后,扫描移位寄存器第三阶段和第四阶段交替进行,直至信号输入端IN的信号为低电平信号。
[0167] 在一种示例性实施例中,如图4所示,第二复位驱动电路包括多个级联的第二复位移位寄存器。图11为一种第二复位驱动电路的等效电路图。如图11所示,第二复位移位寄存器包括:第十一复位晶体管RT11至第十八复位晶体管RT18、第三复位电容RC3和第四复位电容RC4。第三复位电容RC3包括第一极板RC31和第二极板RC32。第四复位电容RC4包括第一极板RC41和第二极板RC42。
[0168] 在一种示例性实施例中,第十一复位晶体管RT11的控制极与第一时钟信号端CK连接,第十一复位晶体管RT11的第一极与信号输入端IN连接,第十一复位晶体管RT11的第二极与第一节点R1连接。第十二复位晶体管RT12的控制极与第一节点R1连接,第十二复位晶体管RT12的第一极与第二节点R2连接,第十二复位晶体管RT12的第二极与第一时钟信号端CK连接。第十三复位晶体管RT13的控制极与第一时钟信号端CK连接,第十三复位晶体管RT13的第一极与第二电源端VGL连接,第十三复位晶体管RT13的第二极与第二节点R2连接。第十四复位晶体管RT14的控制极与第二节点R2连接,第十四复位晶体管RT14的第一极与第一电源端VGH连接,第十四复位晶体管RT14的第二极与信号输出端OUT连接。第十五复位晶体管RT15的控制极与第三节点R3连接,第十五复位晶体管RT15的第一极与信号输出端OUT连接,第十五复位晶体管RT15的第二极与第二时钟信号端CB连接。第十六复位晶体管RT16的控制极与第二节点R2连接,第十六复位晶体管RT16的第一极与第一电源端VGH连接,第十六复位晶体管RT16的第二极与第十七复位晶体管RT17的第一极连接。第十七复位晶体管RT17的控制极与第二时钟信号端CB连接,第十七复位晶体管RT17的第二极与第一节点R1连接。第十八复位晶体管RT18的控制极与第二电源端VGL连接,第十八复位晶体管RT18的第一极与第一节点R1连接,第十八复位晶体管RT18的第二极与第三节点R3连接。第三复位电容RC3的第一极板RC31与第一电源端VGH连接,第三复位电容RC3的第二极板RC32与第二节点R2连接。第四复位电容RC4的第一极板RC41与信号输出端OUT连接,第四复位电容RC4的第二极板RC42与第三节点R3连接。
[0169] 在一种示例性实施例中,第一电源端VGH可以持续提供高电平信号,第二电源端VGL可以持续提供低电平信号。
[0170] 在一种示例性实施例中,第十一复位晶体管RT11至第十八复位晶体管RT18可以是P型晶体管,或者可以是N型晶体管。复位驱动电路中采用相同类型的晶体管可以简化工艺流程,减少显示面板的工艺难度,提高产品的良率。
[0171] 在一种示例性实施例中,第一级第二复位移位寄存器的信号输入端与第二复位初始信号线RSTV2连接,第i级第二复位移位寄存器的信号输出端与第i+1级第二复位移位寄存器的信号输入端连接。每一级第二复位移位寄存器的第一电源端与第四高电平信号线VGH4连接。每一级第二复位移位寄存器的第二电源端与第四低电平信号线VGL4连接。奇数级第二复位移位寄存器的第一时钟信号端与第三复位时钟线RCK3连接,奇数级第二复位移位寄存器的第二时钟信号端与第四复位时钟线RCK4连接,偶数级第二复位移位寄存器的第一时钟信号端与第四复位时钟线RCK4连接,偶数级第二复位移位寄存器的第二时钟信号端与第三复位时钟线RCK3连接。
[0172] 图12为图11提供的第二复位移位寄存器的信号时序图。图12是以第十一复位晶体管RT11至第十八复位晶体管RT18为P型晶体管为例。如图12所示,一种示例性实施例提供的第二复位移位寄存器的工作过程可以包括:
[0173] 第一阶段E1,信号输入端IN和第一时钟信号端CK的信号为低电平信号,第二时钟信号端CB的信号为高电平信号。第一时钟信号端CK的信号为低电平信号,第十一复位晶体管RT11和第十三复位晶体管RT13导通,第十八复位晶体管RT18的信号接收第二电源端VGL的低电平信号持续导通。信号输入端IN的信号写入第一节点R1,第一节点R1的信号写入第三节点R3,第十五复位晶体管RT15导通,第二时钟信号端CB的信号经由第十五复位晶体管RT15传输至信号输出端OUT。另外,第二电源端VGL的低电平信号写入第二节点R2,第十四复位晶体管RT14和第十六复位晶体管RT16导通,第一电源端VGH的高电平信号写入信号输出端OUT。由于第二时钟信号端CB的信号为高电平信号,第十七复位晶体管RT17截止。此阶段信号输出端OUT的输出信号为高电平信号。
[0174] 第二阶段E2,信号输入端IN和第一时钟信号端CK的信号为高电平信号,第二时钟信号端CB的信号为低电平信号。第一时钟信号端CK的信号为高电平信号,第十一复位晶体管RT11和第十三复位晶体管RT13截止,第一节点R1持续为低电平信号,第十八复位晶体管RT18的信号接收第二电源端VGL的低电平信号持续导通。由于第四复位电容RC4的自举作用,第十五复位晶体管RT15导通,第二时钟信号端CB的信号写入信号输出端OUT。另外,第一时钟信号端CK的信号为高电平,第十二复位晶体管RT12导通,第一时钟信号端CK的信号写入第二节点R2,由此,第十四复位晶体管RT14和第十六复位晶体管RT16均截止。此阶段信号输出端OUT的输出信号为低电平信号。
[0175] 第三阶段E3,第一时钟信号端CK的信号为低电平信号,信号输入端IN和第二时钟信号端CB的信号为高电平信号。第一时钟信号端CK的信号为低电平信号,第十一复位晶体管RT11和第十三复位晶体管RT13导通,信号输入端IN的信号写入第一节点R1,第十二复位晶体管RT12截止。由于第十八复位晶体管RT18持续导通,第一节点R1的信号写入第三节点R3,第十五复位晶体管RT15截止。第二电源端VGL的信号写入第二节点R2,第十四复位晶体管RT14和第十六复位晶体管RT16导通,第三电源端VGH的高电平信号写入信号输出端OUT。此阶段信号输出端OUT的输出信号为高电平信号。
[0176] 第四阶段E4,第二时钟信号端CB的信号为低电平信号,信号输入端IN和第一时钟信号端CK的信号为高电平信号。第一时钟信号端CK的信号为高电平信号,第十一复位晶体管RT11和第十三复位晶体管RT13截止,第一节点R1持续为上一阶段的高电平信号,第十二复位晶体管RT12截止。由于第十八复位晶体管RT18持续导通,第一节点R1的信号写入第三节点R3,第十五复位晶体管RT15截止。第二节点R2持续为低电平信号,第十四复位晶体管RT14和第十六复位晶体管RT16导通,第三电源端VGH的高电平信号写入信号输出端OUT。此阶段信号输出端OUT的输出信号为高电平信号。
[0177] 第四阶段E4之后,第二复位移位寄存器第三阶段和第四阶段交替进行,直至信号输入端IN的信号为低电平信号。
[0178] 在一种示例性实施例中,扫描初始信号线GSTV可以包括:异层设置,且相互连接的第一子扫描初始信号线GSTV_1和第二子扫描初始信号线GSTV_2。
[0179] 在一种示例性实施例中,第一子扫描初始信号线GSTV_1在衬底上的正投影与第二子扫描初始信号线GSTV_2在衬底上的正投影至少部分重叠。
[0180] 在一种示例性实施例中,第一扫描时钟线GCK1可以包括:异层设置,且相互连接的第一子扫描时钟线GCK1_1和第二子扫描时钟线GCK1_2。
[0181] 在一种示例性实施例中,第一子扫描时钟线GCK1_1在衬底上的正投影与第二子扫描时钟线GCK1_2在衬底上的正投影至少部分重叠。
[0182] 在一种示例性实施例中,第二扫描时钟线GCK2可以包括:异层设置,且相互连接的第三子扫描时钟线GCK2_1和第四子扫描时钟线GCK2_2。
[0183] 在一种示例性实施例中,第三子扫描时钟线GCK2_1在衬底上的正投影与四子扫描时钟线GCK2_2在衬底上的正投影至少部分重叠。
[0184] 在一种示例性实施例中,第一复位初始信号线RSTV1可以包括:异层设置,且相互连接的第一子复位初始信号线RSTV1_1和第二子复位初始信号线RSTV1_2。
[0185] 在一种示例性实施例中,第一子复位初始信号线RSTV1_1在衬底上的正投影与第二子复位初始信号线RSTV1_2在衬底上的正投影至少部分重叠。
[0186] 在一种示例性实施例中,第一复位时钟线RCK1可以包括:异层设置,且相互连接的第一子复位时钟线RCK1_1和第二子复位时钟线RCK1_2。
[0187] 在一种示例性实施例中,第一子复位时钟线RCK1_1在衬底上的正投影与第二子复位时钟线RCK1_2在衬底上的正投影至少部分重叠。
[0188] 在一种示例性实施例中,第二复位时钟线RCK2可以包括:异层设置,且相互连接的第三子复位时钟线RCK2_1和第四子复位时钟线RCK2_2。
[0189] 在一种示例性实施例中,第三子复位时钟线RCK2_1在衬底上的正投影与第四子复位时钟线RCK2_2在衬底上的正投影至少部分重叠。
[0190] 在一种示例性实施例中,第二复位初始信号线RSTV2可以包括:异层设置,且相互连接的第三子复位初始信号线RSTV2_1和第四子复位初始信号线RSTV2_2。
[0191] 在一种示例性实施例中,第三子复位初始信号线RSTV2_1在衬底上的正投影与第四子复位初始信号线RSTV2_2在衬底上的正投影至少部分重叠。
[0192] 在一种示例性实施例中,第三复位时钟线ECK3可以包括:异层设置,且相互连接的第五子复位时钟线RCK3_1和第六子扫描时钟线RCK3_2。
[0193] 在一种示例性实施例中,第五子复位时钟线RCK3_1在衬底上的正投影与第六子扫描时钟线RCK3_2在衬底上的正投影至少部分重叠。
[0194] 在一种示例性实施例中,第四复位时钟线RCK4可以包括:异层设置,且相互连接的第七子复位时钟线RCK4_1和第八子扫描时钟线RCK4_2。
[0195] 在一种示例性实施例中,第七子复位时钟线RCK4_1在衬底上的正投影与第八子扫描时钟线RCK4_2在衬底上的正投影至少部分重叠。
[0196] 在一种示例性实施例中,非显示区还设置有第一连接电极至第十四连接电极。其中,第一连接电极至第六连接电极同层设置,第七连接电极至第九连接电极同层设置,第十连接电极至第十四连接电极同层设置。
[0197] 在一种示例性实施例中,第一连接电极与第二高电平信号线连接,第二连接电极分别与发光移位寄存器的信号输出端和第十连接电极连接,第三连接电极与第三高电平信号线连接,第四连接电极分别与第一复位移位寄存器的信号输出端和第十一连接电极连接,第五连接电极分别与扫描驱动电路的信号输出端和第十三连接电极连接,第六连接电极分别与第十二连接电极和第十四连接电极连接,第七连接电极分别与第十连接电极和第十二连接电极连接,第八连接电极分别与第二复位移位寄存器的信号输出端和第二复位信号线连接,第九连接电极分别与第十一连接电极和第一复位信号线连接,第十三连接电极与扫描信号线连接,第十四连接电极与发光信号线连接。
[0198] 在一种示例性实施例中,显示面板还可以包括:依次叠设在衬底上的驱动结构层和发光结构层。驱动结构层包括:依次叠设在衬底上的有源层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层、第四导电层、第五绝缘层和平坦层。
[0199] 图13为一种示例性实施例提供的显示面板的有源层的膜层示意图,图14为一种示例性实施例提供的显示面板的第一导电层的膜层示意图,图15为一种示例性实施例提供的显示面板的第二导电层的膜层示意图,图16为一种示例性实施例提供的显示面板的第三导电层的膜层示意图。图17为一种示例性实施例提供的显示面板的第四导电层的膜层示意图。
[0200] 在一种示例性实施例中,如图13所示,有源层可以包括:第一发光晶体管的有源层ET11至第十发光晶体管的有源层ET101。第一复位晶体管的有源层RT11至第十复位晶体管的有源层RT101。第一扫描晶体管的有源层GT11至第八扫描晶体管的有源层GT81。第十一复位晶体管的有源层RT111至第十八复位晶体管的有源层RT181。
[0201] 在一种示例性实施例中,第一发光晶体管的有源层ET11和第二发光晶体管的有源层ET21为一体成型结构。第六发光晶体管的有源层ET61和第七发光晶体管的有源层ET71为一体成型结构。第九发光晶体管的有源层ET91和第十发光晶体管的有源层ET101为一体成型结构。第一发光晶体管的有源层ET11、第二发光晶体管的有源层ET21、第三发光晶体管的有源层ET31、第四发光晶体管的有源层ET41、第五发光晶体管的有源层ET51、第六发光晶体管的有源层ET61、第八发光晶体管的有源层ET81、第九发光晶体管的有源层ET91和第十发光晶体管的有源层ET101沿第一方向延伸,第七发光晶体管的有源层ET71沿第二方向延伸。
[0202] 在一种示例性实施例中,第一发光晶体管的有源层与第二发光晶体管的有源层连接的可导电的部分复用为第一发光晶体管的第二极ET14和第二发光晶体管的第一极ET23。
[0203] 在一种示例性实施例中,第一复位晶体管的有源层RT11和第二复位晶体管的有源层RT21为一体成型结构。第六复位晶体管的有源层RT61和第七复位晶体管的有源层RT71为一体成型结构。第九复位晶体管的有源层RT91和第十复位晶体管的有源层RT101为一体成型结构。第一复位晶体管的有源层RT11、第二复位晶体管的有源层RT21、第三复位晶体管的有源层RT31、第四复位晶体管的有源层RT41、第五复位晶体管的有源层RT51、第六复位晶体管的有源层RT61、第八复位晶体管的有源层RT81、第九复位晶体管的有源层RT91和第十复位晶体管的有源层RT101沿第一方向延伸,第七复位晶体管的有源层RT71沿第二方向延伸。
[0204] 在一种示例性实施例中,第一复位晶体管的有源层与第二复位晶体管的有源层连接的可导电的部分复用为第一复位晶体管的第二极RT14和第二复位晶体管的第一极RT23。
[0205] 在一种示例性实施例中,第四扫描晶体管的有源层GT41和第五扫描晶体管的有源层GT51为一体成型结构。第六扫描晶体管的有源层GT61和第七扫描晶体管的有源层GT71为一体成型结构。第一扫描晶体管的有源层GT11至第八扫描晶体管的有源层GT81沿第一方向延伸。
[0206] 在一种示例性实施例中,第六扫描晶体管的有源层与第七扫描晶体管的有源层连接的可导电的部分复用为第六扫描晶体管的第二极GT64和第七扫描晶体管的第一极73。
[0207] 在一种示例性实施例中,第十四复位晶体管的有源层RT141和第十五复位晶体管的有源层RT151为一体成型结构。第十六复位晶体管的有源层RT161和第十七复位晶体管的有源层RT171为一体成型结构。第十一复位晶体管的有源层RT111至第十八复位晶体管的有源层RT181沿第一方向延伸。
[0208] 在一种示例性实施例中,第十六复位晶体管的有源层与第十七复位晶体管的有源层连接的可导电的部分复用为第十六复位晶体管的第二极RT164和第十七复位晶体管的第一极RT173。
[0209] 在一种示例性实施例中,如图14所示,第一导电层可以包括:第一发光晶体管的控制极ET12至第十发光晶体管的控制极ET102、第一发光电容的第一极板EC11、第二发光电容的第一极板EC21、第三发光电容的第一极板EC31、第一复位晶体管的控制极RT12至第十复位晶体管的控制极RT102、第一复位电容的第一极板RC11、第二复位电容的第一极板RC21、第三复位电容的第一极板RC31、第一扫描晶体管的控制极GT12至第八扫描晶体管的控制极GT82、第一扫描电容的第二极板GC12、第二扫描电容的第二极板GC22、第十一复位晶体管的控制极RT112至第十八复位晶体管的控制极RT182、第三复位电容的第二极板RC32和第四复位电容的第二极板RC42。
[0210] 在一种示例性实施例中,第四发光晶体管的控制极ET42和第五发光晶体管的控制极ET52为一体成型结构。第三发光晶体管的控制极ET32、第三发光电容的第一极板EC31、第十发光晶体管的控制极ET102和第八发光晶体管的控制极ET82为一体成型结构。第一发光晶体管的控制极ET12、第二发光电容的第一极板EC21、第六发光晶体管的控制极ET62为一体成型结构。第九发光晶体管的控制极ET92和第一发光电容的第一极板EC11为一体成型结构。
[0211] 在一种示例性实施例中,第四复位晶体管的控制极RT42和第五复位晶体管的控制极RT52为一体成型结构。第三复位晶体管的控制极RT32、第三复位电容的第一极板RC31、第十复位晶体管的控制极RT102和第八复位晶体管的控制极RT82为一体成型结构。第一复位晶体管的控制极RT12、第二复位电容的第一极板RC21、第六复位晶体管的控制极RT62为一体成型结构。第九复位晶体管的控制极RT92和第一复位电容的第一极板RC11为一体成型结构。
[0212] 在一种示例性实施例中,第一扫描晶体管的控制极GT12和第三扫描晶体管的控制极GT32为一体成型结构。第四扫描晶体管的控制极GT42、第六扫描晶体管的控制极GT62和第一扫描电容的第二极板GC12为一体成型结构。第五扫描晶体管的控制极GT52和第二扫描电容的第二极板GC22为一体成型结构。
[0213] 在一种示例性实施例中,第十一复位晶体管的控制极RT112和第十三复位晶体管的控制极RT132为一体成型结构。第十四复位晶体管的控制极RT142、第十四复位晶体管的控制极RT142和第三复位电容的第二极板RC32为一体成型结构。第十五复位晶体管的控制极RT152和第四复位电容的第二极板RC42为一体成型结构。
[0214] 在一种示例性实施例中,第一导电层还可以包括:沿第二方向延伸的第一连接电极VL1、第二连接电极VL2、第三连接电极VL3、第四连接电极VL4和第五连接电极VL5和第六连接电极VL6。
[0215] 在一种示例性实施例中,如图15所示,第二导电层可以包括:第一发光电容的第一极板EC12、第二发光电容的第二极板EC22、第三发光电容的第一极板EC32、第一复位电容的第二极板RC12、第二复位电容的第一极板RC22、第三复位电容的第二极板RC32、第一扫描电容的第一极板GC11、第二扫描电容的第二极板GC21、第三复位电容的第二极板RC31和第四复位电容的第二极板RC41。
[0216] 在一种示例性实施例中,如图15所示,第二导电层还可以包括:沿第二方向延伸的第七连接电极VL7、第八连接电极VL8和第九连接电极VL9。
[0217] 在一种示例性实施例中,如图16所示,第三导电层可以包括:第十连接电极VL10至第十四连接电极VL14、发光初始信号线ESTV、第二发光时钟线ECK2、第一发光时钟线ECK1、第一高电平信号线VGH1、第一低电平信号线VGL1、第一子复位初始信号线RSTV1_1、第三子复位时钟线RCK2_1、第一子复位时钟线RCK1_1、第二高电平信号线VGH2、第二低电平信号线VGL2、第一子扫描初始信号线GSTV1、第三子扫描时钟线GCK2_1、第一子扫描时钟线GCK1_1、第三高电平信号线VGH3、第三低电平信号线VGL3、第三子复位初始信号线RSTV2_1、第五子复位时钟线RCK3_1、第七子复位时钟线RCK4_1、第四高电平信号线VGH4、第四低电平信号线VGL4、第一发光晶体管的第一极ET13、第二发光晶体管的第二极ET24,第三发光晶体管的第一极ET33和第二极ET34,第四发光晶体管的第一极ET43和第二极ET44,第五发光晶体管的第一极ET53和第二极ET54,第六发光晶体管的第一极ET63和第二极ET64,第七发光晶体管的第一极ET73和第二极ET74,第八发光晶体管的第一极ET83和第二极ET84,第九发光晶体管的第一极ET93和第二极ET94,第十发光晶体管的第一极ET103和第二极ET104、第一复位晶体管的第一极RT13、第二复位晶体管的第二极RT24,第三复位晶体管的第一极RT33和第二极RT34,第四复位晶体管的第一极RT43和第二极RT44,第五复位晶体管的第一极RT53和第二极RT54,第六复位晶体管的第一极RT63和第二极RT64,第七复位晶体管的第一极RT73和第二极RT74,第八复位晶体管的第一极RT83和第二极RT84,第九复位晶体管的第一极RT93和第二极RT94,第十复位晶体管的第一极RT103和第二极RT104、第一扫描晶体管的第一极GT13和第二极GT14、第二扫描晶体管的第一极GT23和第二极GT24,第三扫描晶体管的第一极GT33和第二极GT34,第四扫描晶体管的第一极GT43和第二极GT44,第五扫描晶体管的第一极GT53和第二极GT54,第六扫描晶体管的第一极GT63、第七扫描晶体管的第二极GT74,第八扫描晶体管的第一极GT83和第二极GT84、第十一复位晶体管的第一极RT113和第二极RT114、第十二复位晶体管的第一极RT123和第二极RT124,第十三复位晶体管的第一极RT133和第二极RT134,第十四复位晶体管的第一极RT143和第二极RT144,第十五复位晶体管的第一极RT153和第二极RT154,第十六复位晶体管的第一极RT163、第十七复位晶体管的第二极RT174,第十八复位晶体管的第一极RT183和第二极RT184。
[0218] 在一种示例性实施例中,第二发光晶体管的第二极ET24和第四发光晶体管的第二极ET44为一体成型结构。第一高电平信号线VGH1和第一发光晶体管的第一极ET13为一体成型结构。第六发光晶体管的第二极ET64和第七发光晶体管的第一极ET73为一体成型结构。第五发光晶体管的第一极ET53、第十发光晶体管的第二极ET104和第一低电平信号线VGL1为一体成型结构。第三发光晶体管的第一极ET33和第五发光晶体管的第二极ET54为一体成型结构。第九发光晶体管的第二极ET94和第十发光晶体管的第一极ET103为一体成型结构。
[0219] 在一种示例性实施例中,第二复位晶体管的第二极RT24和第四复位晶体管的第二极RT44为一体成型结构。第二高电平信号线VGH2和第一复位晶体管的第一极RT13为一体成型结构。第六复位晶体管的第二极RT64和第七复位晶体管的第一极RT73为一体成型结构。第五复位晶体管的第一极RT53、第十复位晶体管的第二极RT104和第二低电平信号线VGL2为一体成型结构。第三复位晶体管的第一极RT33和第五复位晶体管的第二极RT54为一体成型结构。第九复位晶体管的第二极RT94和第十复位晶体管的第一极RT103为一体成型结构。
[0220] 在一种示例性实施例中,第一扫描晶体管的第二极GT14和第七扫描晶体管的第二极GT74为一体成型结构。第三扫描晶体管的第一极GT33和第三低电平信号线VGL3为一体成型结构。第六扫描晶体管的第一极GT63和第三高电平信号线VGH3为一体成型结构。第二扫描晶体管的第一极GT23和第三扫描晶体管的第二极GT34为一体成型结构。第四扫描晶体管的第二极GT44和第五扫描晶体管的第一极GT53为一体成型结构。
[0221] 在一种示例性实施例中,第十一复位晶体管的第二极RT114和第十七复位晶体管的第二极RT174为一体成型结构。第十三复位晶体管的第一极RT133和第四低电平信号线VGL4为一体成型结构。第六复位晶体管的第一极RT163和第四高电平信号线VGH4为一体成型结构。第十二复位晶体管的第一极RT123和第十三复位晶体管的第二极RT134为一体成型结构。第十四复位晶体管的第二极RT144和第十五复位晶体管的第一极RT153为一体成型结构。
[0222] 在一种示例性实施例中,如图17所示,第四导电层可以包括:第二子复位初始信号线RSTV1_2、第四子复位时钟线RCK2_2、第二子复位时钟线RCK1_2。第二子扫描初始信号线GSTV_2、第四子扫描时钟线GCK2_2、第二子扫描时钟线GCK1_2、第四子复位初始信号线RSTV2_2、第八子扫描时钟线RCK4_2和第六子扫描时钟线RCK3_2。
[0223] 图18为一种示例性实施例提供的显示面板的部分示意图。如图18所示,一种示例性实施例提供的显示面板还可以包括:位于第一导电层的第十五连接电极VL15至十七连接电极VL17以及位于第三导电层的第一连接线SR1、第二连接线SR2和第三连接线SR3。
[0224] 一种示例性实施例中,第十五连接电极VL15通过第二绝缘层和第三绝缘层上的过孔分别与第一复位初始信号线RSTV1中的第一子复位初始信号线和第一连接线SR1连接。
[0225] 一种示例性实施例中,第十六连接电极VL16通过第二绝缘层和第三绝缘层上的过孔分别与第二复位时钟线RCK2中的第三子复位时钟线和第二连接线SR2连接。
[0226] 一种示例性实施例中,第十七连接电极VL17通过第二绝缘层和第三绝缘层上的过孔分别与第一复位时钟线RCK1中的第一子复位时钟线和第三连接线SR3连接。
[0227] 在一种示例性实施例中,显示面板还可以包括:静电释放电路50、位于第二导电层的第三电源线SL1和位于第一导电层的第四电源线SL2。
[0228] 在一种示例性实施例中,第三电源线SL1和第四电源线SL2持续提供稳压信号。
[0229] 在一种示例性实施例中,静电释放电路可以为第二高电平信号线、第二第二低电平信号线、第三电源线SL1和第一复位时钟线RCK1中的第一子复位时钟线连接。
[0230] 在一种示例性实施例中,设置静电释放电路可以防止信号线中的静电积累而引起放电击穿导致损坏,以释放信号线中积累的静电,实现对信号线的保护。
[0231] 在一种示例性实施例中,静电释放电路可有多个,分别对信号线进行保护。
[0232] 在一种示例性实施例中,静电释放电路可以包括两个释放晶体管,其中,每个释放晶体管的一极都和自身的栅极连接,从而形成等效的二极管连接;而两个“二极管”之间连接要保护的信号线,两个“二极管”的另外两端分别连接一个高电平信号线和一个低电平信号线。由此,当信号线中因积累正电荷出现瞬时高压(如100V)时,其中一个“二极管”导通,释放信号线中的正电荷;而当信号线中因积累负电荷出现瞬时低压(如‑100V)时,另一个“二极管”导通,释放信号线中的负电荷。
[0233] 在一种示例性实施例中,有源层可以为金属氧化物层。金属氧化物层可以采用包含铟和的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物或者包含铟或镓和锌的氧化物。金属氧化物层可以单层,或者可以是双层,或者可以是多层。
[0234] 在一种示例性实施例中,第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料,如(Ag)、(Cu)、(Al)和钼(Mo)中的任意一种或更多种,或上述金属的合金材料,如铝钕合金(AlNd)或钼铌合金(MoNb),可以是单层结构,或者多层复合结构,如Mo/Cu/Mo等。
[0235] 在一种示例性实施例中,第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种,可以是单层、多层或复合层。
[0236] 在一种示例性实施例中,平坦层可以采用有机材料,透明导电薄膜可以采用氧化铟锡(ITO)或氧化铟锌(IZO)。
[0237] 在一种示例性实施例中,发光结构层可以包括:阳极、像素定义层、有机发光层和阴极,阳极通过孔与驱动晶体管的漏电极连接,有机发光层与阳极连接,阴极与有机发光层连接,有机发光层在阳极和阴极驱动下出射相应颜色的光线。
[0238] 在一种示例性实施例中,显示面板还可以包括:封装层。示例性地,封装层可以包括叠设的第一封装层、第二封装层和第三封装层,第一封装层和第三封装层可以采用无机材料,第二封装层可以采用有机材料,第二封装层设置在第一封装层和第三封装层之间,可以保证外界水汽无法进入发光器件。
[0239] 在一种示例性实施例中,有机发光层可以包括叠设的空穴注入层(Hole Injection Layer,简称HIL)、空穴传输层(Hole Transport Layer,简称HTL)、电子阻挡层(Electron Block Layer,简称EBL)、发光层(Emitting Layer,简称EML)、空穴阻挡层(Hole Block Layer,简称HBL)、电子传输层(Electron Transport Layer,简称ETL)和电子注入层(Electron Injection Layer,简称EIL)。在一种示例性实施例中,所有子像素的空穴注入层可以是连接在一起的共通层,所有子像素的电子注入层可以是连接在一起的共通层,所有子像素的空穴传输层可以是连接在一起的共通层,所有子像素的电子传输层可以是连接在一起的共通层,所有子像素的空穴阻挡层可以是连接在一起的共通层,相邻子像素的发光层可以有少量的交叠,或者可以是隔离的,相邻子像素的电子阻挡层可以有少量的交叠,或者可以是隔离的。
[0240] 在一种示例性实施例中,显示面板还可以包括其它膜层,如隔垫柱等,本公开在此不做限定。
[0241] 图19至图24为一种示例性实施例提供的显示面板的制备过程的示意图。下面结合图13、图9至图24说明一种示例性实施例提供的显示面板。
[0242] (1)在衬底形成有源层,包括:在衬底上沉积半导体薄膜,通过构图工艺对半导体薄膜进行构图,形成有源层。有源层包括:第一发光晶体管的有源层ET11至第十发光晶体管的有源层ET101。第一复位晶体管的有源层RT11至第十复位晶体管的有源层RT101。第一扫描晶体管的有源层GT11至第八扫描晶体管的有源层GT81。第十一复位晶体管的有源层RT111至第十八复位晶体管的有源层RT181。如图13所示。
[0243] 在一种示例性实施例中,第一发光晶体管的有源层ET11和第二发光晶体管的有源层ET21为一体成型结构。第六发光晶体管的有源层ET61和第七发光晶体管的有源层ET71为一体成型结构。第九发光晶体管的有源层ET91和第十发光晶体管的有源层ET101为一体成型结构。第一发光晶体管的有源层ET11、第二发光晶体管的有源层ET21、第三发光晶体管的有源层ET31、第四发光晶体管的有源层ET41、第五发光晶体管的有源层ET51、第六发光晶体管的有源层ET61、第八发光晶体管的有源层ET81、第九发光晶体管的有源层ET91和第十发光晶体管的有源层ET101沿第一方向延伸,第七发光晶体管的有源层ET71沿第二方向延伸。
[0244] 在一种示例性实施例中,第一复位晶体管的有源层RT11和第二复位晶体管的有源层RT21为一体成型结构。第六复位晶体管的有源层RT61和第七复位晶体管的有源层RT71为一体成型结构。第九复位晶体管的有源层RT91和第十复位晶体管的有源层RT101为一体成型结构。第一复位晶体管的有源层RT11、第二复位晶体管的有源层RT21、第三复位晶体管的有源层RT31、第四复位晶体管的有源层RT41、第五复位晶体管的有源层RT51、第六复位晶体管的有源层RT61、第八复位晶体管的有源层RT81、第九复位晶体管的有源层RT91和第十复位晶体管的有源层RT101沿第一方向延伸,第七复位晶体管的有源层RT71沿第二方向延伸。
[0245] 在一种示例性实施例中,第四扫描晶体管的有源层GT41和第五扫描晶体管的有源层GT51为一体成型结构。第六扫描晶体管的有源层GT61和第七扫描晶体管的有源层GT71为一体成型结构。第一扫描晶体管的有源层GT11至第八扫描晶体管的有源层GT81沿第一方向延伸。
[0246] 在一种示例性实施例中,第十四复位晶体管的有源层RT141和第十五复位晶体管的有源层RT151为一体成型结构。第十六复位晶体管的有源层RT161和第十七复位晶体管的有源层RT171为一体成型结构。第十一复位晶体管的有源层RT111至第十八复位晶体管的有源层RT181沿第一方向延伸。
[0247] (2)形成第一导电层,包括:在形成有有源层的衬底上沉积第一绝缘薄膜,通过构图工艺对第一绝缘薄膜进行构图,形成位于第一绝缘层。在第一绝缘层上沉积第一金属薄膜,通过构图工艺对第一金属薄膜进行构图,形成第一导电层。第一导电层包括:第一发光晶体管的控制极ET12至第十发光晶体管的控制极ET102、第一发光电容的第一极板EC11、第二发光电容的第一极板EC21、第三发光电容的第一极板EC31、第一复位晶体管的控制极RT12至第十复位晶体管的控制极RT102、第一复位电容的第一极板RC11、第二复位电容的第一极板RC21、第三复位电容的第一极板RC31、第一扫描晶体管的控制极GT12至第八扫描晶体管的控制极GT82、第一扫描电容的第二极板GC12、第二扫描电容的第二极板GC22、第十一复位晶体管的控制极RT112至第十八复位晶体管的控制极RT182、第三复位电容的第二极板RC32和第四复位电容的第二极板RC42、第一连接电极VL1、第二连接电极VL2、第三连接电极VL3、第四连接电极VL4和第五连接电极VL5、第六连接电极VL6、第十五连接电极、第十六连接电极、第十七连接电极和第四电源线,如图19所示,图19为形成第一导电层后的示意图。
[0248] 在一种示例性实施例中,第四发光晶体管的控制极ET42和第五发光晶体管的控制极ET52为一体成型结构。第三发光晶体管的控制极ET32、第三发光电容的第一极板EC31、第十发光晶体管的控制极ET102和第八发光晶体管的控制极ET82为一体成型结构。第一发光晶体管的控制极ET12、第二发光电容的第一极板EC21、第六发光晶体管的控制极ET62为一体成型结构。第九发光晶体管的控制极ET92和第一发光电容的第一极板EC11为一体成型结构。
[0249] 在一种示例性实施例中,第四复位晶体管的控制极RT42和第五复位晶体管的控制极RT52为一体成型结构。第三复位晶体管的控制极RT32、第三复位电容的第一极板RC31、第十复位晶体管的控制极RT102和第八复位晶体管的控制极RT82为一体成型结构。第一复位晶体管的控制极RT12、第二复位电容的第一极板RC21、第六复位晶体管的控制极RT62为一体成型结构。第九复位晶体管的控制极RT92和第一复位电容的第一极板RC11为一体成型结构。
[0250] 在一种示例性实施例中,第一扫描晶体管的控制极GT12和第三扫描晶体管的控制极GT32为一体成型结构。第四扫描晶体管的控制极GT42、第六扫描晶体管的控制极GT62和第一扫描电容的第二极板GC12为一体成型结构。第五扫描晶体管的控制极GT52和第二扫描电容的第二极板GC22为一体成型结构。
[0251] 在一种示例性实施例中,第十一复位晶体管的控制极RT112和第十三复位晶体管的控制极RT132为一体成型结构。第十四复位晶体管的控制极RT142、第十四复位晶体管的控制极RT142和第三复位电容的第二极板RC32为一体成型结构。第十五复位晶体管的控制极RT152和第四复位电容的第二极板RC42为一体成型结构。
[0252] (3)形成第二导电层,包括:在形成有第一导电层的衬底上,沉积第二绝缘薄膜,通过构图工艺对第二绝缘薄膜进行构图,形成第二绝缘层。在形成有第二绝缘层的衬底上沉积第二金属薄膜,通过构图工艺对第二金属薄膜进行构图,形成第二导电层。第二导电层包括:第一发光电容的第一极板EC12、第二发光电容的第二极板EC22、第三发光电容的第一极板EC32、第一复位电容的第二极板RC12、第二复位电容的第一极板RC22、第三复位电容的第二极板RC32、第一扫描电容的第一极板GC11、第二扫描电容的第二极板GC21、第三复位电容的第二极板RC31、第四复位电容的第二极板RC41、第七连接电极VL7、第八连接电极VL8、第九连接电极VL9和第三电源线,如图20所示,图20为形成第二导电层后的示意图。
[0253] (4)形成第三绝缘层,包括:在形成有第二导电层的衬底上,沉积第三绝缘薄膜,通过构图工艺对第三绝缘薄膜进行构图,形成第三绝缘层。其中,第一绝缘层、第二绝缘层和第三绝缘层开设有第一过孔V1至第三十六过孔V36。第二绝缘层和第三绝缘层开设有第三十七过孔V37至第六十八过孔V68。第三绝缘层开设有第六十九过孔V69至第八十一过孔V81,如图21所示,图21为形成第三绝缘层后的示意图。
[0254] 在一种示例性实施例中,第一过孔V1暴露出第四发光晶体管的有源层,第二过孔V2暴露出第五发光晶体管的有源层,第三过孔V3暴露出第三发光晶体管的有源层,第四过孔V4暴露出第二发光晶体管的有源层,第五过孔V5暴露出第一发光晶体管的有源层,第六过孔V6暴露出第七发光晶体管的有源层,第七过孔V7暴露出第六发光晶体管的有源层,第八过孔V8暴露出第十发光晶体管的有源层,第九过孔V9暴露出第九发光晶体管的有源层,第十过孔V10暴露出第八发光晶体管的有源层。第十一过孔V11暴露出第四复位晶体管的有源层,第十二过孔V12暴露出第五复位晶体管的有源层,第十三过孔V13暴露出第三复位晶体管的有源层,第十四过孔V14暴露出第二复位晶体管的有源层,第十五过孔V15暴露出第一复位晶体管的有源层,第十六过孔V16暴露出第七复位晶体管的有源层,第十七过孔V17暴露出第六复位晶体管的有源层,第十八过孔V18暴露出第十复位晶体管的有源层,第十九过孔V19暴露出第九复位晶体管的有源层,第二十过孔V20暴露出第八复位晶体管的有源层。第二十一过孔V21暴露出第一扫描晶体管的有源层,第二十二过孔V22暴露出第二扫描晶体管的有源层,第二十三过孔V23暴露出第三扫描晶体管的有源层,第二十四过孔V24暴露出第七扫描晶体管的有源层,第二十五过孔V25暴露出第六扫描晶体管的有源层,第二十六过孔V26暴露出第八扫描晶体管的有源层,第二十七过孔V27暴露出第五扫描晶体管的有源层,第二十八过孔V28暴露出第四扫描晶体管的有源层。第二十九过孔V29暴露出第十一复位晶体管的有源层,第三十过孔V30暴露出第十二复位晶体管的有源层,第三十一过孔V31暴露出第十三复位晶体管的有源层,第三十二过孔V32暴露出第十七复位晶体管的有源层,第三十三过孔V33暴露出第十六复位晶体管的有源层,第三十四过孔V34暴露出第十八复位晶体管的有源层,第三十五过孔V35暴露出第十五复位晶体管的有源层,第三十六过孔V36暴露出第十四复位晶体管的有源层。第三十七过孔V37暴露出第四发光晶体管的控制极,第三十八过孔V38暴露出第三发光晶体管的控制极,第三十九过孔V39暴露出第一发光晶体管的控制极,第四十过孔V40暴露出第二发光晶体管的控制极,第四十一过孔V41暴露出第七发光晶体管的控制极,第四十二过孔V42暴露出第九发光晶体管的控制极,第四十三过孔V43暴露出第一连接电极VL1,第四十四过孔V44暴露出第一发光电容的第一极板,第四十五过孔V45暴露出第二连接电极VL2,第四十六过孔V46暴露出第四复位晶体管的控制极。第四十七过孔V47暴露出第三复位晶体管的控制极,第四十八过孔V48暴露出第一复位晶体管的控制极,第四十九过孔V49暴露出第二复位晶体管的控制极,第五十过孔V50暴露出第七复位晶体管的控制极,第五十一过孔V51暴露出第九复位晶体管的控制极,第五十二过孔V52暴露出第三连接电极VL3,第五十三过孔V53暴露出第一复位电容的第一极板,第五十四过孔V54暴露出第四连接电极。第五十五过孔V55暴露出第一扫描晶体管的控制极,第五十六过孔V56暴露出第八扫描晶体管的控制极,第五十七过孔V57暴露出第二扫描晶体管的控制极,第五十八过孔V58暴露出第七扫描晶体管的控制极,第五十九过孔V59暴露出第六扫描晶体管的控制极,第六十过孔V60暴露出第五扫描晶体管的控制极,第六十一过孔V61暴露出第五连接电极VL5。第六十二过孔V62暴露出第十一复位晶体管的控制极,第六十三过孔V63暴露出第十八复位晶体管的控制极,第六十四过孔V64暴露出第十二复位晶体管的控制极,第六十五过孔V65暴露出第十七复位晶体管的控制极,第六十六过孔V66暴露出第十六复位晶体管的控制极,第六十七过孔V67暴露出第十五复位晶体管的控制极,第六十八过孔V68暴露出第六连接电极VL6。第六十九过孔V69暴露出第三发光电容的第二极板,第七十过孔V70暴露出第二发光电容的第二极板,第七十一过孔V71暴露出第一发光电容的第二极板,第七十二过孔V72暴露出第三复位电容的第二极板,第七十三过孔V73暴露出第二复位电容的第二极板,第七十四过孔V74暴露出第一复位电容的第二极板,第七十五过孔V75暴露出第二扫描电容的第一极板,第七十六过孔V76暴露出第一扫描电容的第一极板,第七十七过孔V77暴露出第七连接电极VL7,第七十八过孔V78暴露出第四复位电容的第一极板,第七十九过孔V79暴露出第三复位电容的第一极板,第八十过孔V80暴露出第八连接电极,第八十一过孔V81暴露出第九连接电极。
[0255] (5)形成第三导电层,包括:在形成有第三绝缘层的衬底上,沉积第三金属薄膜,通过构图工艺对第三金属薄膜进行构图,形成第三导电层。第三导电层包括:第十连接电极VL10至第十四连接电极VL14、发光初始信号线ESTV、第二发光时钟线ECK2、第一发光时钟线ECK1、第一高电平信号线VGH1、第一低电平信号线VGL1、第一子复位初始信号线RSTV1_1、第三子复位时钟线RCK2_1、第一子复位时钟线RCK1_1、第二高电平信号线VGH2、第二低电平信号线VGL2、第一子扫描初始信号线GSTV1、第三子扫描时钟线GCK2_1、第一子扫描时钟线GCK1_1、第三高电平信号线VGH3、第三低电平信号线VGL3、第三子复位初始信号线RSTV2_1、第五子复位时钟线RCK3_1、第七子复位时钟线RCK4_1、第四高电平信号线VGH4、第四低电平信号线VGL4、第一发光晶体管的第一极ET13、第二发光晶体管的第二极ET24,第三发光晶体管的第一极ET33和第二极ET34,第四发光晶体管的第一极ET43和第二极ET44,第五发光晶体管的第一极ET53和第二极ET54,第六发光晶体管的第一极ET63和第二极ET64,第七发光晶体管的第一极ET73和第二极ET74,第八发光晶体管的第一极ET83和第二极ET84,第九发光晶体管的第一极ET93和第二极ET94,第十发光晶体管的第一极ET103和第二极ET104、第一复位晶体管的第一极RT13、第二复位晶体管的第二极RT24,第三复位晶体管的第一极RT33和第二极RT34,第四复位晶体管的第一极RT43和第二极RT44,第五复位晶体管的第一极RT53和第二极RT54,第六复位晶体管的第一极RT63和第二极RT64,第七复位晶体管的第一极RT73和第二极RT74,第八复位晶体管的第一极RT83和第二极RT84,第九复位晶体管的第一极RT93和第二极RT94,第十复位晶体管的第一极RT103和第二极RT104、第一扫描晶体管的第一极GT13和第二极GT14、第二扫描晶体管的第一极GT23和第二极GT24,第三扫描晶体管的第一极GT33和第二极GT34,第四扫描晶体管的第一极GT43和第二极GT44,第五扫描晶体管的第一极GT53和第二极GT54,第六扫描晶体管的第一极GT63、第七扫描晶体管的第二极GT74,第八扫描晶体管的第一极GT83和第二极GT84、第十一复位晶体管的第一极RT113和第二极RT114、第十二复位晶体管的第一极RT123和第二极RT124,第十三复位晶体管的第一极RT133和第二极RT134,第十四复位晶体管的第一极RT143和第二极RT144,第十五复位晶体管的第一极RT153和第二极RT154,第十六复位晶体管的第一极RT163、第十七复位晶体管的第二极RT174,第十八复位晶体管的第一极RT183和第二极RT184、第一连接线、第二连接线和第三连接线,如图22所示,图22为形成第三导电层后的示意图。
[0256] 在一种示例性实施例中,第二发光晶体管的第二极ET24和第四发光晶体管的第二极ET44为一体成型结构。第一高电平信号线VGH1和第一发光晶体管的第一极ET13为一体成型结构。第六发光晶体管的第二极ET64和第七发光晶体管的第一极ET73为一体成型结构。第五发光晶体管的第一极ET53、第十发光晶体管的第二极ET104和第一低电平信号线VGL1为一体成型结构。第三发光晶体管的第一极ET33和第五发光晶体管的第二极ET54为一体成型结构。第九发光晶体管的第二极ET94和第十发光晶体管的第一极ET103为一体成型结构。
[0257] 在一种示例性实施例中,第二复位晶体管的第二极RT24和第四复位晶体管的第二极RT44为一体成型结构。第二高电平信号线VGH2和第一复位晶体管的第一极RT13为一体成型结构。第六复位晶体管的第二极RT64和第七复位晶体管的第一极RT73为一体成型结构。第五复位晶体管的第一极RT53、第十复位晶体管的第二极RT104和第二低电平信号线VGL2为一体成型结构。第三复位晶体管的第一极RT33和第五复位晶体管的第二极RT54为一体成型结构。第九复位晶体管的第二极RT94和第十复位晶体管的第一极RT103为一体成型结构。
[0258] 在一种示例性实施例中,第一扫描晶体管的第二极GT14和第七扫描晶体管的第二极GT74为一体成型结构。第三扫描晶体管的第一极GT33和第三低电平信号线VGL3为一体成型结构。第六扫描晶体管的第一极GT63和第三高电平信号线VGH3为一体成型结构。第二扫描晶体管的第一极GT23和第三扫描晶体管的第二极GT34为一体成型结构。第四扫描晶体管的第二极GT44和第五扫描晶体管的第一极GT53为一体成型结构。
[0259] 在一种示例性实施例中,第十一复位晶体管的第二极RT114和第十七复位晶体管的第二极RT174为一体成型结构。第十三复位晶体管的第一极RT133和第四低电平信号线VGL4为一体成型结构。第六复位晶体管的第一极RT163和第四高电平信号线VGH4为一体成型结构。第十二复位晶体管的第一极RT123和第十三复位晶体管的第二极RT134为一体成型结构。第十四复位晶体管的第二极RT144和第十五复位晶体管的第一极RT153为一体成型结构。
[0260] 在一种示例性实施例中,第四发光晶体管的第一极ET43和第四发光晶体管的第二极ET44通过第一过孔与第四发光晶体管的有源层连接。第五发光晶体管的第一极ET53和第五发光晶体管的第二极ET54通过第二过孔与第五发光晶体管的有源层连接。第三发光晶体管的第一极ET33和第三发光晶体管的第二极ET34通过第三过孔与第三发光晶体管的有源层连接。第二发光晶体管的第二极ET24通过第四过孔与第二发光晶体管的有源层连接。第一发光晶体管的第一极ET13通过第五过孔与第一发光晶体管的有源层连接。第七发光晶体管的第一极ET73和第七发光晶体管的第二极ET74通过第六过孔与第七发光晶体管的有源层连接。第六发光晶体管的第一极ET63和第六发光晶体管的第二极ET64通过第七过孔与第六发光晶体管的有源层连接。第十发光晶体管的第一极ET103和第十发光晶体管的第二极ET104通过第八过孔与第十发光晶体管的有源层连接。第九发光晶体管的第一极ET93和第九发光晶体管的第二极ET94通过第九过孔与第九发光晶体管的有源层连接。第八发光晶体管的第一极ET83和第八发光晶体管的第二极ET84通过第十过孔与第八发光晶体管的有源层连接。第四发光晶体管的控制极通过第三十七过孔分别与一个发光时钟线和第三发光晶体管的第二极ET34连接。第四发光晶体管的第二极ET44通过第三十八过孔与第三发光晶体管的控制极连接。第三发光晶体管的第一极ET33通过第三十九过孔与第一发光晶体管的控制极连接。第二发光晶体管的控制极通过第四十过孔分别与另一发光时钟线和第六发光晶体管的第一极ET63连接。第六发光晶体管的第一极ET63通过第四十一过孔与第七发光晶体管的控制极连接。第七发光晶体管的第二极ET74通过第四十二过孔与第九发光晶体管的控制极连接。第一连接电极VL1通过第四十三过孔分别与第八发光晶体管的第二极ET84和第二高电平信号线VGH2连接。第八发光晶体管的第一极ET83通过第四十四过孔与第一发光电容的第一极板连接。第九发光晶体管的第二极ET94通过第四十五过孔与第二连接电极VL2连接。第六发光晶体管的第一极ET63通过第六十九过孔与第三发光电容的第二极板连接。第七发光晶体管的第一极ET73通过第七十过孔与第二发光电容的第二极板连接。第一发光电容的第二极板通过第七十一过孔分别与第九发光晶体管的第一极ET93和第二高电平信号线VGH2连接。
[0261] 在一种示例性实施例中,第四复位晶体管的第一极RT43和第四复位晶体管的第二极RT44通过第十一过孔与第四复位晶体管的有源层连接。第五复位晶体管的第一极RT53和第五复位晶体管的第二极RT54通过第十二过孔与第五复位晶体管的有源层连接。第三复位晶体管的第一极RT33和第三复位晶体管的第二极RT34通过第十三过孔与第三复位晶体管的有源层连接。第二复位晶体管的第二极RT24通过第十四过孔与第二复位晶体管的有源层连接。第一复位晶体管的第一极RT13通过第十五过孔与第一复位晶体管的有源层连接。第七复位晶体管的第一极RT73和第七复位晶体管的第二极RT74通过第十六过孔与第七复位晶体管的有源层连接。第六复位晶体管的第一极RT63和第六复位晶体管的第二极RT64通过第十七过孔与第六复位晶体管的有源层连接。第十复位晶体管的第一极RT103和第十复位晶体管的第二极RT104通过第十八过孔与第十复位晶体管的有源层连接。第九复位晶体管的第一极RT93和第九复位晶体管的第二极RT94通过第十九过孔与第九复位晶体管的有源层连接。第八复位晶体管的第一极RT83和第八复位晶体管的第二极RT84通过第二十过孔与第八复位晶体管的有源层连接。第四复位晶体管的控制极通过第四十六过孔分别与一个复位时钟线和第三复位晶体管的第二极RT34连接。第四复位晶体管的第二极RT44通过第四十七过孔与第三复位晶体管的控制极连接。第三复位晶体管的第一极RT33通过第四十八过孔与第一复位晶体管的控制极连接。第二复位晶体管的控制极通过第四十九过孔分别与另一复位时钟线和第六复位晶体管的第一极RT63连接。第六复位晶体管的第一极RT63通过第五十过孔与第七复位晶体管的控制极连接。第七复位晶体管的第二极RT74通过第五十一过孔与第九复位晶体管的控制极连接。第三连接电极VL3通过第五十二过孔分别与第八复位晶体管的第二极RT84和第三高电平信号线VGH3连接。第八复位晶体管的第一极RT83通过第五十三过孔与第一复位电容的第一极板连接。第九复位晶体管的第二极RT94通过第五十四过孔与第四连接电极VL4连接。第六复位晶体管的第一极RT63通过第七十二过孔与第三复位电容的第二极板连接。第七复位晶体管的第一极RT73通过第七十三过孔与第二复位电容的第二极板连接。第一复位电容的第二极板通过第七十四过孔分别与第九复位晶体管的第一极RT93和第三高电平信号线VGH3连接。
[0262] 在一种示例性实施例中,第一扫描晶体管的第一极GT13和第一扫描晶体管的第二极GT14通过第二十一过孔与第一扫描晶体管的有源层连接。第二扫描晶体管的第一极GT23和第二扫描晶体管的第二极GT24通过第二十二过孔与第二扫描晶体管的有源层连接。第三扫描晶体管的第一极GT33和第三扫描晶体管的第二极GT34通过第二十三过孔与第三扫描晶体管的有源层连接。第七扫描晶体管的第二极GT74通过第二十四过孔与第七扫描晶体管的有源层连接。第六扫描晶体管的第一极GT63通过第二十五过孔与第六扫描晶体管的有源层连接。第八扫描晶体管的第一极GT83和第八扫描晶体管的第二极GT84通过第二十六过孔与第八扫描晶体管的有源层连接。第五扫描晶体管的第一极GT53和第五扫描晶体管的第二极GT54提供第二十七过孔与第五扫描晶体管的有源层连接。第四扫描晶体管的第一极GT43和第四扫描晶体管的第二极GT44通过第二十八过孔与第四扫描晶体管的有源层连接。第一扫描晶体管的控制极提供第五十五过孔与一个扫描时钟线和第二扫描晶体管的第二极GT24连接。第三低电平信号线VGL3通过第五十六过孔与第八扫描晶体管的控制极连接。第二扫描晶体管的控制极通过第五十七过孔分别与第一扫描晶体管的第二极GT14和第八扫描晶体管的第一极GT83连接。第七扫描晶体管的控制极通过第五十八过孔与另一扫描时钟线和第五扫描晶体管的第二极GT54连接。第二扫描晶体管的第一极GT23通过第五十九过孔与第六扫描晶体管的控制极连接。第八扫描晶体管的第二极GT84通过第六十过孔与第五扫描晶体管的控制极连接。第五连接电极VL5通过第六十一过孔分别与第十三连接电极VL13和第四扫描晶体管的第二极GT44连接。第五扫描晶体管的第一极GT53通过第七十五过孔与第二扫描电容的第一极板连接。第一扫描电容的第一极板通过第七十六过孔分别与第四扫描晶体管的第一极GT43和第六扫描晶体管的第一极GT63连接。第七连接电极VL7通过第七十七过孔与第十连接电极和第十二连接电极连接。
[0263] 在一种示例性实施例中,第十一复位晶体管的第一极RT113和第十一复位晶体管的第二极RT114通过第二十九过孔与第十一复位晶体管的有源层连接。第十二复位晶体管的第一极RT123和第二复位晶体管的第二极RT124通过第三十过孔与第十二复位晶体管的有源层连接。第十三复位晶体管的第一极RT133和第十三复位晶体管的第二极RT134通过第三十一过孔与第十三复位晶体管的有源层连接。第十七复位晶体管的第二极RT174通过第三十二过孔与第十七复位晶体管的有源层连接。第十六复位晶体管的第一极RT163通过第三十三过孔与第十六复位晶体管的有源层连接。第十八复位晶体管的第一极RT183和第十八复位晶体管的第二极RT184通过第三十四过孔与第十八复位晶体管的有源层连接。第十五复位晶体管的第一极RT153和第十五复位晶体管的第二极RT154提供第三十五过孔与第十五复位晶体管的有源层连接。第十四复位晶体管的第一极RT143和第十四复位晶体管的第二极RT144通过第三十六过孔与第十四复位晶体管的有源层连接。第十一复位晶体管的控制极提供第六十二过孔与一个复位时钟线和第十二复位晶体管的第二极RT124连接。第四低电平信号线VGL4通过第六十三过孔与第十八复位晶体管的控制极连接。第十二复位晶体管的控制极通过第六十四过孔分别与第十一复位晶体管的第二极RT114和第十八复位晶体管的第一极RT183连接。第十七复位晶体管的控制极通过第六十五过孔与另一复位时钟线和第十五复位晶体管的第二极RT154连接。第十二复位晶体管的第一极RT123通过第六十六过孔与第十六复位晶体管的控制极连接。第十八复位晶体管的第二极RT184通过第六十七过孔与第十五复位晶体管的控制极连接。第六连接电极VL6通过第六十八过孔分别与第十二连接电极VL12和第十四连接电极VL14。第十五复位晶体管的第一极RT153通过第七十八过孔与第四复位电容的第一极板连接。第三复位电容的第一极板通过第七十九过孔分别与第十四复位晶体管的第一极RT143和第十六复位晶体管的第一极RT163连接。第八连接电极VL8通过过孔第八十过孔与第十四复位晶体管的第二极RT144。第九连接电极VL9通过第八十一过孔与第十一连接电极VL11连接。
[0264] (6)形成第四绝缘层,包括:在形成有第三导电层的衬底上,沉积第四绝缘薄膜,通过构图工艺对第四绝缘薄膜进行构图,形成第四绝缘层。其中,第四绝缘层开设有第八十二过孔V82至第九十过孔V90。如图23所示,图23为形成第四绝缘层后的示意图。
[0265] 第八十二过孔V82暴露出第一子复位初始信号线。第八十三过孔V83暴露出第四子复位时钟线。第八十四过孔V84暴露出第一子复位时钟线。第八十五过孔V85暴露出第一子扫描初始信号线。第八十六过孔V86暴露出第三子扫描时钟线。第八十七过孔V87暴露出第一子扫描时钟线。第八十八过孔V88暴露出第三子复位初始信号线。第八十九过孔V89暴露出第七子复位时钟线。第九十过孔V90暴露出第五子复位时钟线。
[0266] (7)形成第四导电层,包括:在形成有第四绝缘层的衬底上,沉积第四金属薄膜,通过构图工艺对第四金属薄膜进行构图,形成第四导电层。第四导电层包括:第二子复位初始信号线RSTV1_2、第四子复位时钟线RCK2_2、第二子复位时钟线RCK1_2。第二子扫描初始信号线GSTV_2、第四子扫描时钟线GCK2_2、第二子扫描时钟线GCK1_2、第四子复位初始信号线RSTV2_2、第八子扫描时钟线RCK4_2和第六子扫描时钟线RCK3_2,如图24所示,图24为形成第四导电层后的示意图。
[0267] 在一种示例性实施例中,第二子复位初始信号线RSTV1_2通过第八十二过孔与第一子复位初始信号线连接。第四子复位时钟线RCK2_2通过第八十三过孔与第三子复位时钟线RCK2_1连接。第二子复位时钟线RCK1_2通过第八十四过孔与第一子复位时钟线RCK1_1连接。第二子扫描初始信号线GSTV_2通过第八十五过孔与第一子扫描初始信号线连接。第四子扫描时钟线GCK2_2通过第八十六过孔与第三子扫描时钟线连接。第二子扫描时钟线GCK1_2通过第八十七过孔与第一子扫描时钟线连接。第四子复位初始信号线RSTV2_2通过第八十八过孔与第三子复位初始信号线连接。第八子扫描时钟线RCK4_2通过第八十九过孔与第七子复位时钟线连接。第六子扫描时钟线RCK3_2通过第九十过孔与第五子复位时钟线连接。
[0268] (8)形成平坦层,包括:在形成有第四导电层的衬底上,沉积第四绝缘薄膜,通过构图工艺对第五绝缘薄膜进行构图,形成第五绝缘层。在形成有第五绝缘层的衬底上涂覆平坦薄膜,通过平坦薄膜的掩膜、曝光和显影,形成平坦层。
[0269] (9)形成透明导电层,包括:在形成有平坦层的衬底上,沉积透明导电薄膜,通过构图工艺对透明导电薄膜进行构图,形成透明导电层。透明导电层包括第一电极,第一电极形成在每个发光器件中。
[0270] (10)形成像素定义层,包括:在形成透明导电层的衬底上涂覆像素定义薄膜,通过掩膜、曝光和显影工艺形成像素定义层(Pixel Define Layer),像素定义层形成在每个发光器件中,每个发光器件中的像素定义层形成有暴露出第一电极的开口区域。
[0271] (11)形成有机发光层,包括:在形成的像素定义层的开口区域内和像素定义层上形成有机发光层,有机发光层与第一电极连接。
[0272] (12)形成第二电极,包括:在形成有机发光层的衬底上涂覆导电薄膜,通过构图工艺对导电薄膜进行构图,形成第二电极。第二电极覆盖每个发光器件中的有机发光层。第二电极与有机发光层连接。
[0273] (13)形成封装层,在形成第二电极的衬底上形成封装层,封装层包括无机材料的第一封装层、有机材料的第二封装层和无机材料的第三封装层,第一封装层设置在第二电极上,第二封装层设置在第一封装层上,第三封装层设置在第二封装层上,形成无机材料/有机材料/无机材料的叠层结构。
[0274] 在一种示例性实施例中,像素定义层可以采用聚酰亚胺、亚克或聚对苯二甲酸乙二醇酯。
[0275] 在一种示例性实施例中,第二电极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或更多种,或可以采用上述金属中任意一种或多种制成的合金。
[0276] 本公开实施例还提供一种显示装置,包括:显示面板。
[0277] 在一种示例性实施例中,显示装置可以为显示器、电视、手机、平板电脑、导航仪、数码相框、可穿戴显示产品具有任何显示功能的产品或者部件。
[0278] 显示面板为前述任一个实施例提供的显示面板,实现原理和实现效果类似,在此不再赘述。
[0279] 本公开中的附图只涉及本公开实施例涉及到的结构,其他结构可参考通常设计。
[0280] 为了清晰起见,在用于描述本公开的实施例的附图中,层或微结构的厚度和尺寸被放大。可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
[0281] 虽然本公开所揭露的实施方式如上,但所述的内容仅为便于理解本公开而采用的实施方式,并非用以限定本公开。任何本公开所属领域内的技术人员,在不脱离本公开所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本公开的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
QQ群二维码
意见反馈