一种高PSRR低压差线性稳压器电路 |
|||||||
| 申请号 | CN202311672260.9 | 申请日 | 2023-12-07 | 公开(公告)号 | CN117742428A | 公开(公告)日 | 2024-03-22 |
| 申请人 | 中国电子科技集团公司第五十八研究所; | 发明人 | 黄立朝; 丁宁; 沈泊言; | ||||
| 摘要 | 本 发明 公开一种高PSRR低压差线性稳压器 电路 ，属于集成电路领域。本发明通过设计一个共源共栅结构，利用共栅共源电路对MOS管的小 信号 电阻 产生一个增益，使其小信号电 阻变 为增益与小信号电阻的乘积，降低共源放大NMOS管的导通电阻变化给PSRR指标带来的影响。本发明的低压差线性稳压器电路有一个采用 二极管 接法的NMOS管和一个放大NMOS管源端 串联 ，形成共源放大结构提升PSRR；并在此 基础 上，增加一个直流 电压 偏置NMOS管与放大NMOS管串联形成一个共源共栅结构电路来增大放大NMOS管的导通电阻来降低因负载 电流 变化带来的电源抑制比提升能 力 的影响。 | ||||||
| 权利要求 | 1.一种高PSRR低压差线性稳压器电路，其特征在于，包括误差放大器、零极点追踪频率补偿电路、P型输出功率管以及PSRR提升电路； |
||||||
| 说明书全文 | 一种高PSRR低压差线性稳压器电路技术领域[0001] 本发明涉及集成电路技术领域，特别涉及一种高PSRR低压差线性稳压器电路。 背景技术[0003] 但传统方法存在一个缺点，负载电流的上升将导致LDO内部的功率管的栅极电压下降，这使得传统方法中的NMOS管的栅源电压增加，NMOS管由于二极管接法始终工作在饱和区，可以推出NMOS管的漏源电流将会增加，NMOS管和共源放大结构在一条支路上，所以共源放大结构的漏源电流也将增加。注意到功率管栅极电压同时也是共源放大结构的漏源电压，共源放大结构漏源电压的下降和漏源电流的增加这二者共同作用，使得共源放大结构的导通电阻随着负载电流的上升而大幅下降，导致误差放大器PSRR减小，不再约等于1。因此，随着负载电流的上升，传统方法对于PSRR的提升效果将不再明显。 发明内容[0004] 本发明的目的在于提供一种高PSRR低压差线性稳压器电路，以解决负载电流变大对电路整体PSRR性能提升能力下降的问题。 [0005] 为解决上述技术问题，本发明提供了一种高PSRR低压差线性稳压器电路，包括误差放大器、零极点追踪频率补偿电路、P型输出功率管以及PSRR提升电路； [0006] 所述误差放大器的负输入端连接电压差线性稳压器的输出端，正输入端接入参考电压Vref，输出端分别与所述PSRR提升电路的直流电压偏置NMOS管和所述零极点追踪频率补偿电路相连接； [0007] 所述误差放大器用于形成完整的反馈回路，所述零极点追踪频率补偿电路产生零点来动态追踪输出极点；所述PSRR提升电路与所述P型输出功率管的栅端相连，提高低压差线性稳压器的电源抑制比并降低负载电流变大对PSRR的影响。 [0008] 在一种实施方式中，所述高PSRR低压差线性稳压器电路包括NMOS管MN1～MN6、PMOS管MP1～MP3、电阻R1～R3、负载电阻RL、电容C1～C2和电流源I1～I2； [0009] 电流源I1的输入端接输入电压Vin，输出端同时接PMOS管MP2的源端和MP3的源端，PMOS管MP2的栅端接参考电压Vref，PMOS管MP3的栅端接在电阻R1的第二端和电阻R2的第一端之间；PMOS管MP2的漏端接NMOS管MN5的漏端和栅端，PMOS管MP3的漏端接NMOS管MN6的漏端；NMOS管MN5的源端和NMOS管MN6的源端均接地； [0010] 电流源I2的输入端接输入电压Vin，输出端同时接电容C1的第二端、NMOS管MN4的漏端和NMOS管MN2的栅端；电容C1的第一端通过电阻R3同时接NMOS管MN4的栅端、NMOS管MN6的漏端、电容C2的第一端和NMOS管MN3的栅端；NMOS管MN4的源端接地； [0011] NMOS管MN1的栅端和漏端均接输入电压Vin，源端同时接NMOS管MN2的漏端和PMOS管MP1的栅端；NMOS管MN2的源端接NMOS管MN3的漏端，NMOS管MN3的源端接地；PMOS管MP1的源端接输入电压Vin，漏端同时连接负载电阻RL的第一端、电阻R1的第一端和电容C2的第二端；电阻R1的第二端通过电阻R2接地，负载电阻RL的第二端接地。 [0012] 在一种实施方式中，所述PMOS管MP1是功率PMOS管。 [0013] 本发明提供的一种高PSRR低压差线性稳压器电路，结构简单，在只有很小的面积牺牲情况下，有效对线性稳压器的PSRR指标进行提升；更关键的是可以在负载电流变大时，同样对电路的电源抑制性能有提升效果。附图说明 [0014] 图1是本发明提供的一种高PSRR低压差线性稳压器电路一较佳实施例的电路结构示意图； [0016] 图3是本发明提供的一种高PSRR低压差线性稳压器电路在不同负载电流下的PSRR仿真结果示意图。 具体实施方式[0017] 以下结合附图和具体实施例对本发明提出的一种高PSRR低压差线性稳压器电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。 [0018] 本发明提供一种高PSRR低压差线性稳压器电路，其结构如图1所示，包括一个采用二极管接法的NMOS管MN1和一个放大NMOS管MN2的源端串联。在原本的共源放大NMOS管MN2下面串联一个由直流电压偏置的NMOS管MN3，使其和共源放大管组成一个共源共栅结构。 [0019] 所述高PSRR低压差线性稳压器电路包括NMOS管MN1～MN6、PMOS管MP1～MP3、电阻R1～R3、负载电阻RL、电容C1～C2和电流源I1～I2。电流源I1的输入端接输入电压Vin，输出端同时接PMOS管MP2的源端和MP3的源端，PMOS管MP2的栅端接参考电压Vref，PMOS管MP3的栅端接在电阻R1的第二端和电阻R2的第一端之间；PMOS管MP2的漏端接NMOS管MN5的漏端和栅端，PMOS管MP3的漏端接NMOS管MN6的漏端；NMOS管MN5的源端和NMOS管MN6的源端均接地。 [0020] 电流源I2的输入端接输入电压Vin，输出端同时接电容C1的第二端、NMOS管MN4的漏端和NMOS管MN2的栅端；电容C1的第一端通过电阻R3同时接NMOS管MN4的栅端、NMOS管MN6的漏端、电容C2的第一端和NMOS管MN3的栅端；NMOS管MN4的源端接地。 [0021] NMOS管MN1的栅端和漏端均接输入电压Vin，源端同时接NMOS管MN2的漏端和PMOS管MP1的栅端；NMOS管MN2的源端接NMOS管MN3的漏端，NMOS管MN3的源端接地；PMOS管MP1的源端接输入电压Vin，漏端同时连接负载电阻RL的第一端、电阻R1的第一端和电容C2的第二端；电阻R1的第二端通过电阻R2接地，负载电阻RL的第二端接地。 [0022] 本发明的高PSRR低压差线性稳压器电路的小信号模型如图2所示，分析此模型，gm1和gm2分别是NMOS管MN1和NMOS管MN2的跨导，ro1、ro2和ro3分别是NMOS管MN1、NMOS管MN2和NMOS管MN3的导通电阻。 [0023] 根据三个MOS管流过的电流相等，可列出等式： [0024] [0025] 其中Vg是功率管栅极电压，Vx是NMOS管MN2的源极电压，消去等式中的Vx项，得到等式： [0026] [0027] 由于共源共栅结构对于ro3的增益作用，gm2ro2ro3的量级是远远大于ro1的，因此上式的分母中的ro1/(gm2ro2ro3+ro2+ro3)项约等于0，所以在不同负载电流的情况下，Vg/Vin都能约等于1。因此，改进后的结构对于负载电流变化情况下对电源抑制性能的提升同样具有更好的效果。本发明在不同负载电流下的仿真结果见图3。 |
||||||
