[0001] 本发明涉及电子钟表。

[0002] 专利文献1公开了在底板和轴承部件之间配置天线装置及电机，在轴承部件上重叠电路基板，在电路基板上的与各电机对应的位置配置独立耐磁板。另外，公开了将独立耐磁板的一部分或全部与面状耐磁板连结，与将耐磁板分别单独地制造并组装的情况相比，减少了部件件数，削减了组装工时。

[0003] 专利文献1：日本特开2017‑53634号公报

[0004] 在具备电机的电子钟表中，如果耐磁板由1片形成，则能够进一步简化组装工序，所以，是优选的。但是，如果由1片耐磁板形成，则耐磁板的面积变大，安装在电路基板上的半导体装置被耐磁板覆盖，因此，存在从半导体装置的有源区域产生的噪声沿着耐磁板进入天线而使接收灵敏度下降的问题。

[0005] 解决问题的手段

[0006] 本发明的电子钟表的特征在于，所述电子钟表具有：天线，其接收标准电波；指针；电机，其驱动所述指针；电路基板，其正面搭载有具备有源区域的半导体装置；以及耐磁板，其配置在所述电路基板的背面侧，具有在从与所述电路基板的正面垂直的方向观察的俯视时与所述电机的至少一部分重叠且不与所述半导体装置的所述有源区域重叠的形状。
附图说明

[0007] 图1是示出电子钟表的主视图。

[0008] 图2是示出电子钟表的机芯的结构的框图。

[0009] 图3是示出控制IC和接收IC的结构的框图。

[0010] 图4是示出机芯的主要部分的图。

[0011] 图5是示出机芯的主要部分的剖视图。

[0012] 图6是示出控制IC的俯视图。

[0013] 标号说明

[0014] 1电子钟表；2外装壳体；3表盘；5秒针；6分针；7时针；8日期轮；10机芯；11表把；12按钮；13石英振子；14电池；20控制IC；21振荡电路；22分频电路；23 CPU；24 ROM；25 RAM；26输入输出电路；27总线；28控制电路；31第1电机控制电路；32第2电机控制电路；33第3电机控制电路；41第1电机；42第2电机；43第3电机；51第1轮系；52第2轮系；53第3轮系；60天线；61天线磁芯；62天线线圈；63天线基板；70接收IC；71调谐电路；72放大电路；73混频电路；74 IF放大电路；74A滤波器用石英；75包络线检波电路；76 AGC电路；77二值化电路；78 PLL电路；80底板；81轮系支承件；82电路基板；83耐磁板；84电路按压件；85时轮按压件；86日期轮按压件；87太阳能电池；210有源区域；220非有源区域；221焊盘；411铁芯；412电机线圈；413定子；414转子；421铁芯；422电机线圈；423定子；424转子；431磁芯；432电机线圈；433定子；
434转子；611直线部；612弯曲部；613天线架；614天线架；710有源区域；720非有源区域；831缺口部；832孔部；833缺口部；834孔部。

[0015] 以下，根据附图说明本发明的实施方式的电子钟表1。

[0016] 如图1所示，电子钟表1是佩戴在用户手腕上的手表，具有外装壳体2、圆板状的表盘3、省略图示的机芯、作为指针的秒针5、分针6、时针7、日期轮8、表把11以及按钮12。秒针5、分针6、时针7分别安装在3个指针轴上，这3个指针轴在与电子钟表1的表盘3的正面垂直的俯视时设置在表盘3的中央部。另外，表盘3的正面是电子钟表1的玻璃罩侧的面。在以下的说明中，将各部件的玻璃罩侧的面作为正面，将背盖侧的面作为背面。

[0017] [电子钟表的电路结构]

[0018] 图2是示出电子钟表1的机芯10的结构的图。

[0019] 如图2所示，机芯10构成为具有石英振子13、电池14、控制IC20、第1电机41、第2电机42、第3电机43、第1轮系51、第2轮系52、第3轮系53、天线60、接收IC70、开关SW1～SW4。

[0020] 石英振子13是由后述的振荡电路21驱动而产生振荡信号的基准信号源。

[0021] 电池14由一次电池或二次电池构成。在二次电池的情况下，通过省略图示的太阳能电池等发电装置进行充电。

[0022] 控制IC20具备与石英振子13连接的连接端子OSC1、OSC2、与开关SW1连接的输入端子P1、与开关SW2连接的输入端子P2、与开关SW3连接的输入端子P3、与开关SW4连接的输入端子P4、与电池14连接的电源端子VDD、VSS、与各电机41～43的线圈连接的输出端子O1～O6以及与接收IC70连接的信号端子D1、D2。

[0023] 在本实施方式中，将电池14的正电极与高电位侧的电源端子VDD连接，将负电极与低电位侧的电源端子VSS连接，将低电位侧的电源端子VSS设定为接地。

[0024] 另外，IC是Integrated Circuit的缩写，表示集成电路。因此，电子钟表1具有作为集成电路的控制IC20作为电子钟表1的控制用的半导体装置，具有作为集成电路的接收IC70作为天线60的接收用半导体装置。

[0025] 第1电机41是经由第1轮系51使秒针5运行的步进电机，第2电机42是经由第2轮系52使分针6和时针7运行的步进电机，第3电机43是经由第3轮系53使日期轮8运行的步进电机。

[0026] 开关SW1是与表把11的拉出操作联动地接通、断开的开关，开关SW2是与表把11的顺时针方向的旋转对应地接通、断开的开关，开关SW3是与表把11的逆时针方向的旋转对应地接通、断开的开关，开关SW4是与按钮12的操作联动地接通、断开的开关。

[0027] [控制IC的电路结构]

[0028] 图3是示出控制IC20和接收IC70的结构的框图。

[0029] 控制IC20具备振荡电路21、分频电路22、CPU23、ROM24、RAM25、输入输出电路26和总线27。另外，CPU是Central Processing Unit的缩写，ROM是Read Only Memory的缩写，RAM是Random access memory的缩写。

[0030] 控制IC20具备驱动第1电机41的第1电机控制电路31、驱动第2电机42的第2电机控制电路32以及驱动第3电机43的第3电机控制电路33。

[0031] 振荡电路21使作为基准信号源的石英振子13进行高频振荡，将由该高频振荡产生的规定频率的振荡信号输出到分频电路22。

[0032] 分频电路22对振荡电路21的输出进行分频，向CPU23提供定时信号(时钟信号)。

[0033] ROM24存储由CPU23执行的各种程序。在本实施方式中，ROM24收纳有用于实现基本时钟功能、各电机41～43的快进驱动处理等的程序。

[0034] RAM25用于CPU23执行程序时的工作存储器，接收到的时间码的保存等。

[0035] CPU23使用收纳于ROM24的程序或RAM25来实现各功能例如第1电机控制电路31、第2电机控制电路32、第3电机控制电路33的驱动控制功能等。由这些CPU23、ROM24、RAM25构成控制电路28。

[0036] 输入输出电路26将输入端子P1、P2、P3、P4的状态输出到总线27或者与接收IC70输入输出控制信号或数据。

[0037] 总线27用于CPU23、输入输出电路26、第1电机控制电路31、第2电机控制电路32、第3电机控制电路33之间的数据传送等。

[0038] 第1电机控制电路31至第3电机控制电路33根据通过总线27从CPU23输入的命令，控制第1电机41至第3电机43的驱动。

[0039] [接收IC的电路结构]

[0040] 接收IC70是执行使用天线60接收长波标准电波信号来取得时刻信息的控制的接收用半导体装置。

[0041] 天线60接收长波的标准电波，将接收到的标准电波输出到接收IC70。接收IC70对由天线60接收到的标准电波的接收信号进行解调，作为TCO信号输出到控制IC20。另外，TCO是Time Code Out的缩写。

[0042] 接收IC70包括调谐电路71、放大电路72、混频电路73、使用滤波器用石英74A的IF放大电路74、包络线检波电路75、作为自动增益控制电路的AGC电路76、二值化电路77、PLL电路78、VCO79、天线端子ANT1、ANT2、输入来自控制IC的控制信号的输入端子IN、输出端子OUT、与滤波器用石英74A连接的连接端子OSC3、OSC4。该接收IC70是接收标准电波的一般的集成电路，所以，省略详细的说明。另外，IF是Intermediate Frequency的缩写，AGC是Auto Gain Control的缩写，PLL是phase locked loop的缩写，VCO是Voltage Controlled Oscillator的缩写。

[0043] 调谐电路71构成为具备电容器，由调谐电路71和天线60构成并联谐振电路。调谐电路71和天线60经由天线端子ANT1、ANT2连接。通过该调谐电路71，能够选择并接收[JJY40]、[JJY60]、[WWVB]、[DCF77]、[MSF]、[BPC]的各标准电波。另外，用户通过操作表把11和按钮12等操作部件，从控制IC20经由信号端子D1、输入端子IN向接收IC70输入控制信号，从而选择要接收的标准电波的种类。

[0044] 放大电路72根据从AGC电路76输入的信号(AGC电压)来调整增益，将从调谐电路71输入的接收信号放大成一定的振幅并输入到混频电路73。混频电路73将上述接收信号与VCO79的信号混频，降频为IF即中频。

[0045] IF放大电路74进一步放大从混频电路73输入的接收信号，输出到包络线检波电路75。包络线检波电路75具有未图示的整流器和未图示的低通滤波器，对输入的接收信号进行整流和滤波，将进行滤波而得到的包络线信号输出到AGC电路76和二值化电路77。

[0046] AGC电路76根据从包络线检波电路75输入的包络线信号，输出用于决定由放大电路72放大接收信号时的增益的信号。二值化电路77对从包络线检波电路75输入的包络线信号和基准电压(阈值)进行比较，输出二值化信号即TCO信号。TCO信号经由输出端子OUT、信号端子D2输入到控制IC20，存储在RAM25中。

[0047] [机芯的结构]

[0048] 图4是示出机芯10的主要部分的后视图，图5是示出机芯10的主要部分的剖视图。

[0049] 如图5所示，机芯10具有底板80、安装在底板80的背面侧的轮系支承件81、配置在轮系支承件81的背面侧的电路基板82、配置在电路基板82的背面侧的耐磁板83以及配置在耐磁板83的背面侧的电路按压件84。另外，机芯10具有配置在底板80的正面侧的时轮按压件85、配置在时轮按压件85的正面侧的日期轮按压件86以及配置在日期轮按压件86的正面侧的太阳能电池87。

[0050] 如图4所示，第1电机41、第2电机42、第3电机43具备芯411、421、431、卷绕于芯411、421、431的电机线圈412、422、432、与芯411、421、431连结的定子413、423、433以及转子414、
424、434，该转子414、424、434配置于形成在定子413、423、433上的孔。这些各电机41、42、43螺纹固定于底板80的背面。在图4、5中省略图示的第1轮系51、第2轮系52、第3轮系53配置于底板80与轮系支承件81之间并被轴支承。

[0051] 在电路基板82的正面搭载有控制IC20和接收IC70。另外，在图4中省略电路基板82，图示了控制IC20、接收IC70。

[0052] 如图6所示，控制IC20具备有源区域210和非有源区域220。有源区域210在从与电路基板82的正面垂直的方向观察控制IC20的俯视时设置在控制IC20的中心侧的区域，非有源区域220在俯视时设置在有源区域210的外周。

[0053] 在此，在有源区域210中配置有振荡电路21、分频电路22、CPU23、ROM24、RAM25、第1电机控制电路31、第2电机控制电路32、第3电机控制电路33等，在非有源区域220中配置有与输入输出电路26连接的作为输入输出部的焊盘221和静电保护电路。输入输出部包括连接端子OSC1、OSC2、输入端子P1～P4、电源端子VDD、VSS、输出端子O1～O6、信号端子D1、D2。即，在有源区域210中配置有可能产生影响天线60的电波接收的噪声的电路，在非有源区域
220中配置有不产生影响电波接收的噪声的电路。另外，静电保护电路组装在焊盘221和内部电路之间，是防止从控制IC20的外部侵入的静电压施加于内部电路上的电路。

[0054] 如图4所示，接收IC70具备有源区域710和非有源区域720。在接收IC70的有源区域710配置有调谐电路71、放大电路72、混频电路73、IF放大电路74、包络线检波电路75、AGC电路76、二值化电路77、PLL电路78、VCO79，在非有源区域720配置有与天线60、控制IC20连接的作为输入输出部的焊盘、静电保护电路。输入输出部包括天线端子ANT1、ANT2、输入端子IN、输出端子OUT、连接端子OSC3、OSC4。即，在有源区域710配置有可能产生影响天线60的接收灵敏度的噪声的电路，在非有源区域720配置有不产生影响接收灵敏度的噪声的电路。

[0055] 如图4所示，配置在电路基板82的背面侧的耐磁板83形成为在所述俯视时不与控制IC20的有源区域210以及接收IC70的有源区域710重叠的形状。即，耐磁板83具有以避开有源区域210、有源区域710的方式切成凹部状的缺口部831的形状。在本实施方式中，耐磁板83形成为在俯视时不与控制IC20的有源区域210重叠、而与非有源区域220的一部分重叠的形状。此外，耐磁板83形成为在俯视时不与接收IC70的有源区域710以及非有源区域720重叠的形状。

[0056] 耐磁板83在俯视时与第1电机41、第2电机42、第3电机43的各电机线圈412、422、432重叠的部分形成有孔部832、缺口部833、孔部834。因此，耐磁板83形成为在俯视时与各电机41、42、43的至少一部分具体而言是各定子413、423、433、转子414、424、434等非电机线圈412、422、432的部分重叠的形状。

[0057] 耐磁板83形成为在俯视时与钮扣型的电池14、天线60都不重叠的形状。

[0058] 如图4所示，天线60包括天线磁芯61和卷绕在天线磁芯61上的天线线圈62。天线磁芯61例如通过层叠多片非晶的薄板而构成，具备形成在大致中央的大致矩形状的直线部611以及在直线部611的两端侧弯曲成大致圆弧状而形成的弯曲部612。天线线圈62卷绕在天线磁芯61的直线部611。

[0059] 天线磁芯61的各弯曲部612收纳在塑料制的天线框613、614的凹槽部。在一个天线框613上固定有与天线线圈62的端部连接的天线基板63。

[0060] 天线60沿着底板80的外周配置，在俯视时，在天线60的底板80中心侧的空间即天线框613、614间的空间，配置有控制IC20及接收IC70和第2电机42。

[0061] 在第1电机41、第3电机43与天线线圈62之间配置有控制IC20以及接收IC70。因此，至少第1电机41、第3电机43与天线线圈62的距离比控制IC20与天线线圈62的距离大，能够减少第1电机41、第3电机43对天线60的影响。

[0062] [实施方式的作用效果]

[0063] 耐磁板83具有缺口部831，形成为在俯视时不与控制IC20的有源区域210重叠的形状，所以，能够防止在控制IC20的有源区域210中产生的噪声传递到耐磁板83而进入天线60的天线线圈62而使接收灵敏度下降。即，在有源区域210设置有振荡电路21和分频电路22等产生时钟信号引起的噪声的电路，但能够防止该噪声传递到耐磁板83上，所以，能够防止时钟信号引起的噪声影响天线60的接收灵敏度。

[0064] 另外，耐磁板83与各电机41、42、43的至少一部分具体而言是定子413、423、433、转子414、424、434重叠，因此，能够防止外部磁场影响电机41、42、43的驱动。而且，能够使用面积大的1片耐磁板83，因此，也能够简化机芯10的组装工序。

[0065] 由于能够防止来自有源区域210的噪声传递到耐磁板83，所以，还能够使耐磁板83接近或接触搭载有控制IC20的电路基板82的背面，能够使机芯10即电子钟表1薄型化。并且，在耐磁板83上形成有孔部832、缺口部833、孔部834，在这些孔部832、缺口部833、孔部834中配置有电机线圈412、422、432，因此，在这方面也能够使机芯10薄型化。

[0066] 耐磁板83能够在俯视时与控制IC20的非有源区域220重叠，所以，能够提高控制IC20的配置位置的自由度。另外，在非有源区域220配置有作为输入输出部的焊盘221和静电保护电路，所以，即使在非有源区域220在俯视时与耐磁板83重叠的情况下，噪声也不会传递到耐磁板83，能够防止天线60的接收灵敏度下降。

[0067] 耐磁板83具有不与搭载在电路基板82上的接收IC70的有源区域710重叠的形状，所以，即使在接收IC70的有源区域710产生噪声的情况下，也能够防止该噪声在耐磁板83上传播而进入天线线圈62，能够进一步防止接收灵敏度的降低。

[0068] 在第1电机41以及第3电机43与天线60的天线线圈62之间配置有控制IC20、接收IC70，因此，能够将第1电机41以及第3电机43以远离天线线圈62的方式配置。因此，能够防止由第1电机41、第3电机43产生的噪声进入天线线圈62，进而能够防止天线60的接收灵敏度的降低。特别是，由于能够将驱动周期较短的秒针5用的第1电机41以远离天线线圈62的方式配置，因此，能够有效地防止天线60的接收灵敏度的降低。

[0069] [变形例]

[0070] 此外，本发明不限于前述的实施方式，在能够实现本发明的目的的范围内的变形、改良等包含于本发明。

[0071] 例如，耐磁板83形成为形成有缺口部831而在俯视时不与控制IC20、接收IC70重叠，但也可以取代缺口部831而形成孔部。

[0072] 耐磁板83与控制IC20的有源区域210的一部分重叠，但也可以是不与有源区域210及非有源区域220的整个面重叠的形状。此外，耐磁板83也可以是在俯视时与接收IC70的非有源区域720的一部分重叠的形状。

[0073] 而且，耐磁板83只要至少在俯视时不与控制IC20的有源区域210重叠即可，例如，可以在俯视时与接收IC70的有源区域710重叠。即，由于接收IC70是处理电波的IC，所以，能够以不影响天线60的接收频率的方式进行控制。因此，即使接收IC70在俯视时与耐磁板83重叠，对天线60的接收灵敏度的影响也较小。另一方面，由于CPU23等以各种时钟进行动作，所以，控制IC20难以进行频率的控制，与接收IC70相比，对天线60的接收灵敏度的影响较大。因此，耐磁板83只要至少在俯视时不与控制IC20的有源区域210重叠即可，即使接收IC70在俯视时与耐磁板83重叠，也能够抑制天线60的接收灵敏度的降低。

[0074] 耐磁板83不限于具备配置电机线圈412、422、432的孔部832、缺口部833、孔部834。

[0075] 控制IC20、接收IC70的电路结构不限于上述实施方式，也可以包含其他电路、其他输入输出部。另外，控制IC20、接收IC70分别由1个IC构成，但也可以由多个IC构成。

[0076] 半导体装置不限于控制IC20、接收IC70等集成电路，也可以是半导体元件、MEMS等。MEMS是Micro Electro Mechanical Systems的缩写。

[0077] 在上述实施方式中，设置了3个电机，但也可以设置1个或2个电机，例如，也可以如具备配置于小表盘(sub‑dial)的小针的情况那样设置4个以上的电机。即，根据电子钟表的种类等设定电机的数量、指针的数量以及按钮数量等即可。

[0078] [本发明的总结]

[0079] 本发明的电子钟表的特征在于，该电子钟表具备：天线，其接收标准电波；指针；电机，其驱动所述指针；电路基板，其正面搭载有具备有源区域的半导体装置；以及耐磁板，其配置在所述电路基板的背面侧，具有在从与所述电路基板的正面垂直的方向观察的俯视时与所述电机的至少一部分重叠且不与所述半导体装置的所述有源区域重叠的形状。

[0080] 根据本发明的电子钟表，耐磁板形成为不与半导体装置的有源区域重叠的形状，所以，能够防止在半导体装置的有源区域产生的噪声传递到耐磁板而进入天线从而使接收灵敏度下降。另外，耐磁板与电机的至少一部分重叠，因此，能够防止外部磁场影响电机的驱动。

[0081] 在本发明的电子钟表中，优选的是，在所述半导体装置的所述有源区域配置有振荡电路、分频电路，在所述有源区域以外的非有源区域配置有输入输出部、静电保护电路。

[0082] 根据本发明的电子钟表，即使在配置于有源区域的振荡电路、分频电路中产生时钟信号引起的噪声，也能够防止该噪声传递到耐磁板，所以，能够防止时钟信号引起的噪声影响天线的接收灵敏度。此外，在非有源区域配置有输入输出部、静电保护电路，所以，即使在非有源区域在俯视时与耐磁板重叠的情况下，噪声也不会传递到耐磁板，能够防止天线的接收灵敏度下降。

[0083] 在本发明的电子钟表中，优选的是，在所述电路基板的所述正面搭载有接收用半导体装置，该接收用半导体装置控制所述天线的接收处理，所述耐磁板具有在所述俯视时不与所述接收用半导体装置的有源区域重叠的形状。

[0084] 在电路基板上搭载有接收用半导体装置的情况下，耐磁板具有不与接收用半导体装置的有源区域重叠的形状，所以，即使在接收用半导体装置的有源区域中产生了噪声的情况下，也能够防止该噪声在耐磁板上传播而进入天线从而使接收灵敏度下降。

[0085] 在本发明的电子钟表中，优选的是，所述天线具有天线线圈，所述电机设置有多个，所述多个电机中的至少一个电机与所述天线线圈之间的距离大于所述半导体装置与所述天线线圈之间的距离。

[0086] 与半导体装置相比，在电机中产生的噪声对天线的接收灵敏度产生影响，因此，通过使至少一个电机比半导体装置更远离天线线圈，能够降低电机的影响。