一种高精度的时频信号输出设备

申请号 CN202223552255.8 申请日 2022-12-28 公开(公告)号 CN218974795U 公开(公告)日 2023-05-05
申请人 广州邦正电力科技有限公司; 发明人 鲁军; 杨林;
摘要 本实用新型公开了一种高 精度 的时频 信号 输出设备,包括天线模组、授时模组、BM5503模组、 频率 转换模组、频率输出模组、UI模组、CPU模组、脉冲控 制模 组、脉冲输出模组和电源模组,所述天线模组与所述授时模组连接,所述授时模组与所述BM5503模组连接,所述BM5503模组与所述频率转换模组连接,频率转换模组与所述频率输出模组连接,所述CPU模组分别与所述授时模组、所述BM5503模组、所述UI模组和所述脉冲控制模组连接,所述脉冲控制模组与所述脉冲输出模组连接。通过天线模组接收 卫星信号 ,经过授时模组和BM5503模组提供时钟和输出 定位 信息,再通过频率输出模组和脉冲输出模组将时频信号输出,设计简洁,大大降低了成本,可广泛应用于 信号处理 技术领域。
权利要求

1.一种高精度的时频信号输出设备,其特征在于,包括天线模组、授时模组、BM5503模组、频率转换模组、频率输出模组、UI模组、CPU模组、脉冲控制模组、脉冲输出模组和电源模组,所述天线模组与所述授时模组连接,所述授时模组与所述BM5503模组连接,所述BM5503模组与所述频率转换模组连接,频率转换模组与所述频率输出模组连接,所述CPU模组分别与所述授时模组、所述BM5503模组、所述UI模组和所述脉冲控制模组连接,所述脉冲控制模组与所述脉冲输出模组连接,所述电源模组分别与所述天线模组、所述授时模组、所述BM5503模组、所述频率转换模组、所述频率输出模组、所述UI模组、所述CPU模组、所述脉冲控制模组和所述脉冲输出模组连接。
2.根据权利要求1所述的高精度的时频信号输出设备,其特征在于,所述天线模组包括BD天线和/或GPS天线,所述BD天线和/或所述GPS天线与所述授时模组连接。
3.根据权利要求1所述的高精度的时频信号输出设备,其特征在于,所述BM5503模组包括晶振电路,所述晶振电路分别与所述授时模组、所述频率转换模组和所述CPU模组连接。
4.根据权利要求1所述的高精度的时频信号输出设备,其特征在于,所述UI模组包括显示屏和指示灯,所述显示屏和所述指示灯均与所述CPU模组连接。
5.根据权利要求3所述的高精度的时频信号输出设备,其特征在于,所述晶振电路、授时模组和CPU模组均集成在一主板上。
6.根据权利要求5所述的高精度的时频信号输出设备,其特征在于,所述主板还包括WDT电路、LCD接口电路、RS232电路和PPS输出电路,所述WDT电路与所述CPU模组连接,所述LCD接口电路与所述UI模组连接,所述RS232电路与所述CPU模组连接,所述PPS输出电路分别与所述授时模组、所述BM5503模组和所述CPU模组连接。
7.根据权利要求3所述的高精度的时频信号输出设备,其特征在于,所述晶振电路包括芯片BM5503和芯片BM5503外围电路。
8.根据权利要求1所述的高精度的时频信号输出设备,其特征在于,所述CPU模组包括芯片GD32F303RET6和芯片GD32F303RET6外围电路。
9.根据权利要求6所述的高精度的时频信号输出设备,其特征在于,所述WDT电路包括芯片SP706TEN和芯片SP706TEN外围电路。
10.根据权利要求6所述的高精度的时频信号输出设备,其特征在于,所述RS232电路包括两路一样的收发电路,所述收发电路与所述CPU模组连接。

说明书全文

一种高精度的时频信号输出设备

技术领域

[0001] 本实用新型涉及信号处理技术领域,尤其涉及一种高精度的时频信号输出设备。

背景技术

[0002] 地面数字电视广播单频网是由多个位于不同地点、处于同步状态的发射机组成的数字电视覆盖网络,网络中的各个发射机以相同频率、在相同时刻发射相同节目,以实现对特定服务区的可靠覆盖单频网授时接收设备。目前市面上的单频网授时接收设备为了达到规范要求的纳秒级的时频精度,一般采用高稳精振/铷钟作为系统的时钟源,设计复杂且成本比较高。实用新型内容
[0003] 有鉴于此,本实用新型实施例的目的是提供一种高精度的时频信号输出设备,采用简洁的设计,降低了成本。
[0004] 本实用新型实施例提供了一种高精度的时频信号输出设备,包括天线模组、授时模组、BM5503模组、频率转换模组、频率输出模组、UI模组、CPU模组、脉冲控制模组、脉冲输出模组和电源模组,所述天线模组与所述授时模组连接,所述授时模组与所述BM5503模组连接,所述BM5503模组与所述频率转换模组连接,频率转换模组与所述频率输出模组连接,所述CPU模组分别与所述授时模组、所述BM5503模组、所述UI模组和所述脉冲控制模组连接,所述脉冲控制模组与所述脉冲输出模组连接,所述电源模组分别与所述天线模组、所述授时模组、所述BM5503模组、所述频率转换模组、所述频率输出模组、所述UI模组、所述CPU模组、所述脉冲控制模组和所述脉冲输出模组连接。
[0005] 可选地,所述天线模组包括BD天线和/或GPS天线,所述BD天线和/或所述GPS天线与所述授时模组连接。
[0006] 可选地,所述BM5503模组包括晶振电路,所述晶振电路分别与所述授时模组、所述频率转换模组和所述CPU模组连接。
[0007] 可选地,所述UI模组包括显示屏和指示灯,所述显示屏和所述指示灯均与所述CPU模组连接。
[0008] 可选地,所述晶振电路、授时模组和CPU模组均集成在一主板上。
[0009] 可选地,所述主板还包括WDT电路、LCD接口电路、RS232电路和PPS输出电路,所述WDT电路与所述CPU模组连接,所述LCD接口电路与所述UI模组连接,所述RS232电路与所述CPU模组连接,所述PPS输出电路分别与所述授时模组、所述BM5503模组和所述CPU模组连接。
[0010] 可选地,所述晶振电路包括芯片BM5503和芯片BM5503外围电路。
[0011] 可选地,所述CPU模组包括芯片GD32F303RET6和芯片GD32F303RET6外围电路。
[0012] 可选地,所述WDT电路包括芯片SP706TEN和芯片SP706TEN外围电路。
[0013] 可选地,所述RS232电路包括两路一样的收发电路,所述收发电路与所述CPU模组连接。
[0014] 实施本实用新型实施例包括以下有益效果:本实用新型实施例提供了一种高精度的时频信号输出设备,包括天线模组、授时模组、BM5503模组、频率转换模组、频率输出模组、UI模组、CPU模组、脉冲控制模组、脉冲输出模组和电源模组,所述天线模组与所述授时模组连接,所述授时模组与所述BM5503模组连接,所述BM5503模组与所述频率转换模组连接,频率转换模组与所述频率输出模组连接,所述CPU模组分别与所述授时模组、所述BM5503模组、所述UI模组和所述脉冲控制模组连接,所述脉冲控制模组与所述脉冲输出模组连接,所述电源模组分别与所述天线模组、所述授时模组、所述BM5503模组、所述频率转换模组、所述频率输出模组、所述UI模组、所述CPU模组、所述脉冲控制模组和所述脉冲输出模组连接。通过天线模组接收卫星信号,经过授时模组和BM5503模组提供时钟和输出定位信息,再通过频率输出模组和脉冲输出模组将时频信号输出,设计简洁,大大降低了成本。附图说明
[0015] 图1是本实用新型实施例提供的一种高精度的时频信号输出设备的结构框图
[0016] 图2是本实用新型实施例提供的电源模组的电路原理图;
[0017] 图3是本实用新型实施例提供的CPU模组的电路原理图;
[0018] 图4是本实用新型实施例提供的授时模组的电路原理图;
[0019] 图5是本实用新型实施例提供的晶振电路的电路原理图;
[0020] 图6是本实用新型实施例提供的WDT电路的电路原理图;
[0021] 图7是本实用新型实施例提供的PPS输出电路的电路原理图;
[0022] 图8是本实用新型实施例提供的RS232电路的电路原理图;
[0023] 图9是本实用新型实施例提供的LCD接口的电路原理图;
[0024] 图10是本实用新型实施例提供的显示电路的电路原理图。

具体实施方式

[0025] 下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
[0026] 在本实用新型实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本实用新型实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
[0027] 以下,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。
[0028] 参照图1,本实用新型实施例提供了一种高精度的时频信号输出设备,包括天线模组、授时模组、BM5503模组、频率转换模组、频率输出模组、UI模组、CPU模组、脉冲控制模组、脉冲输出模组和电源模组,所述天线模组与所述授时模组连接,所述授时模组与所述BM5503模组连接,所述BM5503模组与所述频率转换模组连接,频率转换模组与所述频率输出模组连接,所述CPU模组分别与所述授时模组、所述BM5503模组、所述UI模组和所述脉冲控制模组连接,所述脉冲控制模组与所述脉冲输出模组连接,所述电源模组分别与所述天线模组、所述授时模组、所述BM5503模组、所述频率转换模组、所述频率输出模组、所述UI模组、所述CPU模组、所述脉冲控制模组和所述脉冲输出模组连接。
[0029] 其中,天线模组用于接收卫星信号,处理后输入授时模组。
[0030] 授时模组,用于连接天线模组,输出PPS(Pulse Per Second,秒脉冲)+TOD(Time Of Day,日时间信息,传输日时间信息的协议)+检测信号,其中PPS+TOD提供设备基础时间源,检测信号用来检测外部BD(BeiDou Navigation Satellite System,北斗卫星导航系统)/GPS(Global Positioning System,全球定位系统)天线工作状态。
[0031] BM5503模组,即自守时模块,接收外部PPS信号,BM5503模组进行自学习及校准,保证在外部PPS信号断开时,仍能够输出PPS信号+10M信号,同时BM5503能够通过串口输出模组相关信息。
[0032] CPU模组,CPU模组为设备核心模组,实时检测授时模组的工作状态,实时检测BM5503模组工作状态,实时和脉冲控制模组进行通信,并将设备及各个模组的状态输出到UI模组。
[0033] UI模组,UI(User Interface,用户界面)模组作为人机交互界面,用户可通过UI模组进行设备相关信息的查询及显示。
[0034] 脉冲控制模组,脉冲控制模组连接CPU模组,通过CPU控制输出不同的脉冲信号,比如PPS、PPM(Pulse Per Minute,分钟脉冲)及PPH(Pulse Per Hour,小时脉冲)等,也可调整输出脉冲信号的脉冲宽度,同时进行脉冲信号的电平转换;脉冲输出模组,接收脉冲控制模组输出的脉冲信号,将输入的方波脉冲信号转换成正弦波信号进行多路输出。
[0035] 频率转换模组,接收BM5503模组输出的频率信息,将输入的频率信号转换电平转换,将转换后的频率信号输出到频率输出模组;频率输出模组,接收频率转换模组的频率信号,将输入的方波频率信号转换为正弦波信号进行多路输出。
[0036] 电源模组,为整台设备提供电源供应。
[0037] 具体的,天线模组接收卫星信号,初步处理后输入授时模组,授时模组将卫星信息输入BM5503模组,并输出检测信号检测外部天线模组的工作状态,继而输出PPS+TOD信号为设备提供基础时间源,BM5503模组接收卫星信息输出相应的频率信息给频率转换模组,频率转换模组将输入的频率信号转换电平信号,将转换后的频率信号输出到频率输出模组,频率输出模组将输入的方波频率信号转换为正弦波信号进行多路输出;通过CPU模组实时检测授时模组的工作状态和BM5503模组的工作状态,实时和脉冲控制模组进行通信,并将设备及各个模组的状态输出到UI模组进行显示,输出不同的脉冲信号给脉冲控制模组,脉冲控制模组调整输出脉冲信号的脉冲宽度,同时进行脉冲信号的电平转换,将转换后的脉冲信号输入脉冲输出模组,脉冲输出模组将输入的方波脉冲信号转换成正弦波信号进行多路输出。
[0038] 参照图2,电源模组的电路原理图,在一个具体实施例中,电源模组的电路原理图包括芯片CD40‑220SSK1以及芯片CD40‑220SSK1外围电路,通过芯片CD40‑220SSK1将输入的交流电压和直流电压转换为设备各模组的工作电压,交流220V输入电压经过EMC(Electro Magnetic Compatibility,电磁兼容性)器件防护进入电源模块,输出直流12V电压去耦通过连接座给设备提供电源;C1‑C3为电源输出端发去耦电容,过滤电源噪声;F9为保险丝,保护电路。
[0039] 参照图3,可选地,所述CPU模组包括芯片GD32F303RET6和芯片GD32F303RET6外围电路。
[0040] 具体的,芯片GD32F303RET6是新型32位通用微控制器,在增强处理能、降低功耗和外围设备方面具有最佳性价比,它还提供了内存保护单元和强大的跟踪技术,以增强应用程序安全性和高级调试支持。芯片GD32F303RET6的引脚14(BD_PPS_N)与授时模块的端点BD_PPS_N连接,接收授时模组输出的PPS信号,芯片GD32F303RET6的引脚15(PPS_IN)与晶振电路的端点PPS_IN连接,接收晶振电路输出的PPS信号,芯片GD32F303RET6的引脚16(USART1_TX)与晶振电路的端点USART1_TX连接,发送控制信号给晶振电路,芯片GD32F303RET6的引脚17(USART1_RX)与晶振电路的端点USART1_RX连接,接收晶振电路的时钟信号;Y2为CPU的晶振,C200和C201为去耦电容,过了晶振噪声;C187‑C191为电源的去耦电容,过滤电源噪声,端点RTCX1与芯片GD32F303RET6的引脚3(RTCX1)连接,端点RTCX2与芯片GD32F303RET6的引脚4(RTCX2)连接;P7为芯片的GD32F303RET6的下载端口,端点SWDIO与芯片GD32F303RET6的引脚46(SWDIO)连接,端点SWCLK与芯片GD32F303RET6的引脚49(SWCLK)连接;Y1为电压转换芯片,C195‑C198为电源去耦电容,过滤噪声,引脚3(OSC_IN)与芯片GD32F303RET6的引脚5(OSC_IN)连接。
[0041] 参照图4,授时模组电路原理图,C152为授时模组的电源去耦电容,过滤电源的噪声;端点GPS_OPEN、GPS_SHORT、GPS_RESET与天线模组连接;端点USART2_TX与芯片GD32F303RET6的引脚29(USART2_TX)连接,发送信息给芯片GD32F303RET;USART2_RX与芯片GD32F303RET6的引脚30(USART2_RX)连接,接收芯片信息。
[0042] 参照图5,所述BM5503模组包括晶振电路,所述晶振电路分别与所述授时模组、所述频率转换模组和所述CPU模组连接。
[0043] 具体的,晶振电路包括晶振芯片BM5503,电容C28‑C31和电容C37为芯片BM5503电源端的去耦电容,过滤电源噪声;端点USART1_RX与芯片GD32F303RET6的引脚17(USART1_RX)连接,端点USART1_TX与芯片GD32F303RET6的引脚16(USART1_TX)连接;端点OCXO_LOCK_CON与芯片GD32F303RET6的引脚40(OCXO_LOCK_CON)连接,输出时钟信息给芯片GD32F303RET6。
[0044] 在一个具体的实施例中,晶振电路的工作电压为直流5V电压,晶振电路接收授时模组1PPS信号经过内部驯服再输出1PPS和频率10M的正弦波信号输出;同时串口与CPU模组通讯。
[0045] 参照图6,可选地,所述WDT电路包括芯片SP706TEN和芯片SP706TEN外围电路。
[0046] 其中,WDT(Watchdog Timer,看狗),WDT定时超过,就会给出一个复位信号到CPU,使CPU复位。
[0047] 具体的,芯片SP706TEN是一微处理器监控电路芯片。RESET1为手动复位按键,C216为复位端按键端的去耦电容,过滤噪声;C212和C213为输入电源端的去耦电容,过滤电源端的输入噪声;芯片SP706TEN的端点NRST与芯片GD32F303RET6的引脚60(NRST)连接,输出复位信息复位CPU芯片GD32F303RET6。
[0048] 在一个具体的实施例中,WDT电路的工作电压为直流3V3电压;监测CPU模组输出的WDT信号,出现异常及时重启CPU模组;配备一个复位按键,按下可以复位CPU模组。
[0049] 参考图7,可选地,所述主板还包括WDT电路、LCD接口电路、RS232电路和PPS输出电路,所述WDT电路与所述CPU模组连接,所述LCD接口电路与所述UI模组连接,所述RS232电路与所述CPU模组连接,所述PPS输出电路分别与所述授时模组、所述BM5503模组和所述CPU模组连接。
[0050] 具体的,PPS输出电路包括芯片TXU0104,芯片TXU0104是一款4位、双电源同相固定方向电压电平转换器件。Ax引脚以VCCA逻辑电平为参考,OE引脚可以VCCA或VCCB逻辑电平为参考,Bx引脚以VCCB逻辑电平为参考;A端口可以接受1.1V到5.5V的输入电压,B端口也可以接受1.1V到5.5V的输入电压;当OE为固定方向时,数据传输可以从A到B或B到A参考任一供应设置为高;当OE设置为低电平时,所有输出引脚都处于高阻状态。U28为与门芯片,通过引脚4(PPS_LVTIL)输出PPS信号到芯片TXU0104,芯片TXU0104的端点PPS_OU1‑PPS_OU8输出到接口P8到P12的相应的端点PPS_OU1‑PPS_OU8;C231‑C236为输入电源的去耦电容,过滤噪声。
[0051] 在一个具体的实施例中,PPS输出电路的工作电压为直流3V3和5V电压;晶振输出的1PPS经过与门,再经过电平转换为5V的电平的1PPS,通过BNC接口对外输出8路1PPS。
[0052] 参照图8,可选地,所述RS232电路包括两路一样的收发电路,所述收发电路与所述CPU模组连接。
[0053] 具体的,芯片SP3232E的端点UART3_RX9与芯片GD32F303RET6的引脚52(UART3_RX)连接,发送信息给芯片GD32F303RET6,芯片SP3232E的端点UART3_TX10与芯片GD32F303RET6的引脚51(UART3_TX)连接,接收芯片GD32F303RET6发送的信息;芯片SP3232E的端点UART4_RX12与芯片GD32F303RET6的引脚54(UART4_RX)连接,发送信息给芯片GD32F303RET6,芯片SP3232E的端点UART4_TX11与芯片GD32F303RET6的引脚53(UART4_TX)连接,接收芯片GD32F303RET6发送的信息;芯片SP3232E的端点TXD1_232与RS232电路的端点TXD1_232连接,RS232电路发送信息给芯片SP3232E,芯片SP3232E的端点TXD2_232与RS232电路的端点TXD2_232连接,RS232电路发送信息给芯片SP3232E;芯片SP3232E的端点RXD1_232与RS232电路的RXD1_232连接,RS232电路接收芯片SP3232E的信息,芯片SP3232E的端点RXD2_232与RS232电路的RXD2_232连接,RS232电路接收芯片SP3232E的信息;COM1A与COM1B外接接口,与外界通信。
[0054] 在一个具体的实施例中,RS23的转接芯片SP3232E的工作电压为直流3V3;CPU模组输出两路串口,通过芯片转换为RS232串口对外输出信息。
[0055] 参照图9,LCD接口的电路原理图,参照图10,显示电路的电路原理图,可选地,所述UI模组包括显示屏和指示灯,所述显示屏和所述指示灯均与所述CPU模组连接。
[0056] 具体的,LCD接口的端点DB0‑DB7分别与的显示电路的芯片LCD1和P1的相应端点DB0‑DB7连接(即接口的端点DB0与P1的端点DB0连接,以此类推),LCD接口的端点LED_GPS、LED_LOCK、LED_ALM、LED_BD、LED_KEEP分别与显示电路和CPU模组芯片GD32F303RET6相应的端点连接(即接口的端点LED_GPS与显示电路和芯片GD32F303RET6的端点LED_GPS连接,以此类推);显示电路的电容C1‑C12为去耦电容,过滤发光二极管D1‑D6的噪声;电容C21‑C25为电源端的去耦电容,过滤电源噪声。
[0057] 在一个具体的实施例中,LCD接口的工作电压为直流3V3电压,内部为LCD液晶屏接口、指示灯控制接;显示电路的工作电压为直流3V3电压;支持8位LCD并口液晶屏;一个3V3的电源灯和5个MCU控制的GPIO(General Purpose Input Output,通用输入输出)灯。
[0058] 实施本实用新型实施例包括以下有益效果:本实用新型实施例提供了一种高精度的时频信号输出设备,包括天线模组、授时模组、BM5503模组、频率转换模组、频率输出模组、UI模组、CPU模组、脉冲控制模组、脉冲输出模组和电源模组,所述天线模组与所述授时模组连接,所述授时模组与所述BM5503模组连接,所述BM5503模组与所述频率转换模组连接,频率转换模组与所述频率输出模组连接,所述CPU模组分别与所述授时模组、所述BM5503模组、所述UI模组和所述脉冲控制模组连接,所述脉冲控制模组与所述脉冲输出模组连接,所述电源模组分别与所述天线模组、所述授时模组、所述BM5503模组、所述频率转换模组、所述频率输出模组、所述UI模组、所述CPU模组、所述脉冲控制模组和所述脉冲输出模组连接。通过天线模组接收卫星信号,经过授时模组和BM5503模组提供时钟和输出定位信息,再通过频率输出模组和脉冲输出模组将时频信号输出,通过RS232接口与外界进行通信控制,通过UI模组完成人机交互,整体的设计简洁,大大降低了成本,同时满足了性能要求。
[0059] 以上是对本实用新型的较佳实施进行了具体说明,但本实用新型创造并不限于所述实施例,熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
QQ群二维码
意见反馈