电能表时钟系统及控制方法、装置、计算机设备、介质 |
|||||||
| 申请号 | CN202311040276.8 | 申请日 | 2023-08-18 | 公开(公告)号 | CN116755319B | 公开(公告)日 | 2023-11-21 |
| 申请人 | 青岛鼎信通讯股份有限公司; 青岛鼎信通讯科技有限公司; 青岛鼎信通讯电力工程有限公司; | 发明人 | 刁瑞朋; 高田力; 房孝俊; 刘兆栋; 高生宇; | ||||
| 摘要 | 本 申请 涉及 电能 表控制领域，公开了一种 电能表 时钟系统及控制方法、装置、计算机设备、介质，包括：授时码接收 电路 和 控制器 ；其中，授时码接收电路与控制器连接，用于获取授时码 信号 ，并将授时码信号发送至控制器；控制器用于对授时码信号进行 模数转换 以获取 采样 信号，并对采样信号进行离散傅里叶变换，以获取与采样信号对应的幅值信息，从而根据幅值信息生成 时钟信号 。由此可见，本申请所提供的技术方案通过对授时码信号的采样信号进行离散傅里叶变化，从而将授时码信号与噪声信号分离，防止噪声信号对授时码信号的干扰，从而提高智能电能表的时钟信号的 精度 。 | ||||||
| 权利要求 | 1.一种电能表时钟系统，其特征在于，包括： |
||||||
| 说明书全文 | 电能表时钟系统及控制方法、装置、计算机设备、介质技术领域背景技术[0002] 电能表是计量电功率消耗的仪器，用于测量并记录电能使用情况，是计算电费的重要依据。因此，保证电能表计数的准确性显得十分重要，若电能表计数出现误差，可能会导致严重的经济损失。 [0003] 在智能电能表中，时钟系统是不可缺少的组成部分，时钟系统输出信号的准确性对于智能电能表的稳定运行具有重要意义。目前智能电能表的时钟系统主要通过晶振电路产生基准时钟信号，并通过BPC低频时码授时系统对基准时钟信号进行校准，以获取更准确的时钟信号。图1为本申请实施例所提供的一种智能电能表的示意图，如图1所示，该智能电能表包括控制器2（通常为微控制单元（Microcontroller Unit，MCU））以及相应的电源电路、低频时码接收电路1和存储电路等，在工作过程中，低频时码接收电路用于接收国家授时中心发布的BPC低频授时码并解析，从而根据解析得到的时间信息对时钟电路3的基准时钟信号进行校准。 [0004] 然而，由于BPC低频时码授时系统以68.5kHz为载波频率发射时间信息，抗干扰能力差，当存在强噪声干扰时，时钟系统将无法获取时间信息，从而无法对基准时钟信号进行校准，影响智能电能表的时钟信号的精度。 [0005] 由此可见，如何提供一种更准确的电能表时钟系统，以防止BPC低频授时码被强噪声干扰影响智能电能表的时钟信号的精度，是本领域技术人员亟需解决的问题。发明内容 [0006] 本申请的目的为了解决BPC低频授时码被强噪声干扰影响智能电能表的时钟信号的精度的问题，因此，本申请提供了一种电能表时钟系统及控制方法、装置、计算机设备、介质，防止噪声信号对授时码信号的干扰，从而提高智能电能表的时钟信号的精度。 [0007] 为了解决上述技术问题，本申请提供了一种电能表时钟系统，包括： [0008] 授时码接收电路和控制器； [0009] 所述授时码接收电路与所述控制器连接，用于获取授时码信号，并将所述授时码信号发送至所述控制器； [0011] 优选的，所述授时码接收电路包括：磁棒天线和带通滤波电路，所述磁棒天线与所述带通滤波电路连接； [0012] 所述磁棒天线用于获取授时中心发送的初始授时码信号； [0013] 所述带通滤波电路用于对所述初始授时码信号进行滤波操作，以获取所述授时码信号； [0015] 所述第一电阻的第一端作为所述带通滤波电路的输入端，所述第一电阻的第二端与所述第一电容的第一端、所述第二电容的第一端、所述第二电阻的第一端均连接； [0016] 所述第二电阻的第二端接地； [0017] 所述第一电容的第二端、所述第三电阻的第一端均与所述运算放大器的输出端连接，以作为所述带通滤波电路的输出端； [0018] 所述第二电容的第二端、所述第三电阻的第二端均与所述运算放大器的反相输入端连接； [0019] 所述运算放大器的同相输入端接地。 [0020] 为了解决上述技术问题，本申请还提供了一种电能表时钟系统控制方法，应用于所述的电能表时钟系统，所述电能表时钟系统控制方法包括： [0021] 获取所述授时码接收电路发送的授时码信号，并对所述授时码信号进行模数转换，以获取采样信号； [0022] 对所述采样信号进行离散傅里叶变换，以获取与所述采样信号对应的幅值信息； [0023] 对所述幅值信息进行处理，以生成时钟信号。 [0024] 优选的，所述获取与所述采样信号对应的幅值信息的步骤后，还包括： [0025] 判断所述幅值信息的数量是否大于数量阈值，其中，所述数量阈值为根据所述幅值信息的缓存周期确定的值； [0026] 若大于所述数量阈值，则执行所述对所述幅值信息进行处理的步骤。 [0027] 优选的，所述对所述幅值信息进行处理包括： [0028] 确定所述幅值信息的初始位幅值； [0030] 相应的，所述对所述幅值信息进行处理的步骤后，还包括： [0031] 删除已经解码处理的所述幅值信息。 [0032] 优选的，所述确定所述幅值信息的初始位幅值包括： [0033] 获取检测位后阈值时间内各位幅值信息的电平值； [0034] 若检测位后阈值时间内各位幅值信息的电平值均为高电平，则确定所述检测位为所述初始位幅值。 [0035] 优选的，所述对所述幅值信息进行处理以获取时钟信号的步骤后，还包括： [0036] 对所述时钟信号的格式和内容进行合法性校验，以判断所述时钟信号是否准确； [0037] 若所述时钟信号准确，则利用所述时钟信号更新电能表的系统时间。 [0038] 为了解决上述技术问题，本申请还提供了一种电能表时钟系统控制装置，应用于所述的电能表时钟系统，所述电能表时钟系统控制装置包括： [0039] 第一获取模块，用于获取所述授时码接收电路发送的授时码信号，并对所述授时码信号进行模数转换，以获取采样信号； [0040] 第二获取模块，用于对所述采样信号进行离散傅里叶变换，以获取与所述采样信号对应的幅值信息； [0041] 生成模块，用于对所述幅值信息进行处理，以生成时钟信号。 [0043] 处理器，用于执行所述计算机程序时实现所述的电能表时钟系统控制方法的步骤。 [0044] 为了解决上述技术问题，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现所述的电能表时钟系统控制方法的步骤。 [0045] 本申请提供了一种电能表时钟系统，包括：授时码接收电路和控制器；其中，授时码接收电路与控制器连接，用于获取授时码信号，并将授时码信号发送至控制器；控制器用于对授时码信号进行模数转换以获取采样信号，并对采样信号进行离散傅里叶变换，以获取与采样信号对应的幅值信息，从而根据幅值信息生成时钟信号。由此可见，本申请所提供的技术方案通过对授时码信号的采样信号进行离散傅里叶变化，从而将授时码信号与噪声信号分离，防止噪声信号对授时码信号的干扰，从而提高智能电能表的时钟信号的精度。 [0047] 为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 [0048] 图1为本申请实施例所提供的一种智能电能表的示意图； [0049] 图2为本申请实施例所提供的一种电能表时钟系统的示意图； [0050] 图3为本申请实施例所提供的一种授时码接收电路的示意图； [0051] 图4为本申请实施例所提供的带通滤波电路的结构图； [0052] 图5为本申请实施例所提供的一种电能表时钟系统控制方法的流程图； [0053] 图6为本申请实施例所提供的一种电能表时钟系统控制装置的结构图； [0054] 图7为本申请另一实施例提供的计算机设备的结构图； [0055] 附图标记如下：1为低频时码接收电路，2为控制器，3为时钟电路，4为授时码接收电路，5为信号接收电路，6为前端放大器，7为调谐放大器，8为第一滤波电路，9为信号调理电路，10为第二滤波电路，11为检波电路，12为带通滤波电路。 具体实施方式[0056] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。 [0057] 本申请的核心是提供了一种电能表时钟系统及控制方法、装置、计算机设备、介质，防止噪声信号对授时码信号的干扰，从而提高智能电能表的时钟信号的精度。 [0058] 本申请所提供的电能表时钟系统应用于智能电能表平台，用于为智能电能表提供时钟信号。如图1所示，现有智能电能表包括MCU以及与之连接的电源电路、电能计量专用芯片、通讯模块、液晶显示模块、低频时码接收电路和存储电路，低频时码接收电路用于接收国家授时中心发布的BPC低频授时码，利用电能表的MCU处理器对接收到的时码进行解析，根据解析得到的时间信息修正电能表的基准时钟。现有方案中主要通过公用解码芯片对授时码进行解析，抗干扰能力较差，若68.5kHz的授时码信号被淹没在强噪声中，时钟系统将无法获取时间信息，从而无法对基准时钟信号进行校准，影响智能电能表的时钟信号的精度。 [0059] 为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。 [0060] 图2为本申请实施例所提供的一种电能表时钟系统的示意图，如图2所示，该系统包括：授时码接收电路4和控制器2；授时码接收电路4与控制器2连接，用于获取授时码信号，并将授时码信号发送至控制器2；控制器2用于对授时码信号进行模数转换以获取采样信号，并对采样信号进行离散傅里叶变换，以获取与采样信号对应的幅值信息，从而根据幅值信息生成时钟信号。 [0061] 在具体实施中，控制器2获取到68.5kHz的低频授时码信号后，通过5M频率的模拟‑数字转换采样器（Analogy‑Digital Converter，ADC）对其采样，每周期73个采样点，从而获取采样信号。为了得到包含时间编码的有效信息，该系统使用离散傅里叶变换（Discrete Fourier Transform，DFT）对采样信号进行时频转换，使用10ms定时器进行DFT计算，每10ms使用5MHz的ADC采样73个采样点，然后将数据进行DFT得到一个幅值信息，每1s可以得到100幅值信息，并根据幅值信息生成时钟信号。 [0062] 图3为本申请实施例所提供的一种授时码接收电路的示意图，如图3所示，授时码接收电路通过信号接收电路获取发送的授时码信号，并通过信号接收电路5，前端放大器6，调谐放大器7，第一滤波电路8，信号调理电路9，第二滤波电路10，检波电路11等电路对授时码信号进行处理，从而实现授时码信号的放大和滤波等预处理操作。 [0063] BPC低频时码授时系统是一种无线传输系统。授时台由原子钟来产生标准的时间信息，将其按照一定规则进行编码并调制到频率为68.5kHz的载波上，经功率放大后以无线电波的形式发射到外界。接收方接收到此无线电波，进行相应的解码操作，即可得到标准的时间信息，授时精度最高可达0.1ms。在该系统中，时钟信号采用脉冲负极性调制，利用不同宽度的负脉冲来代表不同的数据。每个负脉冲宽度为100ms，200ms，300ms或400ms，分别代表四进制的0，1，2，3，速率为1bit/s。 [0064] 本实施例提供了一种电能表时钟系统，包括：授时码接收电路和控制器；其中，授时码接收电路与控制器连接，用于获取授时码信号，并将授时码信号发送至控制器；控制器用于对授时码信号进行模数转换以获取采样信号，并对采样信号进行离散傅里叶变换，以获取与采样信号对应的幅值信息，从而根据幅值信息生成时钟信号。由此可见，本申请所提供的技术方案通过对授时码信号的采样信号进行离散傅里叶变化，从而将授时码信号与噪声信号分离，防止噪声信号对授时码信号的干扰，从而提高智能电能表的时钟信号的精度。 [0065] 图4为本申请实施例所提供的带通滤波电路的结构图，如图4所示，授时码接收电路包括：磁棒天线和带通滤波电路12，磁棒天线与带通滤波电路12连接；磁棒天线用于获取授时中心发送的初始授时码信号；带通滤波电路12用于对初始授时码信号进行滤波操作，以获取授时码信号；其中，带通滤波电路包括12：第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第二电容C2和运算放大器；第一电阻R1的第一端作为带通滤波电路的输入端，第一电阻R1的第二端与第一电容C1的第一端、第二电容C2的第一端、第二电阻R2的第一端均连接；第二电阻R2的第二端接地；第一电容C1的第二端、第三电阻R3的第一端均与运算放大器的输出端连接，以作为带通滤波电路的输出端；第二电容C2的第二端、第三电阻R3的第二端均与运算放大器的反相输入端连接；运算放大器的同相输入端接地。 [0066] 在具体实施中，磁棒天线接收到低频时码信号，经过带通滤波电路到达MCU，进行解调，从而获取授时码信号。 [0067] 图5为本申请实施例所提供的一种电能表时钟系统控制方法的流程图，如图5所示，电能表时钟系统控制方法包括： [0068] S10：获取授时码接收电路发送的授时码信号，并对授时码信号进行模数转换，以获取采样信号； [0069] S11：对采样信号进行离散傅里叶变换，以获取与采样信号对应的幅值信息； [0070] S12：对幅值信息进行处理，以生成时钟信号。 [0071] 对幅值信息进行处理包括：确定幅值信息的初始位幅值；根据授时码信号的帧数据格式，从初始位幅值对幅值信息进行解码处理，以生成时钟信号。在具体实施中，BPC每帧包含年、月、日、星期、上/下午、时、分和帧序号等字段和用于后期拓展的保留位，帧长20s，每分钟共3帧，每帧起始点与该分钟0s、20s、40s对齐。帧内划分为20段，段长1s，每段的下降沿与世界标准世界秒同步。除部分段外，每段依次为低电平、高电平两节，低电平长度决定了该段的2位数据：0.1s为2b00、0.2s为2b01、0.3s为 2b10、0.4s为2b11。大部分字段均多于1段，BPC对此使用大端序传输，在时间上先发射的数据相对后发射的数据为更高位。因此，根据BPC数据的帧数据格式，对幅值信息进行解码处理，即可生成时钟信号。 [0072] 在具体实施中，由于授时码信号的特殊帧数据格式，导致系统无法在接收到一位幅值信号后立刻对幅值信号进行处理，因此，需要优先将幅值信号保存至缓存区域中，当一次授时码信号全部接受到后，对授时码进行解码操作。 [0073] 本实施例提供了一种电能表时钟系统控制方法，包括：授时码接收电路和控制器；其中，授时码接收电路与控制器连接，用于获取授时码信号，并将授时码信号发送至控制器；控制器用于对授时码信号进行模数转换以获取采样信号，并对采样信号进行离散傅里叶变换，以获取与采样信号对应的幅值信息，从而根据幅值信息生成时钟信号。由此可见，本申请所提供的技术方案通过对授时码信号的采样信号进行离散傅里叶变化，从而将授时码信号与噪声信号分离，防止噪声信号对授时码信号的干扰，从而提高智能电能表的时钟信号的精度。 [0074] 在具体实施中，由于授时码特殊的帧数据格式，导致无法对单独的一位幅值信息进行处理，需要优先将幅值信息保存起来。作为优选的实施例，获取与采样信号对应的幅值信息的步骤后，还包括：判断幅值信息的数量是否大于数量阈值，其中，数量阈值为根据幅值信息的缓存周期确定的值；若大于数量阈值，则执行对幅值信息进行处理的步骤。确定幅值信息的初始位幅值包括：获取检测位后阈值时间内各位幅值信息的电平值；若检测位后阈值时间内各位幅值信息的电平值均为高电平，则确定检测位为初始位幅值。相应的，根据幅值信息获取到授时码后，还需要删除已经解码处理的幅值信息，以便于再次将新的幅值信息保存至缓存区域中。 [0075] 作为优选的实施例，对幅值信息进行处理以获取时钟信号的步骤后，还包括：对时钟信号的格式和内容进行合法性校验，以判断时钟信号是否准确；若时钟信号准确，则利用时钟信号更新电能表的系统时间。其中，对时钟信号进行合法性校验包括对时间的取值范围、时间的格式进行校验，以判断时钟信号是否准确。 [0076] 在上述实施例中，对于电能表时钟系统控制方法进行了详细描述，本申请还提供电能表时钟系统控制装置对应的实施例。需要说明的是，本申请从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。 [0077] 图6为本申请实施例所提供的一种电能表时钟系统控制装置的结构图，如图6所示，电能表时钟系统控制装置包括： [0078] 第一获取模块10，用于获取授时码接收电路发送的授时码信号，并对授时码信号进行模数转换，以获取采样信号； [0079] 第二获取模块11，用于对采样信号进行离散傅里叶变换，以获取与采样信号对应的幅值信息； [0080] 生成模块12，用于对幅值信息进行处理，以生成时钟信号。 [0081] 由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。 [0082] 本实施例提供了一种电能表时钟系统控制装置，包括：授时码接收电路和控制器；其中，授时码接收电路与控制器连接，用于获取授时码信号，并将授时码信号发送至控制器；控制器用于对授时码信号进行模数转换以获取采样信号，并对采样信号进行离散傅里叶变换，以获取与采样信号对应的幅值信息，从而根据幅值信息生成时钟信号。由此可见，本申请所提供的技术方案通过对授时码信号的采样信号进行离散傅里叶变化，从而将授时码信号与噪声信号分离，防止噪声信号对授时码信号的干扰，从而提高智能电能表的时钟信号的精度。 [0083] 图7为本申请另一实施例提供的计算机设备的结构图，如图7所示，计算机设备包括：存储器20，用于存储计算机程序； [0084] 处理器21，用于执行计算机程序时实现如上述实施例电能表时钟系统控制方法的步骤。 [0086] 其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用数字信号处理器 (Digital Signal Processor，DSP)、现场可编程门阵列 (Field－Programmable Gate Array，FPGA)、可编程逻辑阵列 (Programmable Logic Array，PLA)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器 (Central Processing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以集成有图像处理器 (Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括人工智能 (Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。 [0087] 存储器20可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器20还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器20至少用于存储以下计算机程序201，其中，该计算机程序被处理器21加载并执行之后，能够实现前述任一实施例公开的电能表时钟系统控制方法的相关步骤。另外，存储器20所存储的资源还可以包括操作系统202和数据203等，存储方式可以是短暂存储或者永久存储。其中，操作系统202可以包括Windows、Unix、Linux等。数据203可以包括但不限于授时码信号、采样信号、幅值信息等。 [0089] 本领域技术人员可以理解，图7中示出的结构并不构成对计算机设备的限定，可以包括比图示更多或更少的组件。 [0090] 本申请实施例提供的计算机设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：获取授时码接收电路发送的授时码信号，并对授时码信号进行模数转换，以获取采样信号；对采样信号进行离散傅里叶变换，以获取与采样信号对应的幅值信息；对幅值信息进行处理，以生成时钟信号。 [0091] 最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。 [0092] 可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read‑Only Memory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。 [0093] 以上对本申请所提供的电能表时钟系统及控制方法、装置、计算机设备、介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。 [0094] 还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。 |
||||||
QQ群二维码
意见反馈
意见反馈