电子电路及电子钟表 |
|||||||
| 申请号 | CN201810225040.4 | 申请日 | 2018-03-19 | 公开(公告)号 | CN108631773B | 公开(公告)日 | 2023-01-03 |
| 申请人 | 精工爱普生株式会社; | 发明人 | 白尾光; | ||||
| 摘要 | 本 发明 提供即使在 电池 接通时发生振荡也能够使内部 电路 初始化的 电子 电路以及电子钟表。在 电子电路 中，初始化电路在电池接通时输出对内部电路进行初始化处理的第一电平的初始化控制 信号 。初始化控制电路持续向初始化电路输出第一电平的初始化 控制信号 ，直至 时钟信号 被输出为止，初始化控制电路在时钟信号被输出时，使解除初始化处理的第二电平的初始化控制信号向初始化电路输出。 | ||||||
| 权利要求 | 1.一种电子电路，其特征在于， |
||||||
| 说明书全文 | 电子电路及电子钟表技术领域背景技术[0002] 一直以来，已知一种具备初始状态设定单元的IC(Integrated Circuit，集成电路)，所述初始状态设定单元通过对钟表功能操作开关等进行操作而被输入的外部输入，从而对电子钟表用IC的初始状态进行设定(例如，参照专利文献1)。 [0003] 可是，在最近的电子钟表中，增加了具有时刻显示模式、停止监控模式、报警模式等多个动作模式的多功能钟表。因此，钟表用的IC使用了在具备初始状态设定单元的基础上还具备对所述多个动作进行测试的测试控制电路的IC。 [0004] 这样，在具有使IC的内部电路初始化的初始状态设定单元(初始化电路)、和测试控制电路的IC中，开发了一种具备如下的初始化控制电路的IC，所述初始化控制电路使用从测试控制电路输出的测试控制信号和时钟信号而对初始化电路进行控制，以使得在测试模式中内部电路不被初始化。 [0006] 如图10所示，IC10具备振荡电路11、分频电路12、脉冲形成电路13、驱动器14、测试控制电路15、初始化控制电路20、初始化电路30。而且，IC10具备电源端子VDD、VSS、连接端子GATE(栅极)、DRAIN(漏极)、O1、O2、操作输入端子P1、测试端子TEST。 [0007] 在此，在电源端子VDD、VSS上连接有电子钟表所具备的电池。 [0009] 在连接端子O1、O2上连接有电子钟表所具备的电机的线圈。电机为二极的步进电机，并通过从IC10输出的电机驱动脉冲而被驱动。 [0010] 在操作输入端子P1中输入有与电子钟表所具备的表冠的操作相对应的操作信号。 [0011] 在测试端子TEST中，通过接触测量装置所具备的探针等，从而被输入测试信号。 [0012] 振荡电路11使作为基准信号源的水晶振子进行高频振荡，并将在该高频振荡中产生的32768Hz的时钟信号输出至分频电路12以及初始化控制电路20。 [0013] 分频电路12将振荡电路11的输出分频并输出至脉冲形成电路13。 [0014] 脉冲形成电路13根据从分频电路12输出的时钟信号而生成对电机的驱动进行控制的预定的波形的脉冲，并输出至驱动器14。 [0015] 驱动器14根据从脉冲形成电路13输出的脉冲而使电流流通至电机的线圈，从而对电机进行驱动。 [0016] 测试控制电路15与操作输入端子P1以及测试端子TEST连接，并根据操作信号以及测试信号而生成测试控制信号，并将该测试控制信号输出至分频电路12、脉冲形成电路13、初始化控制电路20。测试控制电路15通过输出H电平或L电平的信号从而输出测试控制信号。具体而言，测试控制电路15通过输出H电平的信号，从而输出对非测试模式(通常模式)进行设定的测试控制信号，并通过输出L电平的信号，从而输出对测试模式进行设定的测试控制信号。 [0017] 初始化电路30在电池被放置于电子钟表内的电池接通时，向分频电路12、脉冲形成电路13以及驱动器14输出对各个电路12～14进行初始化处理的L电平(第一电平)的初始化控制信号。在各个电路12～14中，当被执行了初始化处理时，设定有预定的动作模式。预定的动作模式例如为时刻显示模式。另外，初始化电路30通过初始化控制电路20的控制，从而代替L电平而将使初始化处理解除的H电平(第二电平)的初始化控制信号输出至各个电路12～14。 [0018] 初始化控制电路20根据测试控制信号以及时钟信号而对初始化电路30进行控制，并输出L电平或H电平的初始化控制信号。 [0019] 初始化控制电路的结构 [0020] 如图11所示，初始化控制电路20具备逻辑电路21、22。逻辑电路21、22分别具备两个输入端子和一个输出端子。 [0021] 在逻辑电路21的一方的输入端子中被输入有测试控制信号，在另一方的输入端子中被输入有时钟信号。逻辑电路21的输出端子与初始化电路30的后文所述的场效应晶体管N2的栅电极以及逻辑电路22的输入端子连接。在逻辑电路22的一方的输入端子中被输入有测试控制信号，在另一方的输入端子上连接有逻辑电路21的输出端子。逻辑电路22的输出端子与初始化电路30的后文所述的场效应晶体管N1的栅电极连接。 [0022] 在初始化控制电路20中，在对非测试模式进行设定的H电平的测试控制信号被输入且时钟信号未被输入的情况下，逻辑电路21输出H电平的信号，并使场效应晶体管N2导通，而逻辑电路22输出L电平的信号，并使场效应晶体管N1关断。 [0023] 另外，在对非测试模式进行设定的H电平的测试控制信号被输入且时钟信号被输入的情况下，逻辑电路21每当时钟信号从L电平改变为H电平时输出L电平的信号，且每当时钟信号从H电平改变为L电平时输出H电平的信号。而且，逻辑电路22输出使逻辑电路21的输出电平反转了的电平的信号。由此，场效应晶体管N1导通且场效应晶体管N2关断的状态、和场效应晶体管N1关断且场效应晶体管N2导通的状态被交替设定。 [0024] 另外，在对测试模式进行设定的L电平的测试控制信号被输入的情况下，逻辑电路21、22与时钟信号无关地始终输出H电平的信号。由此，将场效应晶体管N1、N2设为导通。 [0025] 初始化电路的结构 [0027] 场效应晶体管N1、N2被串联连接在电源端子VSS与逻辑非电路31的输入端子之间。场效应晶体管N1的栅电极与逻辑电路22的输出端子连接。场效应晶体管N2的栅电极与逻辑电路21的输出端子连接。 [0028] 电容器C1被连接在电源端子VDD与场效应晶体管N1以及场效应晶体管N2的连接部之间。电容器C2被连接在电源端子VDD与场效应晶体管N2以及逻辑非电路31的连接部A1之间。电阻R1被连接在电源端子VDD与连接部A1之间。 [0029] 在初始化电路30中，在场效应晶体管N1成为关断的情况下，电容器C1不被充电。在电容器C1、C2中未储存有电荷的情况下，连接部A1的电位成为电源端子VDD的电位(VDD电位)，逻辑非电路31输出L电平的初始化控制信号。 [0030] 另外，在场效应晶体管N1成为导通而场效应晶体管N2成为关断的情况下，电容器C1被充电。而且，在场效应晶体管N1成为关断而场效应晶体管N2成为导通的情况下，被储存于电容器C1中的电荷将被充电至电容器C2中。通过使该电容器C1的充电以及电容器C2的充电交替反复进行，从而使连接部A1的电位朝向电源端子VSS的电位(VSS电位)而变低。而且，当连接部A1的电位成为逻辑非电路31的阈值以下时，逻辑非电路31输出H电平的初始化控制信号。换言之，初始化电路30在电容器C2的充电电压小于被预先设定的阈值的情况下输出L电平的初始化控制信号，而在该充电电压在阈值以上的情况下输出H电平的初始化控制信号。 [0031] 另外，在场效应晶体管N1、N2导通的情况下，电容器C1、C2被充电，连接部A1的电位成为VSS电位，逻辑非电路31输出H电平的初始化控制信号。 [0032] IC的动作 [0033] 接下来，沿着图12的时序图而对IC10的动作进行说明。 [0034] 如图12所示，在电池被放置于电子钟表内而被设为电池接通的定时T1处，由于电荷未被储存于初始化电路30的电容器C1、C2中，因此，连接部A1的电位为VDD电位，从逻辑非电路31中输出L电平的初始化控制信号。 [0035] 另外，在刚刚经过定时T1后，振荡电路11并未输出时钟信号。另外，测试控制电路15通过输出H电平的信号而输出对非测试模式(通常模式)进行设定的测试控制信号。 [0036] 因此，电容器C1、C2未被充电，而连接部A1的电位被维持于VDD电位。因此，从逻辑非电路31继续输出L电平的初始化控制信号。由此，执行了分频电路12、脉冲形成电路13、驱动器14的初始化处理，各个电路12～14被设定为时刻显示模式。 [0037] 在此后的定时T2处，当在测试控制电路15输出对非测试模式进行设定的测试控制信号(H电平)的状态下振荡电路11开始进行动作从而输出时钟信号时，电容器C1、C2的充电被交替实施，连接部A1的电位朝向VSS电位而变低。 [0038] 而且，在定时T3处，连接部A1的电位成为逻辑非电路31的阈值以下，从逻辑非电路31输出H电平的初始化控制信号。由此，解除了分频电路12、脉冲形成电路13、驱动器14的初始化处理。并且，在各个电路12～14中继续设定有时刻显示模式。 [0039] 此后，在定时T4处，当例如在表冠被拉出一级的状态下测试信号被输入至测试端子TEST等中从而实施了测试模式开始操作时，测试控制电路15通过输出L电平的信号而输出对测试模式进行设定的测试控制信号。由此，分频电路12、脉冲形成电路13被设定为测试模式。在测试模式中，例如，实施了电机驱动脉冲的波形的测试或消耗电流的测试等。 [0040] 另外，电容器C1、C2被维持了充电状态，连接部A1的电位被维持为VSS电位。因此，从逻辑非电路31中继续输出H电平的初始化控制信号。因此，在分频电路12、脉冲形成电路13、驱动器14中，未被执行初始化处理。 [0041] 此后，在定时T5处，由于进行各电路12、13、14的测试，因此，通过测试控制电路15的控制而在振荡电路11中停止了时钟信号的输出处理。在该情况下，由于连接部A1的电位被维持为VSS电位，因此，从逻辑非电路31中继续输出H电平的初始化控制信号。 [0042] 但是，在以上说明的IC10中，存在如下的课题。 [0043] 即，如图13所示，在电池接通时，有时在IC10的VDD电源端子中会产生由波形W1表示的振荡。在该情况下，测试控制信号的信号电平有时在H电平以及L电平之间被反复切换。其结果为，有时在从振荡电路11中输出时钟信号之前，电容器C2就被充电，且连接部A1的电位成为VSS电位，从而从逻辑非电路31输出H电平的初始化控制信号。因此，存在如下的问题，即，无法对分频电路12、脉冲形成电路13、驱动器14进行初始化，从而在各个电路12～14中，未设定时刻显示模式，而是意图之外地设定了其他的动作模式，从而各个电路12～14未正确地进行动作。并且，在使用对测试模式以外的其他的功能模式以及非功能模式进行设定的功能控制信号和时钟信号而对初始化电路30进行控制的结构中，有时也会发生这样的问题。 [0044] 专利文献1：日本特开平4‑315988号号公报 发明内容[0045] 本发明的目的在于，提供即使在电池接通时发生振荡也能够使内部电路初始化的电子电路以及电子钟表。 [0046] 本发明的电子电路的特征在于，具备：振荡电路，其输出时钟信号；功能控制电路，其输出对功能模式以及非功能模式进行设定的功能控制信号；内部电路；初始化电路，其输出变化为对所述内部电路进行初始化处理的第一电平、以及解除所述初始化处理的第二电平的初始化控制信号；初始化控制电路，其对所述初始化电路进行控制；输入控制电路，其对所述功能控制信号向所述初始化控制电路的输入以及非输入进行切换；初始状态固定电路，所述初始化电路在电池接通时输出所述第一电平的初始化控制信号，所述输入控制电路在所述第一电平的初始化控制信号被输出的情况下，不使所述功能控制信号输入至所述初始化控制电路，在所述第二电平的初始化控制信号被输出的情况下，使所述功能控制信号输入至所述初始化控制电路，所述初始状态固定电路在所述功能控制信号未被输入至所述初始化控制电路的情况下，使初始状态固定信号向所述初始化控制电路输出，所述初始化控制电路在所述初始状态固定信号被输入的情况下，使所述第一电平的初始化控制信号向所述初始化电路输出，直至所述时钟信号被输出为止，所述初始化控制电路在所述初始状态固定信号被输入且所述时钟信号被输出的情况下，使所述第二电平的初始化控制信号向所述初始化电路输出。 [0047] 根据本发明，初始化电路被构成为，在电池接通时输出对内部电路进行初始化处理的第一电平的初始化控制信号。因此，在电池接通时，通过输入控制电路而不使功能控制信号被输入至初始化控制电路中，且通过初始状态固定电路而使初始状态固定信号被输入至初始化控制电路中。而且，初始化控制电路使第一电平的初始化控制信号持续输出至初始化电路，直至振荡电路进行动作而使时钟信号被输出为止。例如，在振荡电路的输出电平例如多次从L电平被切换为H电平的情况下，初始化控制电路判断为，时钟信号已被输出。由此，能够使内部电路初始化，并能够设定为预定的动作模式。 [0048] 而且，初始化控制电路在从振荡电路输出时钟信号时，将使初始化处理解除的第二电平的初始化控制信号输出至初始化电路。由此，通过输入控制电路而使功能控制信号被输入至初始化控制电路。而且，初始化控制电路将第二电平的初始化控制信号持续输出至初始化电路。 [0049] 根据该结构，由于从电池接通时起、至振荡电路进行动作而使时钟信号被输出为止，初始化电路与功能控制信号的信号电平无关地输出第一电平的初始化控制信号，因此，在电池接通时，即使在发生振荡而使功能控制信号的信号电平反复变动的情况下，也能够可靠地实施内部电路的初始化处理，并能够将内部电路设定为预定的动作模式。 [0050] 在本发明的电子电路中，优选为，所述初始化电路具备电容器，在所述电容器的充电电压小于被预先设定的阈值的情况下，输出所述第一电平的初始化控制信号，而在所述充电电压在所述阈值以上的情况下，输出所述第二电平的初始化控制信号，所述初始化控制电路在所述初始状态固定信号被输入时，根据所述时钟信号而使所述电容器充电。 [0051] 根据本发明，由于在电池接通之前电容器未被充电，因此，在电池接通时能够可靠地从初始化电路输出第一电平的初始化控制信号。 [0052] 而且，通过初始化控制电路对电容器的充电进行控制，从而将第一电平的初始化控制信号持续输出至初始化电路，直至振荡电路进行动作而使时钟信号被输出为止，在时钟信号被输出的情况下，能够使初始化电路输出第二电平的初始化控制信号。 [0053] 另外，根据本发明，能够以使用了电容器的简单的电路而构成初始化电路。 [0054] 在本发明的电子电路中，优选为，具备延迟电路，所述延迟电路使从所述初始化电路向所述内部电路输出的所述初始化控制信号延迟。 [0055] 根据本发明，由于能够延长初始化处理的时间，因此，即使在振荡以较长的时间而发生的情况下，也能够可靠地使内部电路初始化。另外，由于不需要对初始化电路或初始化控制电路等的结构进行变更，因此，能够通过小规模的设计变更来延长初始化处理的时间。 [0056] 在本发明的电子电路中，优选为，具备：操作输入端子，其被输入与操作部件的操作相对应的操作信号；操作输入控制电路，其对所述操作信号向所述功能控制电路的输入以及非输入进行切换；所述功能控制电路根据所述操作信号而输出对所述功能模式进行设定的所述功能控制信号；在所述内部电路中被输入有所述功能控制信号，所述操作输入控制电路在所述第一电平的初始化控制信号被输出的情况下，不使所述操作信号输入至所述功能控制电路。 [0057] 根据本发明，当从初始化电路中输出第一电平的功能控制信号而使内部电路被初始化了的情况下，操作信号未被输入至功能控制电路。因此，例如，即使在并非有意地对操作部件实施了对功能模式进行设定的操作的情况下，也能够避免内部电路在初始化处理的实施过程中被设定为功能模式的情况。由此，能够适当地实施内部电路的初始化处理。 [0058] 本发明的电子钟表的特征在于，具备：上述电子电路；显示部，其通过所述内部电路而使显示时刻被进行控制。 [0059] 根据上述电子电路，在电池接通时，能够将内部电路设定为预定的动作模式。因此，能够提高通过该内部电路而使显示时刻被进行控制的电子钟表的可靠性。 附图说明[0060] 图1为本发明实施方式的电子钟表的俯视图。 [0061] 图2为实施方式的IC的电路图。 [0062] 图3为该实施方式的初始化控制电路和初始化电路的电路图。 [0063] 图4为该实施方式的输入控制电路的电路图。 [0064] 图5为表示该实施方式的IC的操作的时序图。 [0065] 图6为本发明其他实施方式的IC的电路图。 [0066] 图7为其他实施方式的延迟电路的电路图。 [0067] 图8为表示其他实施例的IC的操作的时序图。 [0068] 图9为本发明的又一其他实施例的IC的电路图。 [0069] 图10为现有的IC的电路图。 [0070] 图11为现有的初始化控制电路和初始化电路的电路图。 [0071] 图12为表示现有的IC的操作的时序图。 [0072] 图13为表示在现有的IC中发生振荡时的操作的图。 具体实施方式[0073] 以下，参照附图，对本发明的实施方式的电子钟表1进行说明。另外，对于与上述现有的电子钟表相同的结构标注相同的符号，并省略其说明。 [0074] 如图1所示，电子钟表1为佩戴在使用者的手腕上的手表，其具备外壳2、圆板状的表盘3、省略图示的机芯、作为由设置于机芯内的电机进行驱动的指针的秒针5、分针6、时针7、以及作为操作部件的表冠8和按钮9。秒针5、分针6、时针7通过省略图示的电机而被驱动，通过对表盘3的刻度进行指示，从而显示秒、分钟、小时。即，各个指针5～7以及表盘3构成对时刻进行显示的显示部。 [0075] 如图2所示，电子钟表1所具备的作为电子电路的IC10A具备振荡电路11、分频电路12、脉冲形成电路13、驱动器14、作为功能控制电路的测试控制电路15、初始化控制电路 20A、初始化电路30、初始状态固定电路16、输入控制电路40。在此，分频电路12、脉冲形成电路13和驱动器14构成内部电路。而且，IC10A具备电源端子VDD、VSS、连接端子GATE(栅极)、DRAIN(漏极)、O1、O2、操作输入端子P1、测试端子TEST。 [0076] 输入控制电路40中被输入初始化控制信号，在被输入L电平的初始化控制信号的情况下，不使测试控制信号(功能控制信号)输入至初始化控制电路20A，在被输入H电平的初始化控制信号的情况下，使测试控制信号输入至初始化控制电路20A。在本实施方式中，输入控制电路40将测试控制信号的信号电平反转并输入至初始化控制电路20A。 [0077] 在测试控制信号未被输入至初始化控制电路20A的情况下，初始状态固定电路16向初始化控制电路20A输出L电平的初始状态固定信号。另外，在测试控制信号已被输入至初始化控制电路20A的情况下，不向初始化控制电路20A输出初始状态固定信号。在本实施例中，在初始状态固定电路16中使用了恒定电流源。 [0078] 初始化控制电路的结构 [0079] 如图3所示，初始化控制电路20A具备逻辑电路23和24。逻辑电路23、24分别具备第一输入端子231、241及第二输入端子232、242和一个输出端子。 [0080] 在逻辑电路23的第一输入端子231上连接有输入控制电路40的输出端子41(参照图4)及作为初始状态固定电路16的恒定电流源，在第二输入端子232中被输入有时钟信号。逻辑电路23的输出端子被连接于初始化电路30的场效应晶体管N2的栅电极及逻辑电路24的第二输入端子242上。 [0081] 在逻辑电路24的第一输入端子241上连接有输入控制电路40的输出端子41及初始状态固定电路16，在第二输入端子242上连接有逻辑电路23的输出端子。逻辑电路24的输出端子被连接于初始化电路30的场效应晶体管N1的栅电极上。 [0082] 在这样的初始化控制电路20A中，在未被输入测试控制信号、被输入初始化状态固定信号(L电平)、且未被输入时钟信号的情况下，逻辑电路23输出H电平的信号，并使场效应晶体管N2导通。逻辑电路24输出L电平的信号并使场效应晶体管N1关断。 [0083] 此外，在未被输入测试控制信号、被输入初始化状态固定信号、且被输入时钟信号的情况下，逻辑电路23每当时钟信号从L电平变为H电平时输出L电平，并且每当时钟信号从H电平变为L电平时输出H电平信号。然后，逻辑电路24输出使逻辑电路23的输出电平反转后的电平的信号。由此，场效应晶体管N1导通且场效应晶体管N2关断的状态、和场效应晶体管N1关断且场效应晶体管N2导通的状态被交替地设定。 [0084] 此外，在设定非测试模式(非功能模式)的H电平的信号通过输入控制电路40而被反转并被输入的情况下，初始化控制电路20A进行与被输入了初始化状态固定信号的情况同样的动作。 [0085] 此外，在初始化控制电路20A中，在设定测试模式(功能模式)的L电平信号通过输入控制电路40而被反转并被输入的情况下，逻辑电路23、24与时钟信号无关地始终输出H电平信号。由此，使场效应晶体管N1、N2导通。 [0086] 输入控制电路的结构 [0087] 输入控制电路40由时钟控制反相器构成，如图4所示，具备N沟道型的场效应晶体管N11、N12、N13和P沟道型的场效应晶体管P11、P12、P13。 [0088] 场效应晶体管P12、P13被串联连接在电源端子VDD和输出端子41之间。场效应晶体管N12、N13被串联连接在电源端子VSS和输出端子41之间。 [0089] 在场效应晶体管N13、P13的栅电极中被输入有测试控制信号。在场效应晶体管N12的栅电极中被输入有初始化控制信号。 [0090] 场效应晶体管P11、N11被串联连接在电源端子VDD和电源端子VSS之间。场效应晶体管P11、N11的连接部被连接在场效应晶体管P12的栅电极上。在场效应晶体管P11、N11的栅电极中被输入有初始化控制信号。 [0091] 在这样的输入控制电路40中，在被输入了L电平的初始化控制信号的情况下，场效应晶体管N12成为关断。此外，场效应晶体管P11成为导通，场效应晶体管N11成为关断。由此，场效应晶体管P12的栅电极的电位成为VDD电位，场效应晶体管P12成为关断。由此，输出端子41被从电源端子VDD和VSS断开，并成为高阻抗状态。 [0092] 此外，在输入控制电路40中，在被输入了H电平的初始化控制信号的情况下，场效应晶体管N12成为导通。此外，场效应晶体管P11成为关断，场效应晶体管N11成为导通。由此，场效应晶体管P12的栅电极的电位成为VSS电位，场效应晶体管P12成为导通。由此，输出端子41与电源端子VDD、VSS相连接，并且从输出端子41输出使测试控制信号的相位反转了的信号。即，在被输入了H电平的测试控制信号的情况下，从输出端子41输出L电平信号。在此，输入控制电路40的流通电流的能力被设定为大于恒定电流源。因此，在被输入L电平的测试控制信号的情况下，从输出端子41输出H电平的信号。 [0093] IC的动作 [0094] 接下来，沿图5的时序图而对IC10A的操作进行说明。 [0095] 如图5所示，在电池被放置在电子时钟1中而设为电池接通的定时T1处，由于在初始化电路30的电容器C1、C2中未储存有电荷，因此，连接部A1的电位为VDD电位，从逻辑非电路31输出L电平的初始化控制信号。 [0096] 此外，在刚刚经过定时T1之后，振荡电路11并未输出时钟信号。此外，测试控制电路15通过输出H电平的信号而输出用于设定非测试模式(正常模式)的测试控制信号。 [0097] 由于L电平的初始化控制信号已被输出，因此，输入控制电路40的输出端子41从电源端子VDD、VSS断开，而成为高阻抗状态。由此，通过作为初始固定电路16的恒定电流源，从而使初始化控制电路20A中的逻辑电路23、24的第一输入端子231、241的电位朝向VSS电位而被降低，并被设为L电平。即，L电平的初始状态固定信号从初始状态固定电路16被向初始化控制电路20A输出。 [0098] 因此，电容器C1、C2未被充电，连接部A1的电位被维持为VDD电位。因此，从逻辑非电路31中持续输出L电平的初始化控制信号。由此，执行了分频电路12、脉冲形成电路13和驱动器14的初始化处理，且各个电路12～14被设定为时刻显示模式。 [0099] 在此，在电池接通时，有时在VDD电源端中会发生由波形W1所表示的振荡。在该情况下，测试控制信号的信号电平有时会在H电平和L电平之间反复切换。然而，在本实施方式，由于通过输入控制电路40而使测试控制信号未被输入至初始化控制电路20A，而从初始状态固定电路16向初始化控制电路20A输出初始状态固定信号，因此，如上所述，电容器C1、C2未被充电，从而能够从初始化电路30中持续输出L电平的初始化控制信号。 [0100] 在此后的定时T2处，当在测试控制电路15输出对非测试模式进行设定的测试控制信号的状态下振荡电路11开始进行动作并输出时钟信号时，电容器C1、C2的充电交替地进行，并使连接部A1的电位朝向VSS电位而降低。 [0101] 而且，在定时T3处，连接部A1的电位成为逻辑非电路31的阈值以下，从而从逻辑非电路31中输出H电平的初始化控制信号。由此，分频电路12、脉冲形成电路13和驱动器14的初始化处理被解除。另外，在各个电路12～14中，时刻显示模式被继续设定。 [0102] 当H电平的初始化控制信号被输出时，在输入控制电路40上输出端子41与电源端子VDD、VSS连接，并从输出端子41中输出使测试控制信号的相位反转的信号。在此，由于测试控制信号为H电平的信号，因此，从输出端子41中输出L电平的信号。由此，通过初始化控制电路20A，从而将初始化电路30的连接部A1的电位维持为VSS电位，并从逻辑非电路31中持续地输出H电平的初始化控制信号。 [0103] 之后，在定时T4处，当例如在表冠8被拉出一级的状态下使测试信号被输入至测试端子TEST中从而实施了测试模式开始操作时，测试控制电路15通过输出L电平的信号而输出对测试模式进行设定的测试控制信号。由此，分频电路12和脉冲形成电路13被设定为测试模式。在测试模式中，例如，实施了电动机驱动脉冲的波形的测试及消耗电流的测试等。 [0104] 由此，从输入控制电路40中输出H电平信号。因此，通过初始化控制电路20A，从而连接部A1的电位被维持为VSS电位，从逻辑非电路31持续地输出H电平的初始化控制信号。 [0105] 之后，在定时T5处，由于进行分频电路12、脉冲形成电路13和驱动器14的测试，因此，通过测试控制电路15的控制而在振荡电路11中停止了时钟信号输出处理。在这种情况下，由于连接部A1的电位也被维持为VSS电位，因此，从逻辑非电路31持续地输出H电平的初始化控制信号。 [0106] 实施方式的作用效果 [0107] 根据本实施方式，由于从电池被接通时起直到振荡电路11进行动作而输出时钟信号为止，在与测试控制信号的信号电平无关的条件下，初始化电路30输出L电平的初始化控制信号，因此，即使在电池被接通时发生振荡并且测试控制信号的信号电平反复变动的情况下，也能够可靠地实施内部电路的初始化处理，并能够将内部电路设定为时刻显示模式。 [0108] 由此，能够提高通过内部电路而对显示时刻进行控制的电子钟表1的可靠性。 [0109] 而且，由于内部电路未被初始化而不会发生错误动作，因此，能够抑制由于错误动作而导致消耗电流增大且电池寿命缩短的情况。 [0110] 根据本实施方式，由于在电池接通之前电容器C2未被充电，因此，在电池接通时能够可靠地从初始化电路30中输出L电平的初始化控制信号。 [0111] 另外，能够通过使用了电容器C1、C2的简单的电路而构成初始化电路30。 [0112] 根据本实施方式，越使作为初始状态固定电路16的恒定电流源的能力降低，则越能够减少测试模式时的消耗电流。 [0113] 其他实施方式 [0114] 另外，本发明并不限定于前述的实施方式，在实现本发明的目的的范围内的变形、改良等也被包含在于本发明中。 [0115] 在前述实施方式中，例如为了延长初始化处理的时间，从而如图6所示，可以在初始化电路30的后段设置使初始化控制信号延迟的延迟电路50。 [0116] 在延迟电路50中，例如可以使用连接了多级SR锁存器的电路。在该情况下，如图7所示，延迟电路50例如被构成为，具备逻辑与非电路51、52以及逻辑或非电路53、54。在逻辑与非电路51中，被输入有初始化控制信号和逻辑与非电路52的输出信号。在逻辑与非电路52中，被输入有时钟信号和逻辑与非电路51的输出信号。在逻辑或非电路53中，被输入有逻辑与非电路51的输出信号和逻辑或非电路54的输出信号，输出信号被向输出端子55输出。 在逻辑或非电路54中，被输入有时钟信号和逻辑或非电路53的输出信号。 [0117] 在被输入L电平的初始化控制信号的情况下，该延迟电路50始终输出L电平的信号。此外，在被输入H电平的初始化控制信号而未被输入时钟信号时的情况下，继续输出L电平的初始化控制信号。而且，当从该状态起被输入时钟信号时，输出H电平的信号。由此，能够以时钟信号的1周期的量而使H电平的初始化控制信号延迟。 [0118] 通过设置该延迟电路50，从而如图8所示，在定时T3处从初始化电路30中输出了H电平的初始化控制信号的时间点上，从延迟电路50中输出了L电平的信号。之后，在时钟信号从H电平变为L电平的定时T3A处，从延迟电路50中输出H电平的信号。另外，由延迟电路50所实现的延迟时间可以对应SR锁存器的级数而进行改变。 [0119] 根据上述结构，由于能够延长初始化处理的时间，因此，即使在振荡长时间发生的情况下，也能够可靠地使内部电路初始化。此外，由于无需改变初始化电路30或初始化控制电路20A等的结构，因此，可以通过小规模的设计变更来延长初始化处理的时间。 [0120] 在前述实施方式及其他实施方式中，也可以设置如下的操作输入控制电路17，操作输入控制电路17在L电平的初始化控制信号正在向IC10A输出的情况下，使对应于表冠8的操作的操作信号不被输入至测试控制电路15，而在H电平的初始化控制信号正在被输出的情况下，使该操作信号输入至测试控制电路15。 [0121] 图9表示在前述其他实施方式中设置了操作输入控制电路17的情况的示例。例如，如图9所示，操作输入控制电路17由逻辑与电路构成，一个输入端子被连接到操作输入端子P1，在另一个输入端子中被输入有初始化控制信号。 [0122] 根据该结构，在内部电路正在被初始化的情况下，在测试控制电路15中未被输入有操作信号。即，可以屏蔽操作信号，以使测试控制电路15不会取得操作信号。因此，例如，即使在非有意地实施了对表冠8设定测试模式的操作(例如将表冠8拉出一级的操作)的情况下，也能够避免分频电路12、脉冲形成电路13在初始化处理的实施过程中被设定为测试模式的情况。由此，能够适当地实施各个电路12～14的初始化处理。 [0123] 此外，在并未实施初始化处理的情况下，由于在测试控制电路15中被输入有操作信号，因此，通过对表冠8实施设定测试模式的操作，从而能够从测试控制电路15中输出设定测试模式的测试控制信号，并能够将各电路12、13设定为测试模式。 [0124] 此外，在前述实施方式中也可以设为，在内部电路正在被初始化的情况下，不使按钮9的操作信号输入至测试控制电路15或对停止监控模式、报警模式等模式进行设定的设定电路。即，也可以在IC中设置屏蔽电路，该屏蔽电路在L电平的初始化控制信号正在被输出的情况下，不使按钮9的操作信号输入至各设定电路模式，而在H电平的初始化控制信号正在被输出的情况下，使所述操作信号输入至各模式设置电路。 [0125] 根据该结构，在内部电路正在被实施初始化的情况下，即使在非有意地对按钮9实施了对各模式进行设定的操作的情况下，也能够避免内部电路在初始化处理的实施过程中被设定为各模式的情况。由此，能够适当地实施内部电路的初始化处理。 [0126] 虽然在前述实施方式及其他实施方式中，输入控制电路40由时钟控制反相器构成，但是并不限定于此。例如，也可以由N沟道型的场效应晶体管构成。在该情况下，只要使该晶体管连接在测试控制电路15和初始化控制电路20A之间，并使初始化控制信号输入至栅电极中，且在该晶体管的后段设置逻辑非电路即可。此外，也可以由P沟道型的场效应晶体管构成。在该情况下，只要将该晶体管连接在测试控制电路15和初始化控制电路20A之间，并使初始化控制信号反转并输入至栅电极中，且在该晶体管的后段设置逻辑非电路即可。 [0127] 虽然在前述实施方式和其他实施方式中，初始状态固定电路16由恒定电流源构成，但是并不限定于此。例如，也可以由上拉电阻或下拉电阻构成。但是，由于在采用恒定电流源的情况下，由电阻值的偏差所引起的初始状态固定信号的信号电平的偏差较小，故为优选。 [0128] 虽然在前述实施例和其他实施例中，初始化电路30输出L电平的信号以作为使内部电路初始化的第一电平的信号，并且输出H电平的信号以作为使初始化解除的第二电平的信号，但并不限定于此。也就是说，也可以输出H电平的信号以作为第一电平的信号，并输出H电平的信号以作为第二电平的信号。 [0129] 虽然在前述实施方式和其他实施方式中，在初始化电路30中使用了具备电容器C1、C2的电路，但是并不限定于此。即，初始化电路30只要为在电池接通时输出第一电平的初始化控制信号、并在被输入时钟信号的情况下输出第二电平的初始化控制信号的电路，则为哪种电路均可。 [0130] 虽然在前述实施方式和其他实施方式中，功能控制电路为用于控制测试模式的测试控制电路15，但是并不限定于此。即，也可以是用于控制测试模式以外的停止监控功能或报警功能等的电路。 [0131] 虽然在前述实施方式和其他实施方式中，电子钟表1的显示部分由指针5～7和表盘3构成，但是并不限定于此。例如，显示部也可以由液晶面板等的数字显示装置构成。 [0132] 此外，本发明不仅能够广泛地应用于电子钟表中，还能够广泛应用于进行时间显示的腕式设备或移动电话等的电子设备中。 [0133] 符号说明 [0134] 1…电子钟表；2外壳；3…表盘；5…秒针；6…分针；7…时针；8表冠(操作部件)；9…按钮(操作部件)；10，10A…IC(电子电路)；11…振荡电路；12…分频电路；13…脉冲形成电路；14…驱动器；15…测试控制电路(功能控制电路)；16…初始状态固定电路；17…操作输入控制电路；20、20A…初始化控制电路；21～24…逻辑电路；30…初始化电路；31…逻辑非电路；40…输入控制电路；41、55…输出端子；50…延迟电路；51、52…逻辑与非电路；53、54…逻辑或非电路；231、241…第一输入端子；232、242…第二输入端子；A1…连接部；C1、C2…电容器、DRAIN、GATE、01、02…连接端子；N1、N2、N11、N12、N13、P11、P12、P13…场效应晶体管；P1…操作输入端子；R1…电阻；TEST…测试端子；VDD、VSS…电源端子。 |
||||||
QQ群二维码
意见反馈
意见反馈