1.一种提升PTP点对点授时精度的方法，其特征在于，所述方法包括：
采用北斗接收机获取NEMA0183格式数据和北斗时间基准；
利用主控模块对所述NEMA0183格式数据进行解析，得到标准时间；
所述主控模块根据所述北斗时间基准对恒温晶振进行驯服；
将恒温晶振倍频至预定频率后作为PTP1588时钟的频率源；
根据所述PTP1588时钟的频率源在物理层建立PTP1588时钟；所述物理层包括支持IEEE 
1588v2功能的PHY芯片；
对所述PTP1588时钟与所述标准时间和北斗时间基准进行时间和频率的同步；
对PTP装置影响点对点授时精度的固定延迟进行修正；
利用固定延迟修正后的PTP授时装置采用PTP协议进行点对点授时，从时钟实现本地时间的同步。
2.根据权利要求1所述的方法，其特征在于，将恒温晶振倍频至预定频率后作为PTP1588时钟的频率源，包括：
将恒温晶振采用PLL倍频模块倍频至第一频率后输入到所述主控模块中，所述主控模块将第一频率的时钟信号倍频至预定频率；
将预定频率的时钟信号作为PTP1588时钟的频率源。
3.根据权利要求1所述的方法，其特征在于，PTP授时装置支持外1PPS、外10Mhz输入和外TOD输入；
对PTP装置影响点对点授时精度的固定延迟进行修正，包括：
将共视授时服务器接入授时服务平台，所述共视授时服务器输出10Mhz信号、1PPS信号以及TOD信号至PTP授时装置，将PTP1588时钟同步到共视授时服务器溯源的时间基准；
将所述共视授时服务器输出的标准时间基准1PPS作为时间间隔计数器的参考输入；
调整PTP专业测试设备的天线延迟，使得测试设备输出的时间基准1PPS信号与共视授时服务器输出的标准时间基准秒内偏差达到皮秒级；
采用PTP授时装置给PTP专业测试设备授时，在测试设备上读出主、从时钟的秒内偏差，秒内偏差为固定延迟；
在PTP报文中对所述固定延迟进行修正。
4.根据权利要求1所述的方法，其特征在于，在PTP报文中对所述固定延迟进行修正，包括：
将所述固定延迟累加到Sync报文的修正域中，得到新的Sync报文修正域的值；
根据PTP报文中的时间戳记录、新的Sync报文修正域的值、Follow_Up报文修正域的值和点对点装置的网络链路对称传输延迟，确定主、从时钟的时间偏差为：
其中，Toffset表示主、从时钟的时间偏差，t2表示从时钟接收到Sync报文的时间戳T2，t1表示主时钟发送Sync报文的时间戳T1，TDelay表示点对点装置的网络链路对称传输延迟，tsync_correcet表示新的Sync报文修正域的值，tFollow_Up_correcet表示Follow_Up报文修正域的值；
根据主、从时钟的时间偏差，PTP从时钟将时间修正调整到与主时钟一致。
5.根据权利要求1所述的方法，其特征在于，所述主控模块为ZYNQ最小系统；对所述PTP1588时钟与所述标准时间和北斗时间基准进行时间和频率的同步，包括：
在PL端通过时间间隔测量方法测量恒温晶振分频输出的1PPS信号与标准时间基准
1PPS信号相位差，将测量的时差结果转换为DAC输出的压控电压给到恒温晶振的压控管脚，然后采用PID算法对恒温晶振进行驯服控制，实现恒温晶振分频输出的1PPS信号与标准时间基准的1PPS信号对齐。
在PL端通过时间间隔测量方法测量恒温晶振分频输出的1PPS信号与PTP1588时钟输出的1PPS信号相位差，通过ZYNQ最小系统的PS端的ARM处理器的MDIO/MDC接口，对PHY芯片的寄存器进行赋值调整秒内偏差，使得PTP1588时钟输出的1PPS信号与恒温晶振分频输出的
1PPS实现了秒内对齐；
在标准时间基准1PPS信号上升沿后，将标准时间信息转换为协调世界时UTC的总秒数，通过MDIO/MDC接口对PHY芯片的寄存器进行直接初始化赋值和调整，使得寄存器的计数值与总秒数相同，实现整秒同步。
6.一种高精度PTP授时装置，其特征在于，所述装置包括：主控模块、北斗接收机、PLL倍频模块、恒温晶振、时钟驱动模块、外部信号接口、以及支持IEEE 1588v2功能的PHY芯片；
所述北斗接收机通过串口将NEMA0183格式数据传输到所述主控模块，所述北斗接收机的北斗时间基准1PPS信号连接到所述主控模块上；恒温晶振的输出端与所述PLL倍频模块的输入端连接，所述PLL倍频模块的输出端与所述主控模块连接，所述主控模块的时钟信号输出端与所述PHY芯片连接，所述PHY芯片通过RGMII和MIO/MDC与所述主控模块连接；所述PHY芯片输出PTP1588时间基准1PPS信号至所述时钟驱动模块，所述时钟驱动模块的第一输出端与所述主控模块连接，所述时钟驱动模块的第二输出端用于输出PTP1588时间基准
1PPS信号；
所述主控模块用于根据所述北斗时间基准输出压控信号的数字信号，通过DAC转换后对恒温晶振进行驯服；还用于将PLL倍频模块输出的时钟信号通过内部PLL倍频模块倍频至预定频率后作为PTP1588时钟的频率源；根据所述PTP1588时钟的频率源在物理层建立PTP1588时钟，对所述PTP1588时钟与所述标准时间和北斗时间基准进行时间和频率的同步；运行lwip协议栈，处理PTP协议并对PTP装置影响点对点授时精度的固定延迟进行修正；
在固定延迟修正后运行PTP1588V2软件采用PTP协议进行点对点授时，从时钟实现本地时间的同步；
所述主控模块还支持外1PPS、外时钟信号以及外TOD信号。
7.根据权利要求6所述的装置，其特征在于，所述主控模块包括：PS端ARM处理器、PL端的FPGA模块、DDR3存储控制器、UART控制器以及外部接口模块；
所述ARM处理器运行lwip协议栈；用于PTP协议处理和在报文中对固定延迟进行修正；
所述ARM处理器还用于根据北斗时间基准输出压控信号的数字信号，通过DAC转换后对恒温晶振进行驯服；
PL端的FPGA模块用于将外部的PLL倍频模块输出的时钟信号通过内部PLL倍频模块倍频至预定频；
外部接口模块用于接收外1PPS、外时钟信号以及外TOD信号。
8.根据权利要求6所述的装置，其特征在于，对固定延迟测量采用的模块包括共视授时服务器、PTP专用测试设备以及时间间隔计数器；
所述共视授时服务器输出10Mhz信号、1PPS信号、TOD信号至所述外部信号接口，所述共视授时服务器输出标准时间基准1PPS信号至所述时间间隔计数器，所述时钟驱动模块的第二输出端输出PTP1588时间基准1PPS信号至所述时间间隔计数器，所述高精度PTP授时装置通过网络对所述PTP专用测试设备进行授时，所述PTP专用测试设备输出测试设备时间基准
1PPS信号；
所述时间间隔计数器用于观测PTP授时装置和PTP专用测试设备时间基准秒内偏差是否接近零。
9.根据权利要求7所述的装置，其特征在于，所述ARM处理器，还用于将所述固定延迟累加到Sync报文的修正域中，得到新的Sync报文修正域的值；根据PTP报文中的时间戳记录、新的Sync报文修正域的值、Follow_Up报文修正域的值和点对点装置的网络链路对称传输延迟，确定主、从时钟的时间偏差为：
其中，Toffset表示主、从时钟的时间偏差，t2表示从时钟接收到Sync报文的时间戳T2，t1表示主时钟发送Sync报文的时间戳T1，TDelay表示点对点装置的网络链路对称传输延迟，tsync_correcet表示新的Sync报文修正域的值，tFollow_Up_correcet表示Follow_Up报文修正域的值；
根据Toffset值，PTP从时钟将时间修正调整到与主时钟一致。
10.根据权利要求9所述的装置，其特征在于，所述主控模块为ZYNQ最小系统；PTP1588时钟同步方法包括：
在PL端通过时间间隔测量方法测量恒温晶振分频输出的1PPS信号与标准时间基准
1PPS信号相位差，将测量的时差结果转换为DAC输出的压控电压给到恒温晶振的压控管脚，然后采用PID算法对恒温晶振进行驯服控制，实现恒温晶振分频输出的1PPS信号与标准时间基准的1PPS信号对齐。
在PL端通过时间间隔测量方法测量恒温晶振分频输出的1PPS信号与PTP1588时钟输出的1PPS信号相位差，通过ZYNQ最小系统的PS端的ARM处理器的MDIO/MDC接口，对PHY芯片的寄存器进行赋值调整秒内偏差，使得PTP1588时钟输出的1PPS信号与恒温晶振分频输出的
1PPS实现了秒内对齐；
在标准时间基准1PPS信号上升沿后，将标准时间信息转换为协调世界时UTC的总秒数，通过MDIO/MDC接口对PHY芯片的寄存器进行直接初始化赋值和调整，使得寄存器的计数值与总秒数相同，实现整秒同步。