1.一种采用双相位采样与在线计算方式的延时发生系统，其特征在于包括，延时前链模块，包括6条延时前链及对应的采样电路，采样电路采用双相位采样的方式根据触发信号上升沿的产生时刻及在触发信号上升沿产生之后系统时钟第一个上升沿时刻确定前链延时时长，并通过6条延时前链实现前链延时时长的延时和测量；
粗延时模块，根据设定的延迟时间及前链延时时长确定粗延时时长，并采用两个二进制计数器分别在触发信号上升沿产生之后参考时钟的第一个上升沿和下降沿时刻开始计数，直到达到预设值，实现粗延时时长的延时和对6条延时前链的前链延时时长测量结果的筛选；参考时钟的频率为系统时钟频率的2倍，且参考时钟与系统时钟同相位；
延时后链模块，根据设定的延迟时间、前链延时时长和粗延时时长确定后链延时时长，并在粗延时模块计数达到预设值后通过延时后链实现后链延时时长的延时；
采用Kintex‑7 FPGA中的多个CARRY4单元作为多个延时单元，多个CARRY4单元首尾级联形成所述延时前链和延时后链；每个CARRY4单元引出CO0和CO3两个抽头，相邻两个抽头之间形成一个精细延时区间；通过精细延时区间实现前链延时时长和后链延时时长的延时。
2.根据权利要求1所述的采用双相位采样与在线计算方式的延时发生系统，其特征在于，
所述粗延时模块用于实现参考时钟周期整数倍的延时；延时前链模块和延时后链模块用于实现小于一个参考时钟周期的延时；通过控制延时后链中参与延时功能的精细延时区间的个数来实现后链延时时长的延时。
3.根据权利要求2所述的采用双相位采样与在线计算方式的延时发生系统，其特征在于，实现设定的延迟时间的过程为：
对于延时前链模块，触发信号通过6条延时前链的首端进入到延时前链中，当系统时钟的第一个上升沿到来时，读取延时前链的测量结果并启动粗延时模块的二进制计数器开始计数；当二进制计数器的计数值达到预设值时停止计数并启动延时后链模块中的延时后链，当延时后链实现后链延时时长的延时后，延时发生系统产生设定延迟时间的输出信号。
4.根据权利要求3所述的采用双相位采样与在线计算方式的延时发生系统，其特征在于，每条延时前链对应的采样电路包括寄存器阵列和编码电路；
3条延时前链的采样电路由系统时钟信号中的正相时钟驱动，另外3条延时前链的采样电路由系统时钟信号中的反相时钟驱动；
每条延时前链包括100个CARRY4单元；系统时钟信号中的正相时钟和反相时钟频率均为125MHz，参考时钟的频率为250MHz；
寄存器阵列用于暂时保存延时前链的前链延时时长的200位的测量结果；编码电路用于将200位的测量结果编码为8位的二进制测量结果。
5.根据权利要求4所述的采用双相位采样与在线计算方式的延时发生系统，其特征在于，第1、2、3条延时前链对应的寄存器阵列采用正相时钟驱动，4、5、6条延时前链对应的寄存器阵列采用反相时钟驱动；
每个寄存器阵列包括第一级寄存器和第二级寄存器；第一级寄存器和第二级寄存器的寄存器个数相同，均为200个；
第1、2、3条延时前链对应的寄存器阵列的连接形式相同，其中第1条延时前链对应的寄存器阵列的连接形式为：
第一级寄存器中每个寄存器一的D端依次对应连接第1条延时前链的一个抽头，每个寄存器一的C端同时连接正相时钟，每个寄存器一的Q端与第二级寄存器中每个寄存器二的D端对应连接，每个寄存器二的C端同时连接反相时钟，所有寄存器二的Q端输出的结果共同组成200位的测量结果；第1、2、3条延时前链对应的寄存器阵列产生3个正相测量结果；
第4、5、6条延时前链对应的寄存器阵列的连接形式相同，其中第4条延时前链对应的寄存器阵列的连接形式为：
第一级寄存器中每个寄存器三的D端依次对应连接第4条延时前链的一个抽头，每个寄存器三的C端同时连接反相时钟，每个寄存器三的Q端与第二级寄存器中每个寄存器四的D端对应连接，每个寄存器四的C端同时连接正相时钟，所有寄存器四的Q端输出的结果共同组成200位的测量结果；第4、5、6条延时前链对应的寄存器阵列产生3个反相测量结果。
6.根据权利要求5所述的采用双相位采样与在线计算方式的延时发生系统，其特征在于，粗延时模块包括两个二进制计数器，两个二进制计数器分别由参考时钟的上升沿和下降沿驱动；当触发信号的上升沿到来时，两个二进制计数器被使能，并在参考时钟的驱动下开始工作；上升沿驱动的二进制计数器用于产生粗延时时长的延时，当上升沿驱动的二进制计数器计数达到预设值时，输出使能信号驱动延时后链进行延时；
根据下降沿驱动的二进制计数器与上升沿驱动的二进制计数器的计数值判断在参考时钟驱动下首先开始工作的二进制计数器，根据首先开始工作的二进制计数器的判断结果选择3个正相测量结果或3个反相测量结果作为最终的前链延时时长测量结果。
7.根据权利要求6所述的采用双相位采样与在线计算方式的延时发生系统，其特征在于，在3个正相测量结果和3个反相测量结果中选择最终的前链延时时长测量结果的方法为：
若3个正相测量结果和3个反相测量结果中只有一种测量结果没有超出延时前链的量程，则选择没有超出延时前链的量程的测量结果作为最终的前链延时时长测量结果；
若3个正相测量结果和3个反相测量结果均没有超出延时前链的量程，根据首先开始工作的二进制计数器的判断结果确定最终的前链延时时长测量结果的方法为：
若上升沿驱动的二进制计数器先于下降沿驱动的二进制计数器开始工作，触发信号上升沿与上升沿驱动的二进制计数器的参考时钟第一个上升沿之间的时间间隔相对较小，选择3个正相测量结果和3个反相测量结果中较小的测量结果作为最终的前链延时时长测量结果；若上升沿驱动的二进制计数器后于下降沿驱动的二进制计数器开始工作，触发信号上升沿与上升沿驱动的二进制计数器的参考时钟第一个上升沿之间的时间间隔相对较大，选择3个正相测量结果和3个反相测量结果中较大的测量结果作为最终的前链延时时长测量结果。
8.根据权利要求7所述的采用双相位采样与在线计算方式的延时发生系统，其特征在于，采用在线计算方法计算二进制计数器的计数预设值和后链延时时长的方法为：
采用第一映射表RAM存储6条延时前链的实际参数值，所述实际参数值通过码密度校准法得到；采用第二映射表RAM存储延时后链的实际参数值；
将最终的前链延时时长测量结果作为地址输入第一映射表RAM，得到3条延时前链的实际测量结果；对3个实际测量结果求平均值，得到触发信号上升沿与参考时钟第一个上升沿之间的时间间隔的测量值；
采用减法器从设定的延迟时间中减去所述测量值得到剩余延迟时间，将剩余延迟时间除以参考时钟周期，得到的整数部分作为二进制计数器计数的预设值；小数部分作为后链延时时长；采用二分法快速搜索第二映射表RAM中的一个实际参数值，使所述一个实际参数值与所述后链延时时长之间的误差最小，将所述一个实际参数值对应的地址作为延时后链的输入数据。
9.根据权利要求8所述的采用双相位采样与在线计算方式的延时发生系统，其特征在于，延时后链模块包括延时后链和后链寄存器阵列；后链寄存器阵列包括一级后链寄存器和二级后链寄存器；
所述延时后链的输入数据为8位的二进制数，将8位的二进制数解码为200位的二进制数后输入到一级后链寄存器中暂时保存，二级后链寄存器根据200位的二进制数驱动延时后链实现后链延时时长的延时；
当二进制计数器计数达到所述预设值，输出使能信号至二级后链寄存器，二级后链寄存器在参考时钟的驱动下将200位的二进制数输入至延时后链，延时后链实现后链延时时长的延时后，产生输出信号。
10.根据权利要求9所述的采用双相位采样与在线计算方式的延时发生系统，其特征在于，在FPGA中，系统时钟信号由混合模式时钟管理器产生，然后输入到全局时钟缓冲器，再由全局时钟缓冲器输出到延时前链和延时后链的每个寄存器。