用于粒子加速器定时组件同步性偏差的监测系统 |
|||||||
| 申请号 | CN202311630205.3 | 申请日 | 2023-11-30 | 公开(公告)号 | CN117761998A | 公开(公告)日 | 2024-03-26 |
| 申请人 | 中国科学院近代物理研究所; | 发明人 | 葛良; 段启昊; 张玮; 童涛; 岳敏; | ||||
| 摘要 | 本 发明 涉及粒子 加速 器技术领域，提供一种用于 粒子加速器 定时组件同步性偏差的监测系统，包括：启动时刻计算单元和同步性偏差监测单元；所述启动时刻计算单元用于获取定时系统中各定时组件的理论启动时刻；同步性偏差监测单元用于根据各所述定时组件输出的待测 门 信号 确定加速器设备的实际启动时刻，并基于实际启动时刻和理论启动时刻计算同步性偏差。本发明用于粒子加速器定时组件同步性偏差的监测系统能够准确地测量定时组件的延时偏差。 | ||||||
| 权利要求 | 1.一种用于粒子加速器定时组件同步性偏差的监测系统，其特征在于，包括：启动时刻计算单元和同步性偏差监测单元； |
||||||
| 说明书全文 | 用于粒子加速器定时组件同步性偏差的监测系统技术领域背景技术[0002] 粒子加速器是一个多系统、高维结构的强耦合系统，运行过程中多个系统在同一时间基准下调度运行，完成基于统一时间基准的高耦合任务。定时系统是实现粒子加速器时序调度的中枢，其组件的同步性决定了系统的性能，定时组件的同步性偏差测量对系统同步性补偿具有重要的意义。同步性偏差的测量依据是输入信号时刻的精确标记和理论输出时刻的获取，定时系统在每一个运行周期前计算设备的理论输出时刻，所以同步性偏差的测量依赖于输入信号的时间测量。 [0003] 时间测量是指测量一个事件发生的时刻，精密的时间测量在自然科学研究领域的重要性日渐提升。目前常用的时间数字转换模块主要有两种实现形式，一种是专用集成电路(ASIC)，另一种是可编辑逻辑阵列(FPGA)。相较于专用集成电路，可编辑逻辑阵列具有更高的灵活性、更好的集成度和更短的开发周期等优点。随着可编辑逻辑阵列的工艺提升，相比于专用集成电路，以可编程逻辑电路为基础的时间数字转换模块具有在精确度、性能上的可应用性。 [0004] 常见的基于可编程逻辑电路实现的时间数字转换模块有三种方法，基于多相位时钟的方法、基于内部专用逻辑单元的方法和基于内部延迟链的方法。因为与系统时钟耦合严重，前两种方法相较于基于内部延迟链的方法在测量精度方面有较大差距。基于内部延迟链的结构对延迟单元的鲁棒性及性能要求较高，对系统时序完整性要求较高；如各个延时单元延时长度不均一时，导致的总延迟时间计算错误，当使用单路延迟链结构对输入信号进行计算时，由于温度、电压等客观因素及工艺等问题的影响可能会出现气泡问题，从而导致延迟通路长度判断错误；输入信号经过单链路测量时因单延迟链路经过触发器输出的时间跨度而导致数据的不均匀跳变而无法确认准确的测量值。 发明内容[0005] 本发明提供一种用于粒子加速器定时组件同步性偏差的监测系统，用以解决现有技术中对定时组件延时偏差测量不准确地问题。 [0006] 本发明提供一种用于粒子加速器定时组件同步性偏差的监测系统，包括：启动时刻计算单元和同步性偏差监测单元； [0007] 所述启动时刻计算单元用于获取定时系统中各定时组件的理论启动时刻； [0008] 同步性偏差监测单元用于根据各所述定时组件输出的待测门信号确定加速器设备的实际启动时刻，并基于实际启动时刻和理论启动时刻计算同步性偏差。 [0009] 根据本发明提供的一种用于粒子加速器定时组件同步性偏差的监测系统，同步性偏差监测单元包括：沿标记模块、延迟阵列模块、去气泡温度计码读出模块、校正模块、时间定位模块、时间戳生成模块、数据传输模块、偏差计算模块和时钟同步模块，所述沿标记模块连接延迟阵列模块，所述延迟阵列模块连接去气泡温度计码读出模块，所述去气泡温度计码读出模块连接校正模块，所述校正模块和时间定位模块连接时间戳生成模块，所述时间戳生成模块连接数据传输模块，所述数据传输模块连接偏差计算模块，所述时钟同步模块为沿标记模块、延迟阵列模块、去气泡温度计码读出模块、在线校正模块、时间定位模块、时间戳生成模块、数据传输模块和偏差计算模块提供时钟基准。 [0010] 根据本发明提供的一种用于粒子加速器定时组件同步性偏差的监测系统，所述沿标记模块用于分别接收对应的所述定时组件输出的待测门信号，将所述待测门信号传输至延迟阵列模块，在所述待测门信号上升沿时刻进入start状态，产生start标志；在所述待测门信号下降沿时刻进入stop状态，产生stop标志。 [0011] 根据本发明提供的一种用于粒子加速器定时组件同步性偏差的监测系统，所述延迟阵列模块包括：第一延迟阵列、第二延迟阵列和触发器阵列，所述第一延迟阵列和第二延迟阵列分别接收所述待测门信号，所述第一延迟阵列在start标志产生时，将其每一级延迟单元延迟后的第一延迟数据通过所述触发器阵列传输至所述去气泡温度计码读出模块，所述第二延迟阵列在stop标志产生时，将其每一级延迟单元延迟后的第二延迟数据通过所述触发器阵列传输至所述去气泡温度计码读出模块。 [0012] 根据本发明提供的一种用于粒子加速器定时组件同步性偏差的监测系统，第一延迟阵列和第二延迟阵列分别包括四路延迟链，且每一路延迟链的布线路径长度相等。 [0013] 根据本发明提供的一种用于粒子加速器定时组件同步性偏差的监测系统，所述去气泡温度计码读出模块用于对所述第一延迟数据和第二延迟数据分别去气泡操作，以得到各定时组件对应的待测门信号分别在start标志产生时和stop标志产生时经过的延迟单元个数。 [0014] 根据本发明提供的一种用于粒子加速器定时组件同步性偏差的监测系统，所述在线校正模块用于对经过延迟单元的时间宽度进行校正，分别存储经过i个延迟单元的时间宽度，并基于start标志产生时，待测门信号经过的延迟单元个数，确定第一细时长，基于stop标志产生时，待测门信号经过的延迟单元个数，确定第二细时长，其中，i＝1,2,…,N，N表示延迟链中延迟单元的总个数，所述第一细时长和第二细时长均小于一个时钟周期的时长。 [0015] 根据本发明提供的一种用于粒子加速器定时组件同步性偏差的监测系统，所述在线校正模块包括：第一实时在线校正模块和第二实时在线校正模块，每一个实时在线校正模块中，按地址从低到高依次预先存储去气泡温度计码读出模块中读出的信号分别经过的延迟单元个数，当待测门信号是以同步时钟为时长范围的呈现高斯分布的随机信号时，通过码密度法计算经过延迟单元的时间宽度，当码密度法计算次数达到预定次数后，第一实时在线校正模块和第二实时在线校正模块工作状态切换，处于工作状态的实时在线校正模块进入更新状态，处于更新状态的实时在线校正模块进入工作状态。 [0016] 根据本发明提供的一种用于粒子加速器定时组件同步性偏差的监测系统，所述时间戳生成模块用于根据时间定位模块输出的start标志产生时的绝对时刻、stop标志产生时的绝对时刻、所述在线校正模块输出第一细时长和第二细时长生成时间信息，所述时间信息包括：待测门信号的高电平输入绝对时刻和待测门信号的时间宽度，待测门信号的高电平输入绝对时刻通过start标志产生时的绝对时刻减去所述第一细时长得到，待测门信号的时间宽度通过stop标志产生时的绝对时刻减去所述第二细时长，再减去所述待测门信号的高电平输入绝对时刻得到，以所述待测门信号的高电平输入绝对时刻作为所述实际启动时刻。 [0017] 根据本发明提供的一种用于粒子加速器定时组件同步性偏差的监测系统，所述偏差计算模块用于从所述启动时刻计算单元获取所述理论启动时刻，并结合所述实际启动时刻计算同步性偏差。 [0018] 本发明提供的用于粒子加速器定时组件同步性偏差的监测系统，通过启动时刻计算单元获取粒子加速器中各定时组件的理论启动时刻；同步性偏差监测单元根据各所述定时组件输出的待测门信号确定加速器设备的实际启动时刻，并基于实际启动时刻和理论启动时刻计算同步性偏差，从而能够准确地测量定时组件的延时偏差。附图说明 [0019] 为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 [0020] 图1是本发明提供的用于粒子加速器定时组件同步性偏差的监测系统结构示意图； [0021] 图2是本发明提供的用于粒子加速器定时组件同步性偏差的监测系统中同步性偏差监测单元结构示意图； [0022] 图3是本发明提供的用于粒子加速器定时组件同步性偏差的监测系统中沿标记模块的信号时序图。 具体实施方式[0023] 为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0024] 本发明实施例的一种用于粒子加速器定时组件同步性偏差的监测系统，如图1所示，包括：启动时刻计算单元100和同步性偏差监测单元200。 [0025] 所述启动时刻计算单元100用于获取定时系统300中各定时组件的理论启动时刻，具体地，通过PV变量获取客户端广播的加速器设备理论启动时刻。 [0026] 同步性偏差监测单元200用于根据各所述定时组件输出的待测门信号确定加速器设备的实际启动时刻，并基于实际启动时刻和理论启动时刻计算同步性偏差。 [0027] 本实施例的用于粒子加速器定时组件同步性偏差的监测系统，通过启动时刻计算单元获取粒子加速器中各定时组件的理论启动时刻；同步性偏差监测单元根据各所述定时组件输出的待测门信号确定加速器设备的实际启动时刻，并基于实际启动时刻和理论启动时刻计算同步性偏差，从而能够准确地测量定时组件的延时偏差。 [0028] 如图2所示，同步性偏差监测单元200包括：沿标记模块210、延迟阵列模块220、去气泡温度计码读出模块230、在线校正模块240、时间定位模块250、时间戳生成模块260、数据传输模块270、偏差计算模块280和时钟同步模块290，所述沿标记模块210连接延迟阵列模块220，所述延迟阵列模块220连接去气泡温度计码读出模块230，所述去气泡温度计码读出模块230连接在线校正模块240，所述在线校正模块240和时间定位模块250连接时间戳生成模块260，所述时间戳生成模块260连接数据传输模块270，所述数据传输模块270连接偏差计算模块280。其中，时钟同步模块290为沿标记模块210、延迟阵列模块220、去气泡温度计码读出模块230、在线校正模块240、时间定位模块250、时间戳生成模块260、数据传输模块270和偏差计算模块280提供时钟基准。 [0029] 图1中每一个定时组件都分别对应一个图2中的同步性偏差监测单元200，每一个定时组件的待测门信号对应输入到对应的同步性偏差监测单元200的沿标记模块210，每一个定时组件与其对应的同步性偏差监测单元200的连接都可以看作是一个监测通道。 [0030] 沿标记模块210用于分别接收对应的所述定时组件输出的待测门信号，将待测门信号传输至延迟阵列模块220，且在所述待测门信号上升沿时刻进入start状态，产生start标志；在所述待测门信号下降沿时刻进入stop状态，产生stop标志。具体地，在沿标记模块210中通过多段状态机，检测输入的待测门信号状态，当信号未被输入时，沿标记模块210的状态为待触发状态，等待待测门信号低电平向高电平的跳变的上升沿到来，当上升沿到来时，沿标记模块210进入start状态，同时产生start标志；当检测到待测门信号高电平到低电平的跳变的下降沿到来时，沿标记模块210进入stop状态，同时产生stop标志，信号示意图如图3所示。 [0031] 延迟阵列模块220包括：第一延迟阵列221、第二延迟阵列222和触发器阵列223，第一延迟阵列221和第二延迟阵列222分别接收所述待测门信号，所述第一延迟阵列221在start标志产生时，将其每一级延迟单元延迟后的第一延迟数据通过所述触发器阵列223传输至所述去气泡温度计码读出模块230，所述第二延迟阵列222在stop标志产生时，将其每一级延迟单元延迟后的第二延迟数据通过所述触发器阵列223传输至所述去气泡温度计码读出模块230。第一延迟数据和第二延迟数据均为温度计码，延迟阵列有256级，每经过一个延迟单元会输出一个有效电平信号，一共有256个电平信号，可以以8位二进制来表示。 [0032] 具体地，第一延迟阵列221在start标志产生时，待测门信号依次经过第一延迟阵列221中延迟链的至少一个延迟单元(图中每个三角形为一个延迟单元，可用CARRY4实现)，每经过一个延迟单元，该延迟单元输出高电平，可以用1表示，从而得到256位的温度计码(即第一延迟数据)，其中1的个数表示经过的延迟单元的个数。同理，第二延迟阵列222在stop标志产生时，待测门信号依次经过第二延迟阵列222中延迟链的至少一个延迟单元，每经过一个延迟单元，该延迟单元输出高电平，可以用1表示，从而得到256位的温度计码(即第二延迟数据)，其中1的个数表示经过的延迟单元的个数。 [0033] 例如:第一延迟阵列221输出的温度计码为00101100...000(共256位，该温度计码中只有三个1)，表示在start标志产生时，待测门信号依次经过第一延迟阵列221中延迟链的三个延迟单元。 [0034] 如图2所示，第一延迟阵列221和第二延迟阵列222分别包括四路延迟链，且每一路延迟链的布线路径长度相等。本实施例中，使用FPGA中原语模块先行进位加法器CARRY4作为延迟单元，每个延迟单元中约有54皮秒延迟，通过256个延迟单元串联，可以实现一个时钟周期内的精细时间长度测量，四条延迟链同时进行采样，进一步实现时间测量的颗粒化。同时通过对延迟阵列模块220中每一个延迟链进行布局布线，使每一路延迟链的布线路径长度相等，最大程度减少由于走线带来的系统误差以实现高精度单位延时控制。 [0035] 去气泡温度计码读出模块230用于对所述第一延迟数据和第二延迟数据分别去气泡操作，以得到各定时组件对应的待测门信号分别在start标志产生时和stop标志产生时经过的延迟单元个数。本实施例中，采用FPGA中原语模块六输入三输出查找表LUT6作为1计数器的单元，将延迟阵列输出的延迟单元每六个为一组输入六输入查找表中得到对应的三位二进制输出。将每两个三位二进制数相加得到计算单元减少一半的四位二进制数，将每两个四位二进制数相加得到计算单元减少一半的五位二进制数，将每两个五位二进制数相加得到计算单元减少一半的六位二进制数，重复循环得到最终的满足输出位数的8位二进制结果。如上述例子，第一延迟阵列221输出的温度计码为00101100…000，其中有三个1，经过去气泡温度计码读出模块230之后，输出结果为00000011(对应十进制数3)，表示在start标志产生时，待测门信号依次经过第一延迟阵列221中延迟链的三个延迟单元。 [0036] 待测门信号在延迟阵列模块220中传递，使得延迟单元的输出发生跳变，经触发器采样后可读取体现输入信号宽度的数据变化。由于工艺、温度、电压等客观因素影响，输入信号在延迟阵列中传递时会出现不能按序传递的现象，本应呈现11111…11000的延迟序列，在气泡现象下会出现11111…10100的实际序列形式，采用传统的二分查找模块会出现检测错误的情况，若增加延迟阵列数据重排序模块又会大量增加模块逻辑资源占用。本实施例提出了对于延迟阵列中1计数的数据读出模块，即去气泡温度计码读出模块230，通过将延迟阵列中出现的所有“1”值加和求出，得到实际的延迟阵列模块输出值，该去气泡温度计码读出模块230通过利用气泡影响延迟数据顺序而不影响延迟信号总体实际变化值的特点实现，大大提升了系统的资源利用率及工作效率。 [0037] 所述在线校正模块240用于对经过延迟单元的时间宽度进行校正，分别存储经过i个延迟单元的时间宽度，并基于start标志产生时，待测门信号经过的延迟单元个数，确定第一细时长，基于stop标志产生时，待测门信号经过的延迟单元个数，确定第二细时长，其中，i＝1,2,…,N，N表示延迟链中延迟单元的总个数，第一细时长和第二细时长均小于一个时钟周期的时长。具体地，将经过一个，两个，三个，直到256个延迟单元的时间宽度分别存储在在线校正模块240中，例如：可以通过数组存储。根据去气泡温度计码读出模块230输出的二进制数，例如：第一延迟阵列221输出的温度计码为00101100…000，其中有三个1，经过去气泡温度计码读出模块230之后，输出结果为00000011(对应十进制数3)，表示在start标志产生时，待测门信号依次经过第一延迟阵列221中延迟链的三个延迟单元，那么取数组中第三个元素的时间宽度作为第一细时长。 [0038] 优选地，采用第一实时在线校正模块241和第二实时在线校正模块242作为在线校正模块240的执行单元，每一个实时在线校正模块中，按地址从低到高依次预先存储去气泡温度计码读出模块中读出的信号分别经过的延迟单元个数对应的时间宽度。当待测门信号是以同步时钟为时长范围的呈现高斯分布的随机信号时，通过码密度法计算经过延迟单元的时间宽度，当码密度法计算延迟宽度次数达到预定次数后，第一实时在线校正模块241和第二实时在线校正模块242工作状态切换，处于工作状态的实时在线校正模块进入更新状态，处于更新状态的模块进入工作状态。 [0039] 由于工艺、温度、电压等客观因素影响，延迟阵列模块除了会出现气泡问题，还会出现延迟单元宽度不均一，延迟时间不确定等问题，导致延迟阵列的输出值无法作为最终结果的可靠数据来源。本实施例针对该问题提出了双模块实时更新的在线校正模块，该在线校正模块240通过由两个实时在线校正模块组成，其中任一个实时在线校正模块工作时，通过输入去气泡温度计码读出模块230读出的二进制形式延迟阵列数据，将其中的存储的延迟阵列输入值对应的实际延迟的时间宽度输出，参与最终的时间戳计算；两个实时在线校正模块为交替工作模式，当其中一个实时在线校正模块工作时，另一个实时在线校正模块进行实时的校正数据更新，以抵御温度、电压等环境条件改变后的系统改变，当该实时在线校正模块校正完成时，接替工作状态的实时在线校正模块，进入工作，同时结束工作状态的实时在线校正模块，使其进入实时校准状态，以更新校准数据。两个实时在线校正模块循环工作，可以最大程度地减少系统所处环境带来的数据影响。 [0040] 所述时间戳生成模块260用于根据时间定位模块250输出的start标志产生时的绝对时刻、stop标志产生时的绝对时刻、所述在线校正模块240输出第一细时长和第二细时长生成时间信息，所述时间信息包括：待测门信号的高电平输入绝对时刻和待测门信号的时间宽度，待测门信号的高电平输入绝对时刻通过start标志产生时的绝对时刻减去所述第一细时长得到，待测门信号的时间宽度通过stop标志产生时的绝对时刻减去所述第二细时长，再减去所述待测门信号的高电平输入绝对时刻得到，以所述待测门信号的高电平输入绝对时刻作为所述实际启动时刻。其中，时间定位模块250以TAI时间和同步时钟模块290为计时基准，可以获得start标志产生时的绝对时刻和stop标志产生时的绝对时刻。 [0041] 优选地，可将待测门信号的高电平输入绝对时刻和待测门信号的时间宽度缓存起来，在通信速率低时保证数据完整。例如：将待测门信号的高电平输入绝对时刻和待测门信号的时间宽度依次存入ZYNC芯片PL端FIFO中，通过DMA将数据写入PS端挂载的存储介质。 [0042] 时间戳生成模块260生成时间信息后，将该时间信息通过数据传输模块270传输至偏差计算模块280。所述偏差计算模块280用于从所述启动时刻计算单元100获取所述理论启动时刻，并结合待测门信号的高电平输入绝对时刻计算同步性偏差。具体地，加速器设备的启动时刻在运行(ramping)前计算后通过PV变量发布，该偏差计算模块280通过千兆网络从启动时刻计算单元100获取每一通道对应的理论启动时刻，再根据写入存储介质的待测门信号的高电平输入绝对时刻，即实际启动时刻，两者相减计算偏差结果，通过多组数据的拟合得到通道的同步性偏差，作为通道偏差补偿依据。 [0043] 通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。 [0044] 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。 |
||||||
QQ群二维码
意见反馈
意见反馈