一种高精度的守时授时设备 |
|||||||
申请号 | CN202311825197.8 | 申请日 | 2023-12-27 | 公开(公告)号 | CN117742122A | 公开(公告)日 | 2024-03-22 |
申请人 | 中国航空工业集团公司西安航空计算技术研究所; | 发明人 | 隽鹏辉; 封安; 李雨桐; 吴志川; 王宇; 李翔; | ||||
摘要 | 本 申请 提供了一种高 精度 的守时授时设备,属于航空设备系统时钟同步技术领域,具体 电池 在守时授时设备断电时为RTC芯片供电,当外部有I RI G‑B码时,FPGA获取并解码I RI G‑B码获取基准时间的年月日时分秒信息,当外部没有I RI G‑B码时,处理器获取RTC芯片提供的基准时间的年月日时分秒信息,处理器将RTC芯片提供的基准时间发送至FPGA;FPGA获取基准时间后通过恒温晶振以100纳秒的 分辨率 进行守时,所FPGA将时分秒及秒以下的时间信息发送至FC子卡,处理器从FPGA中获取年月日的时间信息后发送至FC子卡。通过本申请的处理方案,实现了机载设备的可靠时钟系统。 | ||||||
权利要求 | 1.一种高精度的守时授时设备,其特征在于,包括:电池、RTC芯片、处理器、FPGA、恒温晶振和FC子卡,所述电池在守时授时设备断电时为所述RTC芯片供电,所述RTC芯片通过处理器和FPGA连接,所述处理器连接所述FC子卡,所述恒温晶振和所述FPGA连接,所述FPGA连接所述FC子卡; |
||||||
说明书全文 | 一种高精度的守时授时设备技术领域[0001] 本申请涉及航空设备系统时钟同步的领域,尤其是涉及一种高精度的守时授时设备。 背景技术[0003] 有鉴于此,本申请提供一种高精度的守时授时设备,解决了现有技术中的问题,实现了机载设备的可靠时钟系统。 [0004] 本申请提供的一种高精度的守时授时设备采用如下的技术方案: [0005] 一种高精度的守时授时设备,包括:电池、RTC芯片、处理器、FPGA、恒温晶振和FC子卡,所述电池在守时授时设备断电时为所述RTC芯片供电,所述RTC芯片通过处理器和FPGA连接,所述处理器连接所述FC子卡,所述恒温晶振和所述FPGA连接,所述FPGA连接所述FC子卡; [0006] 其中,当外部有IRIG‑B码时,FPGA获取并解码IRIG‑B码获取基准时间的年月日时分秒信息,当外部没有IRIG‑B码时,处理器获取RTC芯片提供的基准时间的年月日时分秒信息,所述处理器将RTC芯片提供的基准时间发送至FPGA;所述FPGA获取基准时间后通过恒温晶振以100纳秒的分辨率进行守时,所FPGA将时分秒及秒以下的时间信息发送至所述FC子卡,所述处理器从所述FPGA中获取年月日的时间信息后发送至所述FC子卡。 [0007] 可选的,所述FPGA的守时过程中,将基准时间的年月日和时分秒存储到时间寄存器中,并将基准时间的时分秒信息转换为以100纳秒为单位的整数时间,再通过恒温晶振进行计数守时。 [0008] 可选的,所述处理器通过PCIe总线连接所述FC子卡和所述FPGA,所述处理器通过PCIe总线获取FPGA中年月日的时间信息,并将年月日的时间信息通过PCIe总线发送至FC子卡。 [0009] 可选的,所述RTC芯片采用标准的I2C总线和处理器连接。 [0010] 可选的,所述RTC芯片的备份电池耗电量小于1.5uA,守时精度小于等于130s/月。 [0012] 综上所述,本申请包括以下有益技术效果: [0014] 为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。 [0015] 图1为高精度的守时授时设备的结构框图。 具体实施方式[0016] 下面结合附图对本申请实施例进行详细描述。 [0017] 以下通过特定的具体实例说明本申请的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本申请的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。 [0018] 要说明的是,下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见,本文中所描述的方面可体现于广泛多种形式中,且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本申请,所属领域的技术人员应了解,本文中所描述的一个方面可与任何其它方面独立地实施,且可以各种方式组合这些方面中的两者或两者以上。举例来说,可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外,可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。 [0019] 还需要说明的是,以下实施例中所提供的图示仅以示意方式说明本申请的基本构想,图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。 [0020] 另外,在以下描述中,提供具体细节是为了便于透彻理解实例。然而,所属领域的技术人员将理解,可在没有这些特定细节的情况下实践所述方面。 [0021] 本申请实施例提供一种高精度的守时授时设备。 [0022] 如图1所示,一种高精度的守时授时设备包括:电池、RTC芯片、处理器、FPGA、恒温晶振和FC子卡,所述电池在守时授时设备断电时为所述RTC芯片供电,RTC芯片可在电池的供电下守时工作,所述RTC芯片通过处理器和FPGA连接,所述处理器连接所述FC子卡,所述恒温晶振和所述FPGA连接,所述FPGA连接所述FC子卡。其中RTC的英文全称为Real_Time Clock,中文名称为实时时钟;FPGA的英文全称为Field Programmable Gate Array,中文名为现场可编程逻辑门阵列;FC子卡为时间用户,FC的英文全称为Fiber Channel,中文名称为光纤通道。 [0023] 其中,当外部有IRIG‑B码时,FPGA获取并解码IRIG‑B码获取基准时间的年月日时分秒信息,当外部没有IRIG‑B码时,处理器获取RTC芯片提供的基准时间的年月日时分秒信息,所述处理器将RTC芯片提供的基准时间发送至FPGA;所述FPGA获取基准时间后通过恒温晶振以100纳秒的分辨率进行守时,所FPGA将时分秒及秒以下的时间信息通过硬件连线发送至所述FC子卡,所述处理器从所述FPGA中获取年月日的时间信息后发送至所述FC子卡。其中,IRIG‑B英文全称是inter‑range instrumentationgroup‑B,中文解释为:IRIG‑B编码是时间系统中的一种常用串行传输方式,包括B(DC)码和B(AC)码,分别用二进制和模拟信号传输 [0024] 本申请采用FPGA实现,不需要增加任何外围扩展电路,可控制研发成本;本申请工作时,守时的分辨率为100纳秒;本申请将时分秒及秒以下时间信息通过硬连线分发,分发效率更高。实际工程中的应用,本申请的守时授时设备能够为机载系统提供可靠的高精度时间信息,已在某无人机成功使用。 [0025] 所述FPGA的守时过程中,将基准时间的年月日和时分秒存储到时间寄存器中,并将基准时间的时分秒信息转换为以100纳秒为单位的整数时间,再通过恒温晶振进行计数守时。FPGA采用复旦微的7K325T系列FPGA,实现了IRIG‑B码的解码、守时、与处理器和FC子卡的通信。 [0026] 处理采用飞腾处理器,所述处理器通过x4的PCIe总线连接所述FC子卡和所述FPGA,所述处理器通过PCIe总线获取FPGA中年月日的时间信息,并将年月日的时间信息通过PCIe总线发送至FC子卡。 [0027] RTC芯片采用标准的I2C总线和处理器连接。电池容量为2400mAh。 [0028] 所述RTC芯片采用RTC‑02‑1340‑33芯片,备份电池耗电量小于1.5uA,守时精度小于等于130s/月=4.3s/天=50us/s。 [0029] 所述恒温晶振的频率为10MHz、频率温度稳定度为0.1ppm、守时精度为100ns/秒、时间分辨率为100ns。 [0030] 以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。 |