硅穿孔的制造方法
技术领域
[0001] 本
发明是有关于一种
基板穿孔的制造方法，且特别是有关于一种硅穿孔的制造方法。
背景技术
[0002] 随着
电子产品微小化以及高运作速度需求的增加，多芯片封装结构逐渐广泛地应用在各种电子装置中。多芯片封装结构可经由将两个或两个以上的
芯片组合在单一封装结构中，来提升系统的运作速度。此外，多芯片封装结构可减少芯片间
连接线路的长度而降低
信号延迟以及存取时间。
[0003] 图1绘示已知的多芯片封装结构的剖面图。请参照图1，已知的多芯片封装结构100包括一线路板110、一第一芯片120与一第二芯片130，其中第一芯片120配置于线路
110上并经由多个导电
凸块140电性连接至线路板110。第二芯片130配置于第一芯片120上，并经由多个导电凸块150与多个贯穿第一芯片120的导电柱160电性连接至线路板
110。
[0004] 一般来说，形成第一芯片120的方法如下所述。首先，经由蚀刻或激光钻孔的方式形成多个贯穿第一芯片120的贯孔122。然后，在贯孔122的内壁122a上以
化学气相沉积法(Chemical Vapor Deposition，CVD)形成一绝缘层170。之后，于贯孔122内电
镀一导体层180。
[0005] 然而，以化学气相沉积法形成的绝缘层170的厚度会有先天上的限制，通常小于0.5μm。此外，形成在贯孔122内的绝缘层170的厚度不均，也就是说，邻近贯孔122两端的绝缘层170的厚度不同。当绝缘层170的厚度不均时，容易有电容不一致的情形产生。
[0006] 另外，当在高深宽比的贯孔122内
电镀导体层180时，容易在贯孔122的两端的周缘C1、C2上因尖端放电效应而沉积大量的导体。在周缘C1、C2所沉积的导体会阻碍电镀液，使电镀液不易流入贯孔122内，以致于导体层180厚度不均且工艺良率偏低。
发明内容
[0007] 本发明提出一种硅穿孔的制造方法，经由
晶圆外与贯孔内形成有压
力差的方式，使
熔化的
焊料可经由前述压力差填入于中空部中，以形成导电柱。
[0008] 本发明提出一种硅穿孔的制造方法如下所述。首先，提供一晶圆，晶圆具有一主动面、一背面以及
覆盖于主动面的一保护层。接着，形成至少一第一蚀孔，第一蚀孔贯穿晶圆。然后，形成一第一绝缘材料于保护层上，以形成一第一绝缘层，且部分第一绝缘材料填入于第一蚀孔中，以形成一绝缘柱体。之后，形成至少一第二蚀孔，第二蚀孔贯穿绝缘柱体，以使绝缘柱体于第一蚀孔中形成一中空部。接着，形成一焊料于中空部的端部上，并加热焊料，以使焊料熔化，其中晶圆外与中空部内形成有一第一压力差，焊料经由第一压力差填入于中空部中，以形成一导电柱。
[0009] 在本发明的一
实施例中，形成绝缘柱体的方法包括形成第一绝缘材料于保护层上并覆盖第一蚀孔的端部，其中晶圆外与第一蚀孔内形成有一第二压力差，第一绝缘材料经由第二压力差填入于第一蚀孔中。
[0010] 在本发明的一实施例中，第一绝缘材料的材质包括一
聚合物(Polymer)。
[0011] 在本发明的一实施例中，形成一第一绝缘材料于保护层上之后，更包括形成一第二绝缘层于晶圆的背面。
[0012] 在本发明的一实施例中，形成至少一第二蚀孔的步骤中，第二蚀孔更可贯穿绝缘柱体以及第二绝缘层。
[0013] 在本发明的一实施例中，形成至少一第一蚀孔的步骤如下所述。首先，对贴附于保护层上的一干膜或涂布于保护层上的一光阻剂进行显影工艺，以形成至少一开口图案。接着，进行干式蚀刻，以去除显露于开口图案下方的晶圆。
[0014] 在本发明的一实施例中，进行干式蚀刻之后，当第一蚀孔未贯穿至晶圆的背面时，更包括
研磨晶圆的背面，以显露第一蚀孔。
[0015] 在本发明的一实施例中，形成至少一第一蚀孔的步骤包括以
激光烧蚀晶圆。
[0016] 在本发明的一实施例中，形成一压力差于晶圆外与中空部内的步骤包括在未形成一焊料于中空部的端部上之前，将晶圆放置于第一气压的环境内，以及在加热焊料之后，将第一气压提高为第二气压，以形成压力差。
[0017] 在本发明的一实施例中，第一气压的环境为
真空环境。
[0018] 在本发明的一实施例中，第一蚀孔的口径大于第二蚀孔的口径。
[0019] 本发明提出一种前述实施例的硅穿孔的制造方法的后续工艺，其中焊料形成一导电柱之后，更包括形成一重布线层于第一绝缘层上，重布线层电性连接导电柱的一端部。
[0020] 在本发明的一实施例中，焊料形成一导电柱之后，更包括形成一凸块底金属层(Under Bump Metallurgy layer，UBM layer)于晶圆的背面，凸块底金属层电性连接导电柱的另一端部。
[0021] 承上所述，本发明的晶圆外与中空部内形成有压力差，且熔化的焊料可经由前述压力差填入于中空部中，以形成导电柱。因此，本发明的导电柱不需以电镀法形成，故可避免已知技术中尖端放电的问题，进而具有较高的工艺良率。
[0022] 为让本发明的上述和其它特征和优点能更明显易懂，下文特举实施例，并配合
附图，作详细说明如下。
附图说明
[0023] 图1绘示已知的多芯片封装结构的剖面图。
[0024] 图2A～图2I绘示本发明一实施例的硅穿孔的工艺剖面图。
[0025] 图2J～图2L绘示图2A～图2I的硅穿孔的制造方法的后续工艺的剖面图。
[0026] 主要组件符号说明：
[0027] 100：多芯片封装结构
[0028] 110：线路板
[0029] 120：第一芯片
[0030] 122：贯孔
[0031] 122a：内壁
[0032] 130：第二芯片
[0033] 140、150：导电凸块
[0034] 160：导电柱
[0035] 170：绝缘层
[0036] 180：导体层
[0037] 210：晶圆
[0038] 212：主动面
[0039] 214：背面
[0040] 216：保护层
[0041] 216a：开口
[0042] 218：接垫
[0043] 220：干膜
[0044] 222：开口图案
[0045] 230第一绝缘材料：
[0046] 232：第一绝缘层
[0047] 232a：表面
[0048] 234：绝缘柱体
[0049] 234a：中空部
[0050] 240：第二绝缘层
[0052] 252：顶面
[0053] 260：导电柱
[0054] 260a：焊料
[0055] 262、264：端部
[0056] 270：重布线层
[0057] 280：第三绝缘层
[0058] 290：凸块底金属层
[0059] A1、A2：蚀孔的一端
[0060] B1、B2：中空部的一端
[0061] C1、C2：周缘
[0062] E1、E2：蚀孔
[0063] S：罩体
具体实施方式
[0064] 图2A～图2I绘示本发明一实施例的硅穿孔的工艺剖面图。首先，请参照图2A，提供一晶圆210，其具有一主动面212、一背面214以及覆盖于主动面212的一保护层216。晶圆210可以是具有
电路的晶圆。在本实施例中，保护层216具有一开口216a，以暴露出配置于主动面212上的接垫218，接垫218例如是一
铝垫。值得注意的是，本实施例并不限定开口216a的数目，举例来说，开口216a的数目可视接垫218的数目而为一个或多个。
[0065] 接着，请参照图2B，在本实施例中，可在保护层216上贴附一干膜220或涂布一光阻剂(未绘示)，并对干膜220或光阻剂进行显影工艺，以形成一开口图案222。
[0066] 然后，请参照图2C，在本实施例中，可以干膜220或光阻剂为罩幕对晶圆210进行干式蚀刻，以去除显露于开口图案222下方的晶圆210并形成贯穿晶圆210的一蚀孔E1。接着，移除干膜220或光阻剂。此外，形成蚀孔E1的方法也可以是以激光烧蚀晶圆210。另外，在进行干式蚀刻之后，当蚀孔E1未贯穿至晶圆210的背面214时，可研磨晶圆210的背面214，以显露蚀孔E1。
[0067] 之后，请参照图2D与图2E，形成一第一绝缘材料230于保护层216上，以形成一第一绝缘层232，且部分第一绝缘材料230填入于蚀孔E1中，以形成一绝缘柱体234。第一绝缘材料230的材质可以是高分子聚合物(Polymer)，例如苯并环丁烯(benzocyclobutene，BCB)
树脂或是聚醯亚胺(Polyimide)树脂等。
[0068] 在本实施例中，形成绝缘柱体234的方法包括形成第一绝缘材料230于保护层216上并覆盖蚀孔E1的一端A1，而晶圆210外与蚀孔E1内形成有一压力差，且第一绝缘材料230可经由压力差填入于蚀孔E1中。
[0069] 具体而言，形成绝缘柱体234的方法如下所述。首先，请参照图2C，封住蚀孔E1的另一端A2。举例来说，可将一罩体S置于蚀孔E1的另一端A2上，并使芯片210的背面214与罩体S密合。接着，将晶圆210与罩体S置于一第一气压的环境(例如真空环境)内。举例来说，可将晶圆210与罩体S放置于一抽真空的腔体内。然后，请参照图2D，例如是以涂布(coating)的方式在保护层216上形成第一绝缘材料230，且第一绝缘材料230覆盖蚀孔E1的一端A1，以使蚀孔E1内部的压力保持在第一气压。
[0070] 之后，请参照图2E，以例如破坏真空环境(即破真空)的方式，将晶圆210外的第一气压提升为一第二气压。此时，由于蚀孔E1的内部气压保持在相对较低的第一气压，因此，施加在第一绝缘材料230上的第二气压将迫使第一绝缘材料230挤入蚀孔E1中。换言之，可经由在晶圆210外与蚀孔E1内之间所形成的压力差(即第二气压与第一气压的气压差)，使第一绝缘材料230填入蚀孔E1中。接着，可移除罩体S，以暴露出晶圆210的背面214。
[0071] 由上述可知，本实施例的硅穿孔的制造方法是经由在晶圆210外与蚀孔E1内形成有压力差，且此压力差可使第一绝缘材料230填入蚀孔E1内，而形成绝缘柱体234。因此，本实施例的绝缘柱体234不需以化学气相沉积法形成，故无已知技术中厚度上的限制以及厚度不均匀的问题。
[0072] 然后，请参照图2F，在本实施例中，可在晶圆210的背面214以例如涂布的方式形成一第二绝缘层240，且第二绝缘层240的材质可以是高分子聚合物(例如苯并环丁烯树脂)。此外，在本实施例中，可以溅镀的方式在晶圆210的主动面212上全面形成一导电层(未绘示)，以覆盖接垫218，并以微影蚀刻的方式移除导电层的位于开口216a以外的部份，以于开口216a内形成一图案化导电层250。图案化导电层250的顶面252可与第一绝缘层232的表面232a实质上齐平。
[0073] 之后，请参照图2G，形成贯穿绝缘柱体234的一蚀孔E2，以使绝缘柱体234于蚀孔E1中形成一中空部234a，其中蚀孔E1的口径可大于蚀孔E2的口径。此外，蚀孔E2还可贯穿第二绝缘层240。
[0074] 接着，请参照图2H与图2I，形成一焊料260a于中空部234a的一端B1上，并加热焊料260a，以使焊料260a熔化。晶圆210外与中空部234a内形成有一压力差，而焊料260a可经由前述压力差填入于中空部234a中，以形成一导电柱260。
[0075] 具体而言，在本实施例中，于晶圆210外与中空部234a内形成一压力差的步骤如下所述。首先，请参照图2G，封住中空部234a的一端B2。举例来说，可将一罩体S配置于中空部234a的一端B2上，并使第二绝缘层240与罩体S密合。接着，将晶圆210与罩体S放置于第一气压的环境(如真空环境)内。举例来说，可将晶圆210与罩体S放置于一抽真空的腔体内。然后，请参照图2H，以例如网板印刷(screen printing)的方式，将焊料260a涂布于中空部234a的一端B1上，以使中空部234a的内部气压保持在第一气压。接着，加热焊料260a，以使焊料260a熔融。
[0076] 之后，请参照图2I，以例如破坏真空环境(即破真空)的方式，将晶圆210外的第一气压提高为第二气压。此时，由于中空部234a的内部气压保持在相对较低的第一气压，因此，施加在焊料260a上的第二气压将迫使熔融的焊料260a挤入中空部234a中。换言之，可经由在晶圆210外与中空部234a内之间所形成的压力差(即第一气压与第二气压的气压差)，使焊料260a填入中空部234a中，以形成一导电柱260。
[0077] 由前述可知，本实施例的硅穿孔的制造方法是经由在晶圆210外与中空部234a内形成有压力差，而此压力差可使熔化的焊料260a填入于中空部234a中，以形成导电柱260。因此，本实施例的导电柱260不需以电镀法形成，故可避免已知技术中尖端放电的问题，并可具有较为均匀的厚度以及较高的工艺良率。
[0078] 图2J～图2L绘示图2A～图2I的硅穿孔的制造方法的后续工艺的剖面图。
[0079] 首先，请参照图2J，形成一重布线层270于第一绝缘层232上，且重布线层270电性连接导电柱260的一端部262。此外，重布线层270亦电性连接图案化导电层250以及接垫218。
[0080] 接着，请参照图2K，在本实施例中，可在第一绝缘层232上形成一第三绝缘层280，以覆盖重布线层270。然后，请参照图2L，形成一凸块底金属层290于晶圆210的背面214，且凸块底金属层290电性连接导电柱260的一端部264。凸块底金属层290的材质可选自由
钛、钛钨
合金、铝、铬、镍
钒合金或
铜所组成的多层金属层，用以电性连接
锡铅凸块或无铅凸块等导电凸块(未绘示)。如此，晶圆210中的芯片可经由导电凸块与另一晶圆(未绘示)的芯片相堆栈而形成多芯片堆栈结构。
[0081] 综上所述，本发明的硅穿孔的制造方法是经由在晶圆外与中空部内形成有压力差，而此压力差可使熔化的焊料填入中空部中，以形成导电柱。因此，本发明的导电柱不需以电镀法形成，故可避免已知技术中尖端放电的问题，并可具有较为均匀的厚度以及较高的工艺良率。同理，本发明的绝缘柱体不需以化学气相沉积法形成，故无已知技术中厚度上的限制以及厚度不均匀的问题。
[0082] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的
权利要求书所界定者为准。
