液晶显示器的制造方法
阅读：192发布：2023-01-26
专利汇可以提供液晶显示器的制造方法专利检索，专利查询，专利分析的服务。并且本 发明 提供了一种制造包括几个区域的 液晶 显示设备的方法。在形成栅极线层、栅极绝缘体、 半导体 层、数据层和 光刻 胶 层之后，使用掩模限定光刻胶层的多个区域。某些区域在显影后具有不同厚度的光刻胶层。当曝光栅极垫和数据垫时，同时对栅极垫和数据垫应用 刻蚀 处理。然后， 钝化 层被沉积在通过 接触 孔暴露的栅极垫和数据垫之上。当在 覆盖 层 中形成其它接触孔时，数据垫和栅极垫可被暴露以在相同的时间段内进行刻蚀处理。，下面是液晶显示器的制造方法专利的具体信息内容。
1.一种液晶显示器的制造方法，包括：
在绝缘衬底上形成栅极线；
在栅极线上形成栅极绝缘层；
在栅极绝缘层上顺序形成半导体层和数据层；
在数据层上形成一定厚度的感光膜；
通过用掩模对感光膜曝光，以选择性地显影感光膜的预定部分从而形成第一感光膜图案，配置该掩模以便在感光膜中限定多个区域，所述多个区域中的一些区域具有被显影和未被显影的厚度，其中在第一区域中感光膜有第一未显影厚度，在第二区域中感光膜有第二未显影厚度，在第三区域中感光膜有比第二未显影厚度更小的第三未显影厚度，以及在第四区域中感光膜显影的厚度等于感光膜的厚度；
去除感光膜的显影部分；
使用第一感光膜图案刻蚀在第四区域下的数据层、半导体层和栅极绝缘层；
通过灰化第一感光膜图案形成第二感光图案，从而暴露在第三区域下的数据层；
通过使用第二感光膜图案来刻蚀数据层和半导体层，以形成包括初级源漏图案及末端部分的数据线和半导体图案；
通过灰化第二感光膜图案形成第三感光膜图案，从而暴露第二区域下的初级源漏图案；
通过使用第三感光膜图案刻蚀暴露的初级源漏图案以形成源电极和漏电极；及去除第三感光膜图案。
2.如权利要求1所述的制造方法，其中掩模具有光阻挡区域、缝隙区域、透光区域和半透光区域。
3.如权利要求2所述的制造方法，其中当曝光和显影感光膜时，设置该掩模以使光阻挡区域、缝隙区域、半透光区域和透光区域分别对应于第一区域、第二区域、第三区域和第四区域。
4.如权利要求1所述的制造方法，其中在数据层的刻蚀处理期间，部分地去除具有至少两层的栅极绝缘层，并在源电极和漏电极的形成期间时，完全去除栅极绝缘层。
5.如权利要求1所述的制造方法，进一步包括在数据线和漏电极上形成钝化层；以及通过刻蚀钝化层，形成用于暴露漏电极的第一接触孔。
6.如权利要求5所述的制造方法，其中栅极线包括栅极垫，在形成第一接触孔时，形成用于暴露栅极垫的第二接触孔。
7.如权利要求6所述的制造方法，其中第一和第二接触孔具有标准锥形结构，该标准锥形结构的横截面区域向其上部逐渐变宽。
8.如权利要求6所述的制造方法，其中第一和第二接触孔在横截面区域中具有标准锥形结构。
9.如权利要求1所述的制造方法，其中栅极绝缘层被形成为厚度约为4500
10.如权利要求9所述的制造方法，其中，在使用第一感光膜图案作为掩模刻蚀了在第四区域之下的数据层、半导体层和栅极绝缘层后，在与第四区域相对应的栅极线末端部分上的栅极绝缘层具有500 至800 的厚度。
11.如权利要求10所述的制造方法，其中，在通过使用第二感光膜图案作为掩模来刻蚀数据层和半导体层，形成半导体图案和数据图案后，在栅极线末端部分之上的栅极绝缘层具有少于200 的厚度。
12.一种液晶显示器，包括：
形成于绝缘衬底上的栅极线；
形成于绝缘衬底上并具有用于暴露部分栅极线的开口的栅极绝缘层；
形成于栅极绝缘层之上且包括本征半导体层和掺杂半导体层的半导体层；
形成于半导体层之上的数据线；以及
形成于被暴露的栅极线、栅极绝缘层和数据线之上且具有接触孔的钝化层，其中，开口和接触孔具有其横截面区域向其上部逐渐变宽的结构。
13.如权利要求12所述的液晶显示器，其中钝化层的接触孔暴露漏电极和通过开口暴露的栅极线。
液晶显示器的制造方法
技术领域
[0001] 本发明涉及一种液晶显示(LCD)设备，更具体地涉及一种在提高设备可靠性的同时在LCD设备上形成数据线和数据线图案的方法。
背景技术
[0002] 薄膜晶体管(TFT)作为像素的开关元件被广泛用于平板显示设备中，如液晶显示设备或有机发光显示设备。液晶显示设备包括多个像素，且每个像素包括传输栅极信号(注入信号)的栅极线，传输数据信号的数据线，以及薄膜晶体管。
[0003] 薄膜晶体管包括连接到栅极线的栅电极，连接到数据线的源电极和连接到像素的像素电极的漏电极。这些电极形成于半导体层上。薄膜晶体管的作用是响应来自栅极线的栅极(注入)信号，从数据线传递数据信号至像素电极。
[0006] 然后，对光刻胶层应用刻蚀处理。此时，由于栅极绝缘体和钝化层在栅极垫之上，在栅极垫上的钝化层首先与在数据垫和数据电极上的钝化层一起显影。然后，对栅极垫应用刻蚀处理以刻蚀栅极绝缘体。在这过程中，数据垫和漏电极受到刻蚀处理，所以破坏了数据垫和漏电极的表面。
[0007] 此外，在数据垫和漏电极之上的接触孔形成倒锥形结构，该结构的特点是越高的位置横截面积越窄，所以透明的像素电极可能会与数据垫和漏电极连接得不够好。此外，刻蚀处理破坏数据垫和漏电极的表面，这增加了像素电极与数据垫或漏电极之间的接触电阻。因此，液晶显示设备的可靠性及电特性退化了。
发明内容
[0008] 本发明提供一种提高LCD显示器的电特性和可靠性的制造方法。
[0009] 为了完成本发明，制造方法包括：在绝缘衬底上形成栅极线；
[0010] 在栅极线上形成栅极绝缘层；在栅极绝缘层上顺序形成半导体层和数据层；在数据层上形成一定厚度的感光膜；通过用掩模选择性地显影感光膜的预定部分来曝光感光膜，以形成第一感光膜图案，配置该掩模，以用具有显影和未显影厚度的多个区域中的某些区域在感光膜中定义多个区域，其中在第一区域，感光膜有第一未显影厚度，在第二区域，感光膜有第二未显影厚度，在第三区域，感光膜有比第二未显影厚度更少的第三未显影厚度，以及在第四区域，感光膜显影的厚度等于感光膜的厚度；去除感光膜的显影部分；使用第一感光图案刻蚀在第四区域下的数据层、半导体层和栅极绝缘层；通过灰化第一感光膜图案形成第二感光图案，从而暴露在第三区域下的数据层；通过使用第二感光膜图案来刻蚀数据层和半导体层以形成包括初级源漏图案及末端部分的数据线和半导体图案；通过灰化第二感光膜图案形成第三感光膜图案，从而暴露第二区域下的初级源漏图案；通过使用第三感光膜图案刻蚀曝光的初级源漏图案以形成源电极和漏电极；及去除第三感光膜图案。
[0011] 这步处理后，钝化层形成于所有层之上，该所有层包括栅极线的栅极垫、数据线的数据垫和漏电极；及第二接触孔形成于钝化层中以暴露栅极垫，数据垫和漏电极，其中该第二接触孔比第一接触孔宽。
[0012] 在本发明的一个实施例中，该制造方法使用掩模，该掩模包括光防护区域，透光区域，半透光区域，和缝隙区域。该掩模的光防护区域限定第一区域，缝隙区域限定第二区域，半透光区域限定第三区域，透光区域限定第四区域。
[0014] 图1是表示根据本发明的一个实施例的液晶显示设备的像素的平面图；
[0015] 图2是图1中的沿II-II’线的截面图；
[0016] 图3是图1中的沿III-III’线的截面图；
[0017] 图4是图解液晶显示面板的栅极线和存储线的形成过程的平面图；
[0018] 图5是图4中的沿V-V’线的截面图；
[0019] 图6是图4中的沿VI-VI’线的截面图；
[0020] 图7、9、11、13和15是图解图5的栅极线和存储线上的形成过程的截面图；
[0021] 图8、10、12、14和16是图解图6的数据线上的形成过程的截面图；
[0022] 图17是图解液晶显示面板的数据线的形成过程的平面示意图；
[0023] 图18是图17中的沿XVIII-XVIII’线的截面图；
[0024] 图19是图17中的沿XIX-XIX’线的截面图；
[0025] 图20是图解液晶显示面板的钝化层的形成处理的平面图；
[0026] 图21是图17中的沿XXI-XXI’线的截面图；
[0027] 图22是图17中的沿XXII-XXII’线的截面图。
具体实施方式
[0028] 下面参考图1至22描述本发明的部分实施例。图1是表示根据本发明一个实施例的液晶显示器的像素的平面图。图2是沿图1中的II-II’线的截面图。图3是沿图1中的III-III’线的截面图。
[0029] 参见图1至图3，多条栅极线121和存储电极线131形成于绝缘衬底110上。
[0030] 每条栅极线121在行方向延伸并提供栅极信号。栅极线121包括栅电极124和栅极垫129。栅电极124是以突出形状形成于像素中的部分，栅极垫129是形成于像素外围的部分以连接其它电路。
[0031] 栅极驱动电路(未示出)可形成于柔性印刷电路膜上，或可直接形成于下衬底110上。当栅极驱动电路是直接形成于下衬底110上时，栅极线121直接从栅极驱动电路接收栅极信号。
[0032] 关于存储线的情况，存储线131与栅极线121平行，接收一定电平的电压，并包括从存储线延伸的存储电极133a，133b。存储线131形成于两条连续的栅极线121之间。每个存储电极133a和133b的一末端部分(固定部分)连接到存储线131。另一末端部分是自由形成的而没有连接。第一存储电极133a在宽度方面窄于第二存储电极133b。存储电极的形状和布置可形成各种形状。
[0034] 栅极线121可由有至少两个不同物理特性的多层结构形成。为了减少信号延迟或电压下降，其中一层可以由低阻材料形成，例如铝，银或铜。
[0036] 这种组合的一个示例是使铬形成为下金属层，且使铝合金形成为上金属层，或使铝合金形成为下金属层且使钼合金形成为上金属层。
[0037] 然而，栅极线121、栅极垫124和存储线131可由各种金属和导电体形成。
[0038] 栅极线121、栅极垫124和存储线131的侧面向下衬底110倾斜，且希望是：从衬底的相邻表面测量的倾角大约是30°，或大约是80°。
[0040] 栅极绝缘体140包括下薄膜140p和上薄膜140q。当下薄膜140p厚度为大约4000 时，上栅极薄膜140q厚度为大约500 。
[0041] 栅极绝缘体140包括多个接触孔141、143a和143b，其中接触孔141用于暴露栅极线121的栅极垫129，接触孔143a用于暴露存储线131的一部分，接触孔143b用于暴露第一存储电极133a的末端部分。
[0042] 在栅极绝缘体140之上，半导体层151由多晶硅形成。多晶硅半导体151通常在列方向上延伸并包括突出部分154。
[0043] 欧姆接触层161、165逐渐形成于半导体层151上，其为线性和岛型。
[0044] 欧姆接触层161、163和165由非晶硅，多晶硅或硅化物硅构成，非晶硅掺杂了n型磷或p型硼。欧姆接触层163和165形成于半导体层165的突出部分154之上。
[0045] 半导体层151、154和欧姆接触层161、163、165的侧面形状对下衬底110倾斜大约30°或80°。
[0046] 在欧姆接触层161、165和栅极绝缘体层140上，形成漏电极175和数据线171。
[0047] 数据线171提供数据信号并横跨栅极线。
[0048] 每条数据线171横跨存储线131并在当前像素中的第一存储电极133a和相邻像素中的存储电极133b之间形成。
[0049] 数据线171包括源电极173和数据垫179，其中源电极173延伸至栅电极124，并且加宽数据垫179以连接其它电路。
[0050] 生成数据信号的数据驱动电路形成在附于下衬底110上的柔性印刷电路膜上。数据驱动电路可以形成在下衬底110中从而直接连接到数据线171。
[0051] 漏电极175与数据线171分开形成，并面对栅电极124上的源电极173。
[0052] 每个漏电极175有加宽区域型的第一末端和条(bar)型的第二末端。第二末端部分的一部分被源电极173包围。
[0053] 半导体层151的突出部分154与栅电极124、源电极173和漏电极175一起构成薄膜晶体管TFT，且薄膜晶体管的沟道形成在位于源电极173和漏电极175之间的突出部分154之上。
[0054] 数据线171和漏电极175适合由难熔金属或其合金，如钼、铬、钽或钛来形成，并且可具有包括难熔金属和低阻传导材料的多层结构。
[0055] 多层结构可以是两层或三层。两层由下薄膜和上薄膜构成，其中下薄膜可以是铬(合金)或钼(合金)且上薄膜可以是铝(合金)。三层由三层薄膜构成，例如钼(合金)作为下薄膜，铝(合金)作为中间薄膜，钼(合金)作为上薄膜。然而，数据线171和漏电极175能由各种材料或电导体形成。
[0056] 数据导体171、175的每一侧面希望与下衬底110成约30°或80°的倾角。
[0057] 欧姆接触层161、165在半导体层151上，并在数据线171和漏电极175之下，以减少连接电阻。
[0058] 半导体层151包括未被源电极173、漏电极175和数据线171覆盖的暴露部分。
[0059] 在暴露部分、数据线171和漏电极175之上，形成钝化层180。
[0060] 在形成栅极线121的部分，由于半导体层151的宽度宽于数据线171的宽度，所以表面的轮廓为平滑的，保护数据线171防止断开。
[0061] 钝化层180由无机绝缘材料形成，如氮化硅(SiNx)或氧化硅(SiOx)。
[0062] 另一方面，钝化层180可以是下钝化层和上钝化层(未示出)的组合，其中下钝化层由有机绝缘材料或无机绝缘材料形成，此外，上钝化层由有机绝缘材料形成。有机绝缘材料可为介电常数低于4.0的感光材料。
[0063] 钝化层180还包括：接触孔181，用于暴露栅极线121的栅极垫129；接触孔182，用于暴露数据线171的数据垫170；接触孔185，用于暴露漏电极；接触孔183a，用于暴露在存储电极183a附近的存储线131的一部分；和接触孔183b，用于暴露存储电极183b。
[0064] 接触孔181、182、183a、183b和185的横截面积从下向上部区域变宽。也就是，接触孔181、182、183a、183b和185的侧面为锥形结构，如图2的A和图3的C。
[0065] 用于暴露栅极垫的接触孔181、用于暴露第一存储电极133a固定部分的接触孔183a、和用于暴露第一存储电极133a的自由末端的接触孔183b分别形成在栅极绝缘体140的接触孔141、143a和143b的内部。接触孔141、143a和143b的侧面为锥形结构。
[0066] 在钝化层180之上，由透明材料如ITO、IZO，或反射金属如铝(合金)、银(合金)或铬(合金)形成多个像素电极191，多个连接腿(leg)83和多个辅助触点81、82。
[0067] 为了不切断数据线，锥形结构被应用于接触孔181、182和185，其中形成像素电极191，连接腿83和辅助触点81、82。
[0068] 像素电极191通过接触孔185电耦合并物理耦合至漏电极175，还从漏电极175接收数据电压。
[0070] 根据液晶分子取向，通过液晶层的偏振光是不同的。
[0071] 即使薄膜晶体管关断，在像素电极191和公共电极之间形成的液晶电容器也维持所供给的电压。
[0072] 像素电极191层叠于存储电极133a、133b和存储线131上。
[0074] 辅助触点81、82分别通过接触孔181、182分别耦合至栅极线121的栅极垫129和数据线171的数据垫179，以允许与外部器件接触。
[0075] 经由连接腿83横过栅极线121，存储线131通过接触孔183a、183b连接至第一存储电极133a的自由末端。
[0077] 图1至图3的液晶显示设备的制造方法如图4至图22所示。
[0078] 图4、图17和图20是用于表示液晶显示面板的制造过程的平面图。图5和图6是图4中沿V-V’线和VI-VI’线的截面图。图7、图9、图11、图13和图15是图解图5的栅极线和存储线之上的形成过程的截面图。图8、10、12、14和16是图解图6的数据线之上的形成过程的截面图。图18和图19是图17中沿XVIII-XVIII’线和XIX-XIX’的截面图。
[0079] 图21和图22是图20中沿XXI-XXI’线和XXII-XXII’线的截面图。
[0080] 参见图4至图6，通过在由玻璃或塑料形成的下衬底110上进行溅射处理沉积金属层，然后对金属层应用刻蚀处理以形成栅电极124、栅极垫129、栅极线121、第一存储电极133a、第二存储电极133b和存储线131.
[0081] 如图7和图8所示，栅极绝缘体140形成于栅极线121、存储线131和下衬底110之上。
[0082] 栅极绝缘体140由氮化硅或氧化硅构成，并包括下栅极绝缘体140p和上栅极绝缘体140q，其顺序地形成于下衬底110之上。
[0083] 下栅极绝缘体140p的厚度大约为4000 ，且上栅极绝缘体的厚度大约为500。
[0084] 在栅极绝缘体沉积后，运用等离子增强化学气相淀积PECVD方法以形成本征非晶硅a-Si层150，该本征非晶硅a-Si层150包括两层，本征非晶硅a-Si层150和非本征非晶硅a-Si层160。
[0085] 本征非晶硅a-Si层150由氢化非晶硅构成，且非本征非晶硅n+a-Si层160由非晶硅或重掺杂n-型杂质如磷P的硅化物构成。
[0086] 然后，数据层170由非本征非晶硅n+a-Si层160之上的钼形成。
[0087] 如图9和图10所示，感光层50形成于数据层170之上，然后在感光层50上布置光掩模40。
[0088] 光掩模40包括在透明衬底41上的光防护层42，分成光阻挡区域BA、全透光区域TA、半透光区域HA和缝隙(slit)区域SA的挡光层。
[0089] 光防护层42形成于光防护区域BA中，以阻挡所有光，并提供部分透光区域HA。然而，光防护层42没有形成于透光区域TA中，因此其完全透光，且光防护层42被形成为在区域SA具有缝隙，以在缝隙区域SA中具有某种宽度的凸起或者柱的方式布置缝隙。
[0090] 半传输区域HA的光防护层42薄于光防护区域BA，因此通过半透光区域HA的光量少于缝隙区域SA，但多于透光区域TA。光防护层42可由金属构成，如铬(Cr)。
[0091] 通过光掩模40照射和显影感光膜50后，暴露给多于参考量的光的感光膜50被显影或去除。参考符号51表示被去除的部分感光膜。
[0092] 特别地，在光保护区域BA下的那部分感光膜50全部受到保护并保留了全部厚度，但是在透光区域TA下的那部分感光膜全部显影并被去除。
[0093] 在半传输区域HA之下的感光膜50大约50％被显影且因此50％被去除。在缝隙区域SA之下的感光膜50由于曝光量的差异，被显影的厚度小于半透光区域HA。
[0094] 图9和10中，在显影处理后，感光膜50的交叉阴影线区域51被去除，留下在由参考符号52表示的非交叉阴影线区域中的感光膜。前述的处理生成了第一感光膜图案。
[0095] 在上述处理后，如图11和图12所示，使用感光膜52作为掩模来刻蚀数据层170，然后其他层，如非本征非晶硅160、本征非晶硅层150和栅极绝缘体膜140被连续地刻蚀。栅极绝缘体140的下薄膜140p在厚度约为500 或800 的栅极线的栅极垫129处未被刻蚀。
[0096] 如图13和图14所示，部分的感光膜52被去除，且显暴露数据层170。更具体而言，在半透光区域HA之下的那部分感光膜52被完全的去除。然而，在光防护区域BA和缝隙区域SA之下的其余部分的感光膜53保留下来。这处理导致第二感光膜图案的产生。
[0097] 去除部分感光膜以生成第二感光膜图案的处理被称为灰化(ashing)。
[0098] 通过使用感光膜53作为掩模功能，数据层170、非本征非晶硅层160和本征非晶硅层150通过刻蚀去除，所以形成了源漏图案174、数据线171的数据垫179和半导体层151的突起154。
[0099] 源漏图案174是导电图形，其中源电极耦合至漏电极。去除了部分栅极绝缘体140的一部分，在厚度约少于200 的栅极线121的边缘处在栅极垫129之上留下了栅极绝缘体140的下薄膜140p。
[0100] 然后，如图15和图16所示，感光膜53被灰化；曝光源漏图案174。在缝隙区域SA之下的感光膜53被完全的去除，且由参考符号指示的在光防护区域BA之下的感光膜54的区域被保留。感光膜54的厚度等于在缝隙区域SA之下的区域中被去除的光刻胶的厚度。
[0101] 通过使用感光膜54作为掩模功能，半导体层151的突出区域154通过连续地刻蚀源-漏图案174和掺杂的多晶硅图案164而暴露。
[0102] 由于对源-漏图案174构图，如图17至图19所示，源电极173和漏电极175被形成。
[0103] 非本征非晶硅图案164通过过刻蚀处理而完成。该处理中，栅极绝缘体140被去除某个厚度，且包括通过完全地去除在栅极垫129之上栅极绝缘体140的下薄膜140p而形成的接触孔141。然后，感光膜54被去除。
[0104] 如图20至22所示，钝化层180形成于栅极绝缘体140、栅极垫129、数据线171和漏电极175之上。钝化层180通常由无机材料形成，例如氮化硅SiNx或氧化硅SiOx。
[0106] 通过刻蚀钝化层180，形成了接触孔181、182、183a、183b和185，其中接触孔181用于暴露栅极垫129，接触孔182用于数据垫，接触孔183a用于第一存储电极133a的一个末端，接触孔183b用于第一存储电极133a的另一末端，接触孔185用于漏电极175。
[0107] 在上述处理之后，用于刻蚀的曝光时间几乎平均地应用于通过接触孔181、182、183a、183b和185的栅极垫129、数据垫179和存储线131的存储电极133a、133b。
[0108] 结果，当通过刻蚀处理形成接触孔181、182、183a、183b和185时，防止对栅极垫129、数据垫179和漏电极175的破坏，且防止形成倒锥形结构。
[0109] 如图1至图3所示，在接触孔181、182、183a、183b、185和钝化层180之上，透明电极ITO或IZO通过溅射处理被沉积；通过光学处理使用光刻处理形成多个像素电极191、连接腿83和接触元件81、82。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 橡胶组合物及使用其的轮胎 | 2021-02-04 | 0 |
| 接触单元及用于制造接触单元的方法 | 2020-11-29 | 2 |
| 晶体管结构与其制造方法 | 2022-02-25 | 3 |
| 利用柔性电路载体的薄型光源 | 2021-08-26 | 1 |
| 半导体装置结构的形成方法 | 2020-08-03 | 1 |
| 扁钢制品，由这种扁钢制品制成的钢构件及汽车车身 | 2020-11-16 | 2 |
| 可调适的吊顶板材系统 | 2020-09-21 | 3 |
| 使用掺杂氧化物沟槽填充之沟槽绝缘 | 2021-10-21 | 4 |
| 一种半导体器件及其制备方法、电子装置 | 2021-03-23 | 2 |
| 悬臂式无护底消能工 | 2021-02-24 | 1 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈