一种分级放大电路及多功能数据采集卡
专利汇可以提供一种分级放大电路及多功能数据采集卡专利检索，专利查询，专利分析的服务。并且本 发明 涉及一种分级放大 电路 及采用该分级放大电路的多功能 数据采集 卡。多功能数据采集卡的模拟输入单元采用分级放大电路，第一级采用三运放实现高阻抗、高共模抑制的性能，第二级采用运放加多路器实现多档位切换 信号 放大或缩小功能。本发明解决了现有的仪用放大电路只进行信号放大而不能实现信号缩小以及现有数据采集卡无法同时实现大量程和高扫描速度的技术问题，具有功能多，应用范围广的优点，可同时实现高 精度 和1MHz的高扫描率要求，且能实现大容量的数据缓存功能。，下面是一种分级放大电路及多功能数据采集卡专利的具体信息内容。
1、一种分级放大电路，其特征在于：其包括依次连接的三运放电路、多路 切换电路和电平转换电路(U5)；所述三运放电路用于实现输入模拟信号的高阻 抗和高共模抑制比，其包括正输入运放电路(U1B)、负输入运放电路(U1A)和差 分放大电路(U2)；所述多路切换电路用于实现多档位信号的切换以及信号放大 或缩小，其包括依次连接的前置跟随器(U3)、多路器(U6)、多个并联且阻值不 同的切换电阻(R8～R14)以及后置放大电路(U4)；所述前置跟随器(U3)用于避免 多路器(U6)的导通电阻对增益的影响，所述多路器(U6)和切换电阻(R8～R14)实 现档位切换，所述后置放大电路(U4)用于将信号调整到规定的电压范围；所述 电平转换电路(U5)用于将多路切换电路放大或缩小后的正负电压信号转换成正 电压信号。
2、根据权利要求1所述的分级放大电路，其特征在于：所述正输入运放电 路(U1B)采用运放AD8620；所述负输入运放电路(U1A)采用运放AD8620；所述差 分放大电路(U2)采用运放THS4031；所述前置跟随器(U3)采用运放AD8610；所 述多路器(U6)采用多路器ADG1207；所述后置放大电路采用运放AB8056，所述 电平转换电路(U5)采用运放LM6171。
3、一种多功能数据采集卡，其包括FPGA单元(1)、PCI接口(2)、存储器 (3)以及输入输出单元；所述输入输出单元包括模拟输入单元(41)；所述FPGA 单元(1)与存储器(3)连接，所述FPGA单元通过PCI接口(2)与PCI总线 (5)连接，所述FPGA单元通过输入输出单元与IO接口(6)连接；其特征在 于：所述模拟输入单元(41)为分级放大电路；所述分级放大电路包括依次连 接的三运放电路、多路切换电路和电平转换电路(U5)；所述三运放电路用于实 现输入模拟信号的高阻抗和高共模抑制，其包括正输入运放电路(U1B)、负输入 运放电路(U1A)和差分放大电路(U2)；所述多路切换电路用于实现多档位信号的 切换以及信号放大或缩小，其包括依次连接的前置跟随器(U3)、多路器(U6)、 多个并联且阻值不同的切换电阻(R8～R14)以及后置放大电路(U4)；所述前置跟 随器(U3)用于避免多路器(U6)的导通电阻对增益的影响，所述多路器(U6)和 切换电阻(R8～R14)实现档位切换，所述后置放大电路(U4)用于将信号调整到 规定的电压范围；所述电平转换电路(U5)用于将多路切换电路放大或缩小后 的正负电压信号转换成正电压信号。
4、根据权利要求3所述的分级放大电路，其特征在于：所述正输入运放电 路(U1B)采用高速精密运放AD8620；所述负输入运放电路(U1A)采用高速精 密运放AD8620；所述差分放大电路(U2)采用高速精密运放THS4031；所述前 置跟随器(U3)采用运放AD8610；所述多路器(U6)采用多路器ADG1207；所 述后置放大电路采用AB8056，所述电平转换电路(U5)采用运放LM6171。
5、根据权利要求3所述的多功能数据采集卡，其特征在于：所述输入输出 单元还包括模拟输出单元(42)和/或数字IO单元(43)。
6、根据权利要求3所述的多功能数据采集卡，其特征在于：所述数字IO 单元(43)的一端与FPGA单元(1)连接，其另一端与IO接口(6)连接；其 包括设置在IO接口端的限流电阻(20)和二极管限压保护电路(10)以及设置 在FPGA接口端的总线开关(9)；所述总线开关(9)用于实现电平转换功能。
7、根据权利要求3或4或5或6所述的多功能数据采集卡，其特征在于： 所述FPGA单元(1)包括路由逻辑模块(11)、内部时钟(14)、其他控制模块 (18)、存储器控制模块(13)、局部总线控制模块(12)以及输入输出控制模 块；所述路由逻辑模块(11)分别与内部时钟(14)、其他控制模块(18)、存 储器控制模块以及输入输出控制模块连接；所述输入输出控制模块包括模拟输 入控制模块(15)；所述模拟输入控制模块(15)与模拟输入单元(41)连接， 所述存储器控制模块(13)与存储器(3)连接；所述路由逻辑模块(11)通过 PCI接口(2)与PCI总线(5)连接。
8、根据权利要求7所述的多功能数据采集卡，其特征在于：所述输入输出 控制模块还包括模拟输出控制模块(16)和/或数字IO控制模块(17)；所述模拟 输出控制模块(16)与模拟输出单元(42)连接，所述数字IO控制模块(17)与数字 IO单元(43)连接。
9、根据权利要求8所述的多功能数据采集卡，其特征在于：所述存储器(3) 为SDRAM存储器。
技术领域
本发明涉及一种放大电路，尤其涉及一种分级处理的放大电路；本发明还 涉及一种数据采集电路，尤其涉及一种基于PXI或PCI总线的数据采集电路。
背景技术
现有的数据采集卡采用扫描方式来实现多通道模拟信号的分时采集，一般 包括多路器信号选择电路、放大电路、ADC转换电路。现有的数据采集卡通常采 用仪用可编程放大芯片完成信号放大，但现有的芯片无法同时实现大量程(最 大输入范围±10V)和高达1MHz的扫描速度，若要工作在1MHz扫描下，会严重 影响采集精度。同时，通常的仪用放大电路只进行信号放大，不能实现信号缩 小功能。
发明内容
本发明目的之二是提出一种采用分级放大电路的高速扫描、大缓存、高精 度的多功能数据采集卡，其解决了现有数据采集卡无法同时实现大量程和高扫 描速度的技术问题。
本发明的具体技术内容为：
一种分级放大电路，其特殊之处是，其包括依次连接的三运放电路、多路 切换电路和电平转换电路U5；所述三运放电路用于实现输入模拟信号的高阻抗 和高共模抑制比，其包括正输入运放电路U1B、负输入运放电路U1A和差分放大 电路U2；所述多路切换电路用于实现多档位信号的切换以及信号放大或缩小， 其包括依次连接的前置跟随器U3、多路器U6、多个并联且阻值不同的切换电阻 (R8～R14)以及后置放大电路U4；所述前置跟随器U3用于避免多路器U6的导通 电阻对增益的影响，所述多路器U6和切换电阻(R8～R14)实现档位切换，所述 后置放大电路U4用于将信号调整到规定的电压范围；所述电平转换电路U5用 于将多路切换电路放大或缩小后的正负电压信号转换成正电压信号。
上述正输入运放电路U1B采用运放AD8620；所述负输入运放电路U1A采用 运放AD8620；所述差分放大电路U2采用运放THS4031；所述前置跟随器U3采 用运放AD8610；所述多路器U6采用多路器ADG1207；所述后置放大电路采用运 放AB8056，所述电平转换电路U5采用运放LM6171。
一种采用上述分级放大电路的多功能数据采集卡，其包括FPGA单元1、PCI 接口2、存储器3以及输入输出单元；所述输入输出单元包括模拟输入单元41； 所述FPGA单元1与存储器3连接，所述FPGA单元通过PCI接口2与PCI总线5 连接，所述FPGA单元通过输入输出单元与IO接口6连接；其特殊之处是，所 述模拟输入单元41为分级放大电路；所述分级放大电路包括依次连接的三运放 电路、多路切换电路和电平转换电路U5；所述三运放电路用于实现输入模拟信 号的高阻抗和高共模抑制，其包括正输入运放电路U1B、负输入运放电路U1A和 差分放大电路U2；所述多路切换电路用于实现多档位信号的切换以及信号放大 或缩小，其包括依次连接的前置跟随器U3、多路器U6、多个并联且阻值不同的 切换电阻(R8～R14)以及后置放大电路U4；所述前置跟随器U3用于避免多路器 U6的导通电阻对增益的影响，所述多路器U6和切换电阻(R8～R14)实现档位切 换，所述后置放大电路U4用于将信号调整到规定的电压范围；所述电平转换电 路U5用于将多路切换电路放大或缩小后的正负电压信号转换成正电压信号。
上述正输入运放电路U1B采用高速精密运放AD8620；所述负输入运放电路 U1A采用高速精密运放AD8620；所述差分放大电路U2采用高速精密运放 THS4031；所述前置跟随器U3采用运放AD8610；所述多路器U6采用多路器 ADG1207；所述后置放大电路采用AB8056，所述电平转换电路U5采用运放 LM6171。
上述输入输出单元还可包括模拟输出单元42和/或数字IO单元43。
上述数字IO单元43的一端与FPGA单元1连接，其另一端与IO接口6连 接；其包括设置在IO接口端的限流电阻20和二极管限压保护电路10以及设置 在FPGA接口端的总线开关9；所述总线开关9用于实现电平转换功能。
上述FPGA单元1包括路由逻辑模块11、内部时钟14、其他控制模块18、 存储器控制模块13、局部总线控制模块12以及输入输出控制模块；所述路由逻 辑模块11分别与内部时钟14、其他控制模块18、存储器控制模块以及输入输 出控制模块连接；所述输入输出控制模块包括模拟输入控制模块15；所述模拟 输入控制模块15与模拟输入单元41连接，所述存储器控制模块13与存储器3 连接；所述路由逻辑模块11通过PCI接口2与PCI总线5连接。
上述输入输出控制模块还可包括模拟输出控制模块16和/或数字IO控制模 块17；所述模拟输出控制模块16与模拟输出单元42连接，所述数字IO控制模 块17与数字IO单元43连接。
上述存储器3可选择SDRAM存储器。
本发明具有以下优点：
1、功能多，应用范围广。本发明是基于PXI或PCI总线的多功能数据采集 卡，该采集卡具有模拟量采集、模拟量输出、数字量IO、定时计数器和可编程 功能接口功能。拥有16位的分辨率，多通道1M扫描的模拟量采集，4通道16 位并行模拟量输出等功能。
2、可同时实现高扫描率和高精度要求。本发明为了实现高精度数据采集要 求，在前端采用了多级放大电路，尤其是第一级采用了三运放实现了高阻抗、 高共模抑制比的性能；首先，输入端高阻抗可减小输入信号的衰减，提高采集 精度；其次，差分放大电路的高共模抑制比可以很好的抑制共模信号(干扰)， 实现高精度采集。另外，本发明针对多通道数据扫描采集的特点，在模拟输入 单元中采用了前端三运放，后端多路器增益控制的方式进行信号调理，尤其是 选择高速高精度的运算放大器，避免了通用可编程仪表用放大器所带来的扫描 率缺陷，可实现高达1MHz的扫描率要求。
3、实现大容量的数据缓存功能。采用FPGA控制SDRAM存储器存储的方式， 实现了板载大缓存，具有模拟采集、模拟输出、数字IO的大容量数据存储功能。 同时能大大提高IO缓冲能力，降低PC机响应速度要求，可适用于高速高精度 多通道测量场合。
4、本发明数据采集卡采用四通道并行的模拟数据输出功能，每通道可独立 设计输出波形、输出范围。
5、本发明数字IO单元直接利用FPGA实现，同时采用保护二极管和总线开 关进行IO保护。
附图说明
图1是本发明多功能数据采集卡电路原理图，其中：1-FPGA单元，2-PCI 接口，3-存储器，41-模拟输入单元，42-模拟输出单元，43-数字IO单元，5-PCI 总线，6-IO接口，7-其他电路，8-校准电路；
图2是本发明数字IO单元电路原理图，其中：9-总线开关，10-二极管限 压保护电路，20-限流电阻；
图3是本发明数字IO单元电路结构示意图；
图4是本发明FPGA单元电路原理图；其中：11-路由逻辑模块，12-局部总 线控制模块，13-存储器控制模块，14-内部时钟，15-模拟输入控制模块，16- 模拟输出控制模块，17-数字IO控制模块，18-其他控制模块，
图5是本发明分级放大电路原理图；其中：U1B-正输入运放电路，U1A-负 输入运放电路，U2-差分放大电路，U3-前置跟随器，U6-多路器，U4-后置放大 电路，U5-电平转换电路。
具体实施方式
参见图2和图3，本发明数字IO单元为了实现单IO方向的独立控制，采用 FPGA直接实现的方式。通常的用户IO电平比FPGA的端口电压高，故本发明采 用限流电阻20、二极管限压保护电路10和总线开关9进行双重IO保护功能。 限流电阻和二级管进行过压保护，将电压钳位到0～5V内，然后经过总线开关 将5V的IO信号转换成FPGA可正常接收的3.3V信号。
参见图4，FPGA单元包括模拟输入单元、模拟输出单元、数字IO单元等 外围设备的控制、定时计数器、存储器控制、PCI接口芯片的通讯控制等功能。 FPGA采用模块化设计，划分为相对对立的功能部分，包括模拟输入控制模块、 模拟输出控制模块、数字IO控制模块、存储器控制模块等，同时也在FPGA单 元内部实现小量的数据缓存功能。
参见图5，为了达到模拟信号的输入阻抗高、共模抑制比高、输入幅度大(最 大输入范围±10V)、档位多、速度快、信号放大和缩小的功能，本发明采用扫 描方式来实现多通道模拟信号的分时采集。具体来说，模拟输入单元41采用分 级处理，即采用分级放大电路；第一级采用三运放实现高阻抗、高共模抑制的 性能，第二级采用运放加多路器实现多档位切换信号放大或缩小功能。分级放 大电路包括依次连接的三运放电路、多路切换电路和电平转换电路U5；三运放 电路用于实现输入模拟信号的高阻抗和高共模抑制，其包括正输入运放电路 U1B、负输入运放电路U1A和差分放大电路U2；多路切换电路用于实现多档位信 号的切换以及信号放大或缩小，其包括依次连接的前置跟随器U3、多路器U6、 多个并联且阻值不同的切换电阻(R8～R14)以及后置放大电路U4；前置跟随器 U3用于避免多路器U6的导通电阻对增益的影响，多路器U6和切换电阻(R8～R14) 实现档位切换，后置放大电路U4用于将信号调整到规定的电压范围；电平转换 电路U5用于将多路切换电路放大或缩小后的正负电压信号转换成正电压信三运 放电路的正输入运放电路和负输入运放电路选择AD公司的高速精密运放 AD8620，差分放大电路选用TI公司的高速精密运放THS4031。为了实现可编程 的多量程控制，本发明采用多路器ADG1207进行档位切换。为了避免多路器的 导通电阻等参数对增益等的影响，采用运放AD8610进行控制。最后采用运放 LM6171经过偏置处理，将信号调整到ADC的输入范围内。本发明的AD芯片，采 用TI的16位2MSPS单端输入ADC，ADC的转换数据在FPGA的控制下，首先在 FPGA内部进行小量缓存，当到达一定量后，搬入SDRAM存储器内进行缓存，当 SDRAM存储器内的模拟输入缓存到一定程度后将数据传入PC机，提供给用户使 用。
模拟输出单元采用多片高精度DAC芯片LT1597，实现多通道的并行模拟输 出功能。模拟输出的数据也采用SDRAM存储器进行缓存。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
