技术领域
[0001] 本
发明涉及通信技术，特别涉混合自动重传请求技术。
背景技术
[0002] HARQ(Hybrid Automatic Repeat Request，混合自动重传请求)是LTE系统中的一项关键技术，通过结合ARQ(Automatic Repeat-reQuest，自动重传请求)与FEC(Forward Error Correction，向前纠错)技术，增强系统的传输能
力。LTE系统中，采用HARQ作为链路的差错控制技术，以保证服务
质量的要求。
[0003] 3GPP(The 3rd Generation Partnership Project，第三代合作伙伴计划)LTE中的Turbo编码输出的子
块交织、bit收集、选择、传输的过程，如图1所示，具体过程在此不再详述。
[0004] 目前，处理从图1接收的数据的HARQ的实现装置如图2所示。其中，HARQ实现装置包扩HARQ读端口、HARQ写端口、DSP读端口、TURBO写端口、解速率匹配器(De-RM)、LLR合并器、内部缓存器(Internal Buffer)与解速率匹配缓存器(De-RM Buffer)。HARQ读端口、HARQ写端口、DSP读端口、TURBO写端口分别负责读取HARQ缓存器中的缓存数据、写入HARQ缓存器中缓存数据、读取当前传输数据LLR(Loglikelihood Ratio，对数似然比)及将重传合并后的结果写入到Turbo译码器做后续的译码处理。De-RM及LLR合并器分别负责解速率匹配和LLR合并功能。一般情况下，HARQ缓存器的缓存数据都是放在片外的RAM上，如DDR(Double Data Rate，双倍速率同步动态随机
存储器)，当前传输数据LLR由DSP等处理完成。内部缓存器和De-RM Buffer均用于缓存接收到的数据，二者大小均为
[0005] 但是，图2中各模块工作的时序图如图3所示，从中可以看到必须等到当前码块全部处理完后才能处理下一个码块，处理的延时比较大。
[0006] 另外，现有HARQ的实现方案不能灵活支持多种LLR bit位宽读写HARQ缓存器。
发明内容
[0007] 本发明的目的在于提供一种混合自动重传请求的实现方法及装置，可以减小混合自动重传请求处理的时延，提高系统吞吐率。
[0008] 为解决上述技术问题，本发明提供了一种混合自动重传请求的实现方法，包含以下步骤：
[0009] 第一解压缩缓存器与第二解压缩缓存器将从混合自动重传请求HARQ缓存器中读取的数据进行流
水处理后分别输出至对数似然比LLR合并器；
[0010] 解速率匹配器De-RM将数字
信号处理器DSP读取的当前传输数据的LLR进行解速率匹配后输出至所述LLR合并器；
[0011] 所述LLR合并器对来自所述第一解压缩缓存器、所述第二解压缩缓存器与所述De-RM的数据进行重传合并后输出至所述HARQ缓存器与Turbo译码器。
[0012] 本发明还提供了一种混合自动重传请求的实现装置，包含：混合自动重传请求HARQ读模块、第一解压缩缓存器、第二解压缩缓存器、对数似然比LLR合并器、
数字信号处理器DSP读模块与解速率匹配器De-RM；
[0013] 所述HARQ读模块，用于从HARQ缓存器中读取数据并输出至所述第一解压缩缓存器或者第二解压缩缓存器；
[0014] 所述第一解压缩缓存器与所述第二解压缩缓存器，用于对接收到的数据进行流水处理后分别输出至所述LLR合并器；
[0015] 所述DSP读模块，用于读取当前传输数据LLR并输出至所述De-RM；
[0016] 所述De-RM，用于对接收到的数据进行解速率匹配，并输出至所述LLR合并器；
[0017] 所述LLR合并器，用于对来自所述第一解压缩缓存器、所述第二解压缩缓存器与所述De-RM的数据进行重传合并。
[0018] 本发明实施方式相对于
现有技术而言，是将从HARQ缓存器中读取的数据输出至第一解压缩缓存器或者第二解压缩缓存器，第一解压缩缓存器与第二解压缩缓存器将接收到的数据进行流水处理后分别输出至LLR合并器，而不是将从HARQ缓存器中读取的数据经内部缓存器输出至LLR合并器。具体地说，第一解压缩缓存器与第二解压缩缓存器将从混合自动重传请求HARQ缓存器中读取的数据进行流水处理后分别输出至对数似然比LLR合并器；解速率匹配器De-RM将数字
信号处理器DSP读取的当前传输数据LLR进行解速率匹配后输出至LLR合并器；LLR合并器对来自第一解压缩缓存器、第二解压缩缓存器与De-RM的数据进行重传合并。这样，保证了读取HARQ缓存器的缓存数据的时间基本与LLR合并处理时间并行，可以减小混合自动重传请求处理的时延，提高系统吞吐率。
[0019] 另外，在所述LLR合并器对来自所述第一解压缩缓存器、所述第二解压缩缓存器与所述De-RM的数据进行重传合并后输出至所述HARQ缓存器与Turbo译码器的步骤中，[0020] 所述LLR合并器将重传合并后的数据分别输出至所述HARQ缓存器与Turbo译码器为直接输出。
[0021] LLR合并器将重传合并后的数据直接输出至HARQ缓存器与Turbo译码器，而不是经LLR合并缓存器后再分别输出至HARQ缓存器与Turbo译码器，这样，进一步减小了混合自动重传请求处理的时延，提高了系统吞吐率。
[0022] 另外，在所述解速率匹配器De-RM将
数字信号处理器DSP读取的当前传输数据的LLR进行解速率匹配后输出至所述LLR合并器的步骤中，包含以下子步骤：
[0023] 所述De-RM计算重复比特与打孔比特的
位置；
[0024] 所述De-RM根据所述计算的重复比特与打孔比特的位置对接收到的数据进行解速率匹配后输出至所述LLR合并器。
[0025] De-RM事先将重复比特与打孔比特的位置计算好，可以进一步减小混合自动重传请求处理的时延，提高系统吞吐率。
[0026] 另外，在第一解压缩缓存器与第二解压缩缓存器将从混合自动重传请求HARQ缓存器中读取的数据进行流水处理后分别输出至对数似然比LLR合并器的步骤中，包含以下子步骤：
[0027] 将从所述HARQ缓存器中读取的数据存储在第一桶形移位寄存器中；其中，所述第一桶形移位寄存器长度为M·L字节，M、L均为自然数，且L为满足 为整数的最小整数，N为所述读取的数据的位宽，且N小于或者等于8；
[0028] 所述第一桶形移位寄存器将每次从存储的数据中选取的L字节图样存储在第一查找表单元LUT内置的表格中；
[0029] 所述第一LUT分别将每次接收的L字节图样映射成 字节的解压缩数据后输出至所述第一解压缩缓存器或者所述第二解压缩缓存器。
[0030] 这样，读取的LLR数据在HARQ缓存器中的分布图样是以L字节为周期进行重复的，可以从HARQ
缓冲器中读取任意位宽的LLR数据。
附图说明
[0031] 图1是根据现有技术的3GPP LTE Turbo编码输出后的处理过程示意图；
[0032] 图2是根据现有技术的HARQ的实现装置的结构示意图；
[0033] 图3是根据现有技术的HARQ的实现装置中的各模块工作的时序图；
[0034] 图4是根据本发明第一实施方式的混合自动重传请求的实现方法
流程图；
[0035] 图5是根据本发明第五实施方式的混合自动重传请求的实现方法流程图；
[0036] 图6是根据本发明第五实施方式中的HARQ缓存器中的缓存数据的分布图样的示意图；
[0037] 图7是根据本发明第五实施方式中的第一LUT解压缩数据的过程示意图；
[0038] 图8是根据本发明第六实施方式的混合自动重传请求的实现方法流程图；
[0039] 图9是根据本发明第七实施方式的混合自动重传请求的实现装置的结构示意图；
[0040] 图10是根据本发明第七实施方式中的各模块并行处理的时序图；
[0041] 图11是根据本发明第八实施方式中的各模块并行处理的时序图；
[0042] 图12是根据本发明第九实施方式的混合自动重传请求的实现装置的结构示意图；
[0043] 图13是根据本发明第十实施方式的混合自动重传请求的实现装置的结构示意图；
[0044] 图14是根据本发明第十一实施方式的混合自动重传请求的实现装置的结构示意图。
具体实施方式
[0045] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本
申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和
修改，也可以实现本申请各
权利要求所要求保护的技术方案。
[0046] 本发明的第一实施方式涉及一种混合自动重传请求的实现方法，具体流程如图4所示。
[0047] 在步骤401中，第一解压缩缓存器与第二解压缩缓存器将从混合自动重传请求HARQ缓存器中读取的数据进行流水处理后分别输出至对数似然比LLR合并器。其中，流水处理可以采用ping-pong(乒乓)交互的方式，也可以采用其他方式，如ping-pang-pong(乒乓兵)交互，在此不再赘述。
[0048] 在步骤402中，解速率匹配器De-RM将数字信号处理器DSP读取的当前传输数据的LLR进行解速率匹配后输出至LLR合并器。由于DSP读取当前传输的LLR数据，是经过速率匹配的数据，需要经过De-RM对其进行解速率匹配后才能被LLR合并器使用。
[0049] 在步骤403中，LLR合并器对来自第一解压缩缓存器、第二解压缩缓存器与De-RM的数据进行重传合并后输出至HARQ缓存器与Turbo译码器。本实施方式中的重传合并为IR(Increment Redundance Combing，递增冗余重传)机制，也称为IR合并。也就是说，将来自经第一解压缩缓存器与第二解压缩缓存器进行乒乓合并的数据，也就是从HARQ缓存器中读取的缓存数据，与来自De-RM的数据，也就是当前传输的重传数据，进行合并。这样，使得重传的数据分组中含有系统比特，具有自解码能力，Turbo译码器可以直接从接收的重传数据中解码恢复数据。
[0050] 由于是将从HARQ缓存器中读取的数据输出至第一解压缩缓存器或者第二解压缩缓存器，由第一解压缩缓存器与第二解压缩缓存器进行流水处理。也就是说，数字信号处理器、解速率匹配器输出的数据与第一解压缩缓存器输出的数据在进行LLR合并器中合并的同时，可以将从HARQ缓存器中读取的数据输出至第二解压缩缓存器，这样，保证了读取HARQ缓存器的缓存数据的时间基本与LLR合并处理的时间并行。这样，可以减小混合自动重传请求处理的时延，提高系统吞吐率。
[0051] 与现有技术相比，本实施方式将从HARQ缓存器中读取的数据输出至第一解压缩缓存器或者第二解压缩缓存器，第一解压缩缓存器与第二解压缩缓存器将接收到的数据进行流水处理后分别输出至LLR合并器；解速率匹配器De-RM将数字信号处理器DSP读取的当前传输数据LLR进行解速率匹配后也输出至LLR合并器；LLR合并器再对来自第一解压缩缓存器、第二解压缩缓存器与De-RM的数据进行重传合并。这样，保证了读取HARQ缓存器的缓存数据的时间基本与LLR合并处理的时间并行，可以减小混合自动重传请求处理的时延，提高系统吞吐率。
[0052] 本发明的第二实施方式涉及一种混合自动重传请求的实现方法。第二实施方式在第一实施方式的
基础上作了进一步改进，主要改进之处在于：在本发明第二实施方式中，LLR合并器将重传合并后的数据未经缓存器直接输出至HARQ缓存器与Turbo译码器。这样，进一步减小了混合自动重传请求处理的时延，提高了系统吞吐率。
[0053] 在本实施方式中，在LLR合并器对来自所述第一解压缩缓存器、第二解压缩缓存器与De-RM的数据进行重传合并后输出至HARQ缓存器与Turbo译码器的步骤中，LLR合并器将重传合并后的数据分别输出至HARQ缓存器与Turbo译码器为直接输出。
[0054] 由于LLR合并器当前时刻的输出与历史的输出没有必然关系，LLR合并器的输出是不需要进行缓存后再输出的。所以，LLR合并器重传合并后的数据不输出至缓存器进行缓存后再分别输出至HARQ缓存器与Turbo译码器，而直接分别输出至HARQ缓存器与Turbo译码器，这样，进一步减小了混合自动重传请求处理的时延，提高了系统吞吐率。
[0055] 本发明的第三实施方式涉及一种混合自动重传请求的实现方法。第三实施方式在第二实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第三实施方式中，De-RM事先将重复比特与打孔比特的位置计算好，De-RM根据计算好的重复比特与打孔比特的位置再对接收到的数据进行解速率匹配。这样，可以进一步减小混合自动重传请求处理的时延，提高系统吞吐率。
[0056] 在本实施方式中，在解速率匹配器De-RM将数字信号处理器DSP读取的当前传输数据的LLR进行解速率匹配后输出至LLR合并器的步骤中，包含以下子步骤：De-RM计算重复比特与打孔比特的位置；接着，De-RM根据计算好的重复比特与打孔比特的位置再对接收到的数据进行解速率匹配后输出至LLR合并器。
[0057] De-RM提前将打孔比特与重复比特的位置计算好，这样，LLR合并器不必等待De-RM处理结束，就可以进行LLR合并，与De-RM进行流水处理。这样，HARQ处理架构可以更进一步推广成“流水”形式以减小HARQ的实现方法的处理时延。
[0058] 本发明的第四实施方式涉及一种混合自动重传请求的实现方法。第四实施方式在第三实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第四实施方式中，De-RM将解速率匹配后的数据输出至第一解速率缓存器与第二解速率缓存器进行乒乓交互后再分别输出至LLR合并器。这样，可以进一步可以减小混合自动重传请求处理的时延，提高系统吞吐率。
[0059] 在本实施方式中，在解速率匹配器De-RM将数字信号处理器DSP读取的当前传输数据的LLR进行解速率匹配后输出至LLR合并器的步骤中，包含以下子步骤：De-RM将接收的当前传输数据的LLR输出至第一解速率缓存器或者第二解速率缓存器；接着，第一解速率缓存器与第二解速率缓存器对接收到的数据进行乒乓交互后分别输出至LLR合并器。
[0060] 由于是将De-RM解速率匹配后的数据输出至第一解速率缓存器或者第二解速率缓存器，通过第一解速率缓存器与第二解速率缓存器的乒乓交互，保证了De-RM解速率匹配的时间基本与LLR合并处理的时间并行。这样，可以减小混合自动重传请求处理的时延，提高系统吞吐率。
[0061] 本发明的第五实施方式涉及一种混合自动重传请求的实现方法。第五实施方式在第四实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第五实施方式中，利用第一桶形移位寄存器储存从HARQ缓存器中读取的数据，其中，第一桶形移位寄存器长度为M·L字节，M、L均为自然数，且L为满足 为整数的最小整数，N为读取的数据的位宽，且N小于或者等于8，这样，使得HARQ缓存器中的缓存数据的分布图样是以L字节为周期进行重复的，可以从HARQ缓冲器中读取任意位宽的数据。
[0062] 在本实施方式中，在第一解压缩缓存器与第二解压缩缓存器将从混合自动重传请求HARQ缓存器中读取的数据进行流水处理后分别输出至对数似然比LLR合并器的步骤中，包含以下子步骤，具体流程如图5所示。
[0063] 在步骤501中，将从HARQ缓存器中读取的数据存储在第一桶形移位寄存器中。其中，第一桶形移位寄存器长度为M·L字节，M、L均为自然数，且L为满足 为整数的最小整数，N为读取的数据的位宽，且N小于或者等于8。
[0064] 具体地说，假设从外部存储器(也就是HARQ缓存器)
访问的带宽为M字节，在外部总线上访问的最小单元是字节(8bit)，而需要访问的HARQ缓存器中的数据的位宽为N-bit，N小于或者等于8，那么选取最小正整数L使其满足 为整数。这样，使得HARQ缓存器中的缓存数据的分布图样是以L字节为周期进行重复的。N分别为4bit、5bit、6bit、7bit情形时的HARQ缓存器中的数据分布图样如图6所示。可以看到L字节中的bit图样只需要存储一半的系数(l1,…,ln)即可，其中，l1,…,ln和n的取值可以参考图6，n为访问的序数，ln为第n次访问的数据的位宽。这样，可以从HARQ缓冲器中读取任意位宽的数据。
[0065] 在步骤502中，第一桶形移位寄存器将每次从存储的数据中选取的L字节图样存储在第一查找表单元LUT内置的表格中。也就是说，第一LUT将每次选取的L字节图样做成表格固定存在内置的存储器中。第一LUT解压缩数据的过程如图7所示，第一LUT解压缩数据的过程为现有技术，在此不再赘述。
[0066] 在步骤503中，第一LUT分别将每次接收的L字节图样映射成 字节的解压缩数据后输出至第一解压缩缓存器或者第二解压缩缓存器。也就是说，L字节的压缩数据经第一LUT映射成 字节的解压缩数据，以供LLR合并器进行运算。
[0067] 由于第一桶形移位寄存器长度为M·L字节，且L为满足 为整数的最小整数，N为读取的数据的位宽，且N小于或者等于8，使得HARQ缓存器中的缓存数据的分布图样是以L字节为周期进行重复的，可以从HARQ缓冲器中读取任意位宽的数据。
[0068] 本发明的第六实施方式涉及一种混合自动重传请求的实现方法。第六实施方式在第五实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第六实施方式中，利用第二桶形移位寄存器储存由第二LUT输出的数据并将接收的数据写入HARQ缓存器中，其中，第二桶形移位寄存器长度为M’·L’字节，M’、L’均为自然数，且L’为满足 为整数的最小整数，N’为读取的数据的位宽，且N’小于或者等于8，这样，使得HARQ缓存器中的缓存数据的分布图样是以L字节为周期进行重复的，可以将任意位宽的数据写入HARQ缓冲器中。
[0069] 在本实施方式中，LLR合并器对来自第一解压缩缓存器、第二解压缩缓存器与De-RM的数据进行重传合并后输出至HARQ缓存器与Turbo译码器的步骤中，包含以下子步骤，具体流程如图8所示。
[0070] 在步骤801中，LLR合并器将重传合并后的数据储存在第二LUT内置的表格中。也就是说，第二LUT将每次接收的数据做成表格固定存在内置的存储器中。
[0071] 在步骤802中，第二LUT将接收的数据中每 字节映射成L’字节图样后输出至第二桶形移位寄存器中。其中，第二桶形移位寄存器长度为M’·L’字节，M’、L’均为自然数，且L’为满足 为整数的最小整数，N’为接收的数据的位宽，且N’小于或者等于8。第二LUT将接收的数据中每 字节映射成L’字节图样的过程为如图7所示的逆过程，第二LUT压缩数据的过程为现有技术，在此不再赘述。
[0072] 在步骤803中，第二桶形移位寄存器，用于储存接收到的数据，并将接收到的数据输出至HARQ缓存器。也就是说，将第二桶形移位寄存器储存的数据写入HARQ缓存器。
[0073] 由于第二桶形移位寄存器长度为M’·L’字节，且L’为满足 为整数的最小整数，N’为写入HARQ缓存器的数据的位宽，且N’小于或者等于8，使得HARQ缓存器中的缓存数据的分布图样是以L’字节为周期进行重复的，可以将任意位宽的数据写入HARQ缓冲器中。
[0074] 上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本
专利的保护范围内；对
算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
[0075] 本发明第七实施方式涉及一种混合自动重传请求的实现装置，如图9所示，包含：混合自动重传请求HARQ读模块、第一解压缩缓存器、第二解压缩缓存器、对数似然比LLR合并器、数字信号处理器DSP读模块与解速率匹配器De-RM、HARQ写模块与Turbo写模块。
[0076] HARQ读模块，用于从HARQ缓存器中读取数据并输出至第一解压缩缓存器或者第二解压缩缓存器。
[0077] 第一解压缩缓存器与第二解压缩缓存器，用于对接收到的数据进行流水处理后分别输出至LLR合并器。
[0078] DSP读模块，用于读取当前传输数据LLR并输出至De-RM。
[0079] De-RM，用于对接收到的数据进行解速率匹配，并输出至LLR合并器。
[0080] LLR合并器，用于对来自第一解压缩缓存器、第二解压缩缓存器与De-RM的数据进行重传合并后输出至HARQ写模块与Turbo写模块；
[0081] 所述HARQ写模块，用于将接收到的数据写入HARQ缓存器；
[0082] 所述Turbo写模块，用于将接收到的数据写入Turbo译码器。
[0083] 在本实施方式中，各模块并行处理的时序如图10所示，HARQ读模块读取LLR数据与LLR合并器对接收的数据进行合并并行，减小了HARQ的实现装置的时延，提高了系统吞吐率。
[0084] 不难发现，本实施方式为与第二实施方式相对应的系统
实施例，本实施方式可与第二实施方式互相配合实施。第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第二实施方式中。
[0085] 本发明第八实施方式涉及一种混合自动重传请求的实现装置。第八实施方式在第七实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第八实施方式中，De-RM还用于计算重复比特与打孔比特的位置。
[0086] 本实施方式中，各模块并行处理的时序如图11所示，De-RM提前将打孔比特与重复比特的位置计算好，LLR合并器不等待De-RM处理结束，就开始进行LLR合并，与De-RM进行流水处理。这样，HARQ处理架构可以更进一步推广成“流水”形式以减小HARQ的实现装置的处理时延。
[0087] 不难发现，本实施方式为与第三实施方式相对应的系统实施例，本实施方式可与第三实施方式互相配合实施。第三实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第三实施方式中。
[0088] 本发明第九实施方式涉及一种混合自动重传请求的实现装置。第九实施方式在第八实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第九实施方式中，还包含第一解速率缓存器与第二解速率缓存器，具体如图12所示。
[0089] 在本实施方式中，第一解速率缓存器与第二解速率缓存器，用于对解速率匹配后的数据进行乒乓交互后分别输出至LLR合并器。
[0090] 不难发现，本实施方式为与第四实施方式相对应的系统实施例，本实施方式可与第四实施方式互相配合实施。第四实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第四实施方式中。
[0091] 本发明第十实施方式涉及一种混合自动重传请求的实现装置。第十实施方式在第九实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第十实施方式中，还包含第一桶形移位寄存器与第一查找表单元LUT，具体如图13所示。
[0092] 在本实施方式中，第一桶形移位寄存器，用于存储从HARQ缓存器中读取的数据，并将每次从存储的数据中选取的L字节图样存储在第一查找表单元LUT内置的表格中；其中，第一桶形移位寄存器长度为M·L字节，M、L均为自然数，且L为满足 为整数的最小整数，N为读取的数据的位宽。
[0093] 第一LUT，用于将每次接收的L字节图样分别映射成 字节的解压缩数据并输出至第一解压缩缓存器或者第二解压缩缓存器。
[0094] 不难发现，本实施方式为与第五实施方式相对应的系统实施例，本实施方式可与第五实施方式互相配合实施。第五实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第五实施方式中。
[0095] 本发明第十一实施方式涉及一种混合自动重传请求的实现装置。第十一实施方式在第十实施方式的基础上作了进一步改进，主要改进之处在于：在本发明第十一实施方式中，还包含第二LUT与第二桶形移位寄存器，具体如图14所示。
[0096] 第二LUT，用于将LLR合并器输出的数据储存在内置的表格中，并将接收的数据中每 字节映射成L’字节图样后输出至第二桶形移位寄存器中；其中，第二桶形移位寄存器长度为M’·L’字节，M’、L’均为自然数，且L’为满足 为整数的最小整数，N’为接收的数据的位宽，且N’小于或者等于8。
[0097] 第二桶形移位寄存器，用于储存接收到的数据，并将接收到的数据输出至HARQ缓存器中。
[0098] 不难发现，本实施方式为与第六实施方式相对应的系统实施例，本实施方式可与第六实施方式互相配合实施。第六实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第六实施方式中。
[0099] 值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
[0100] 本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
