用于流水线模/数转换器中的减少的等待时间的经修改动态
元件匹配
[0002] 本
发明主张2011年6月9日提出申请的标题为“用于流水线型模/数转换器中的经减小等待时间的经修改动态元件匹配(Modified Dynamic E1ement Matching for Reduced Latency in a Pipe1ined Ana1og to Digita1Converter)”的第61/495,939号美国临时
专利申请案的优先权，所述美国临时专利申请案特此以全文引用的方式并入，犹如完全陈述于本文中一般。本申请案与与其同时申请的共同让与同在申请中的第_____号申请案相关。
技术领域
[0003] 本发明一般来说涉及模/数转换器。更明确地说，本申请案涉及模/数转换器中的经减小等待时间。本发明与高速流水线模/数转换器(ADC)相关联，且还可扩展到其它应用及ADC架构。举例来说，本文中所描述的技术可应用于
算法ADC(还称为循环ADC)、Δ-∑ADC、SAR ADC等，且通常应用于可需要一个或一个以上数/模转换器的任何ADC。
背景技术
[0004] 流水线模/数转换器(ADC)是级比较数据转换器，其中在几个步骤中粗略地量化
信号且接着组合不同步骤的结果以实现高水平的量化准确性。流水线ADC是受欢迎的，这是因为其可以极高速度(取决于所采用的技术，几百MHz)来操作，同时实现相对大的动态范围。
[0005] 参考图1A，典型流水线ADC10包含多个级12、14、...、L。在第一级12中，输入Vin使用快闪ADC(未展示)进行转换并与来自后续级14、16、...、L的结果组合以形成输出。如下文将较详细地论述，每一级中的误差通过使用数/模转换器来转换所述级的输出而确定。到所述级的输入与误差之间的差为“残差”。每一级的残差被放大并馈送到下一级且在下一级中以相同方式进行转换。最后级L的输出被提供到决定最后位的后端ADC16。所有输出均可经提供以用于时间对准及数字误差校正20。
[0006] 如图1B中所展示，流水线ADC中的典型级100包含
输入信号取样网络108、具有其自己的取样网络的N位粗略ADC102、N位数/模转换器104(DAC)及
放大器106。取样网络108及快闪ADC102同时对输入信号101进行取样。DAC104将经量化信号往回转换为模拟形式并从主要输入信号101减去110此信号。使用放大器106来放大由此操作产生的残差105以便(通常且在不存在误差的情况下)占据后续级的范围的一部分，举例来说，一半。理想地，残差此时仅由量化噪声组成。
[0007] 三个因素可限制流水线ADC的性能及操作速度：在被认为是元件不匹配的DAC104内发生的误差；由增益及非线性所致的在放大器106内发生的误差；及经由快闪ADC102及DAC104信号路径的过度延迟。所有三个因素产生ADC线性的降级及
信噪比(SNR)。
[0008] 图2图解说明使用
现有技术来解决DAC104误差的流水线级。级200包含输入信号取样网络208、具有其自己的取样网络的N位粗略ADC202、M位数/模转换器104(DAC)(其中M＞N)及放大器206。处理元件232、234添加于粗略ADC202与DAC204之间且因此增加所述路径中的延迟。此延迟在高速操作(即，250MSPS及高于250MSPS的速率下的操作)中是关键的。已提出图2的技术的应用以通过变换呈现给比较器的参考
阈值来改进ADC的线性而解决快闪ADC中的元件不匹配的问题。
[0009] 如上文所描述的DAC及放大器误差有时使用动态元件匹配(DEM)及谐波失真校正(HDC)技术来估计及消除或校正。
[0010] DEM采用粗略ADC的
温度计译码输出且在将所述输出提供到所连接DAC元件之间对其进行变换。所述变换矩阵使得每个ADC输出可到达每个DAC输入。变换方法有时使DAC误差随机化，借此形成白色
频谱，或将误差塑形使得误差信号的
能量占据所关注的频带外的
频率区域。在图2中，流水线级包含粗略ADC202与DAC204之间的DEM
块232及相对于所述级数字输出的适当放置。可经由使用传输
门而高效地实施DEM块232。然而，其引入在高时钟速率下不可忽略的有限延迟。
[0011] 在流水线ADC中，与估计DAC误差信号并有效地从输出移除其的额外数字处理一起使用DEM。如果不这样，那么DAC噪声将降低SNR。DAC误差的此估计及移除在书面上称为DAC噪声消除(DNC)。
[0012] 继续图2，将信号∑t添加234到粗略ADC202的输出。此信号由在放大器206误差(举例来说，增益及非线性)的估计中所使用的几个随机独立序列的和组成。序列的数目取决于需要估计的非线性的次序：线性增益误差的一个序列、谐波误差的三个序列等等。
[0013] 图2中还展示后端ADC212，其输出被提供到放大器220及HDC模块222，其输出与DNC模块226的输出求和230。
[0014] 在HDC技术中，残差放大器212的输出含有粗略ADC202的量化噪声、随机序列及其经由放大器非线性特性的相互作用中的项。如果放大器中的非线性的最高有效阶为3，那么残差放大器212的输出含有与a3(∑t)3成比例的一项，其中a3为三阶非线性系数且∑t＝t1+t2+t3(即，可各自具有值+A或-A的三个随机序列，其中A为恒定量)。因此，∑t为可具有值-3A、-A、+A、+3A的四电平信号。由于随机独立序列的乘积也是随机且独立序列，因此用(经数字化)残差放大器输出乘以(t1、t2、t3)使所有项随机化，a3(∑t)3中可借助低通
滤波器提取的一者除外。
[0015] 将随机序列添加到粗略ADC202的输出的结果是字长度增加且因此DAC204大小及复杂性也增加。这就是DAC204
分辨率M大于粗略快闪ADC202分辨率N的原因。在典型实施方案中，M＝N+3。
[0016] 图3是具有N＝2位分辨率的粗略ADC的现有技术实施方案的实例。此实施方案通常称作快闪ADC。四个比较器302.n将线304上的输入
电压分别与四个阈值电压(THR1、THR2、THR3、THR4)进行比较。在一些实施方案中，阈值电压可与
电阻器梯形306相关联。也可使用其它
分压器技术。如果输入电压大于THR1，那么比较器302.1输出逻辑1，否则其输出逻辑0。类似地，比较器302.2将输入电压与THR2进行比较，以此类推。粗略ADC206的输出为由所有比较器的输出形成的数字。此字通常命名为“
温度计代码”。温度计代码中含有的逻辑1的数目为线304上的模拟输入电压的数字表示。
[0017] 图4中展示体现比较器功能的一个实例
电路。为阐释的清晰起见，仅展示用以将输入与THR1(对应于302.1)进行比较的电路。电路302.1包含八个
开关408、410、412、414、416、418、420、422、两个电容器402、404及比较器406。所述开关由表示为
相位1、相位2的周期性时钟驱动。当相位1为真时，相位2为假，且反之亦然。当相位1为真时，上部电容器402充电到电压THR1，而下部电容器404充电到输入电压。当相位2为真时，所述电容器连接到比较器
406。比较器302.1的许多替代电路实现存在于相关技术中，所述替代电路实现完成以下功能：
[0018] 如果(输入-THR1)＞0，那么输出1＝1，
[0019] 否则，0
[0020] 即，如果输入电压大于阈值电压THR1，那么信号输出406为逻辑1，否则为逻辑0。
发明内容
[0021] 根据本发明的
实施例的系统及方法在很大程度上克服了现有技术中的这些及其它
缺陷。
[0022] 根据本发明的各种方面，提供一种流水线ADC，其中这些问题因DEM功能及序列的求和发生于快闪ADC内而克服。根据本发明的各种方面，借助粗略ADC的电路而嵌入DAC及放大器误差校正所需的处理功能以及重新布置数字校准块HDC及DNC确保误差的准确估计。
[0023] 一种用于流水线模/数转换器(“ADC”)的误差校正的系统，其中所述流水线ADC将电压信号转换为所述电压信号的数字版本，所述系统包含：粗略ADC，其中所述粗略ADC的输入
端子接收所述电压信号及参考信号且将与所述参考信号有关的电压信号值的数字版本提供到数/模转换器(“DAC”)输入端子；第一加法器，其用于组合所述电压信号与来自所述DAC的
输出信号，其中第一加法器结果被提供到残差放大器；后端ADC，其中所述后端ADC提供从所述残差放大器接收的
输出电压信号的数字版本；第二加法器，用于将从所述粗略ADC、数/模转换器噪声消除(“DNC”)电路及谐波失真校正(“HDC”)电路接收的数字值求和，借此提供流水线型ADC输出；用于估计来自残差放大器及数/模转换器的失真参数的电路，其包括：HDC，其中所述HDC响应于所述流水线型ADC输出而校正存在于来自所述后端ADC的
数字信号中的由所述残差放大器所致的失真分量；及DNC电路，其中所述DNC电路响应于所述流水线型ADC输出而校正存在于来自所述后端ADC的所述数字信号中的由所述DAC所致的所述失真分量；及用于修改到所述粗略模/数转换器的所述参考信号的电路。
[0024] 在一些实施例中，所述用于修改所述参考信号的电路包含：分压器，其用于划分参考源电压；动态元件匹配(“DEM”)电路，其接收所述经划分电压信号，每一经划分电压信号连接到对应开关，其中每一开关由所述DEM电路控制，且进一步地，其中来自所述开关的所有输出端子并联连接到高侧电容器的第一侧；及序列加法器块，其接收HDC信号，每一HDC信号连接到对应开关，其中每一开关由所述HDC电路控制，且进一步地，其中来自所述开关的所有输出端子并联连接到所述高侧电容器的第二侧。
附图说明
[0025] 所属领域的技术人员通过参考附图可更好地理解本发明且明了本发明的众多目标、特征及优点。在不同图式中，使用相同参考符号来指示类似或相同的物项。
[0026] 图1A图解说明现有技术流水线ADC的实例。
[0027] 图1B图解说明现有技术流水线ADC级的实例。
[0028] 图2图解说明现有技术流水线ADC级的实例。
[0029] 图3图解说明现有技术快闪ADC架构的实例。
[0030] 图4图解说明来自粗略ADC的现有技术比较器的实例。
[0031] 图5图解说明根据本发明的原理的实例流水线ADC电路。
[0032] 图6图解说明根据本发明的ADC前端的实例。
[0033] 图7图解说明根据本发明的原理的比较器的实例。
具体实施方式
[0034] 根据如所主张的实施例的流水线ADC借助粗略ADC的电路而嵌入有DAC及放大器误差校正所需的处理功能且还提供用于数字校准块HDC及DNC的新配置，因此确保误差的准确估计。可如高尔顿(Galton)的第6,734,818号美国专利中及高尔顿(Galton)等人的第7,602,323号美国专利中所揭示来施加信号的校准(即，DNC及HDC技术的校正部分)，所述美国专利以引用的方式并入，犹如完全陈述于本文中一般。可使用其它DNC及HDC技术。根据本发明的信号的估计。
[0035] 更明确地说，图5图解说明根据如所主张的实施例的流水线级。级500包含N位粗略ADC502、N位数/模转换器504(DAC)及放大器506。输入501被提供到粗略ADC502及残差放大器506。
[0036] 第二级到最后级的残差可被提供到后端ADC512，此被放大520且提供到HDC522。在粗略ADC502的前端处提供DEM块532及序列加法器524。此配置可使从粗略ADC502穿过DAC504到残差放大器506的关键信号路径的传播时间最小化。
[0037] 在所图解说明的实施例中，数字校准块HDC522可接收序列∑t以及经校正数字输出523的反馈。明确地说，HDC522可提供其输出以与DNC526的输出求和530。
[0038] 因此，用于估计DAC误差及残差放大器增益误差的信号为ADC数字输出523。因此，随时间推移，估计器在已施加校准之后将提取并估计残差误差。此估计可添加到先前估计(即，随时间而集成)以改进校准的准确性。一旦残差误差的估计为零，所述估计便将
覆盖正确值。
[0039] 图6展示具有DEM532及序列加法器524的粗略ADC的本发明的方面的实例600。阈值电压THRI、THR2、THR3及THR4可经变换使得每一阈值可连接到比较器602.n中的任一者。从每一阈值电压减去线604上的信号∑t(具有上文所描述的性质的随机序列)。每一比较器602.n将使其输入与阈值中的一者与线604上的信号∑t之间的差进行比较。
[0040] 图7展示实现刚所描述的功能的实例电路。如所展示，所述电路包含DEM控制的开关708.1、708.2、708.3及708.4；HDC控制的开关706.1、706.2、706.3及706.4；电容器702、704；比较器710；相位1开关712a、712b；及相位2开关714a、714b、714c、714d。
[0041] 在相位1为真的时间期间，阈值THRx(其中x为1、2、3或4)中的仅一者及电压VHDCy(其中y为1、2、3或4，使得VHDC1＝-3A、VHDC2＝-A、VHDC3＝+A及VHDC4＝+3A)中的仅一者连接到上部电容器702。DEM及HDC校准操作将决定在每一时钟相位循环处哪一开关为接通的。高尔顿(Galton)的美国专利6,734,818在揭示内容中已详细描述DEM控制此些开关的方式，且高尔顿(Galton)等人的美国专利7,602,323在揭示内容中已详细描述HDC产生信号∑t的方式。下部电容器704操作为图4的实例中的电容器404。
[0042] 元件604(图6)中的∑t的添加经由将上部电容器702连接到VHDCy的HDC控制的开关706.n而实施。每一比较器i(其中i为1、2、3或4)的输出可由以下等式来描述：
[0043] 如果(输入-THRx+VHDCy)＞0，那么输出i＝1，
[0044] 否则，0。
[0045] 迄今为止，粗略ADC的每个实施方案均已受由电路缺陷、制作不匹配等等所致的误差影响。此些缺陷最终产生阈值误差。尽管在一定程度上，流水线ADC架构可在不使性能降级的情况下容许阈值误差，但根据本发明概念的实施例，此些误差由DEM调制，且此些误差的存在可使DAC误差及残差放大器误差的估计产生偏差。
[0046] 虽然已图解说明用于移动计算装置的特定实施方案及
硬件/
软件配置，但应注意，其它实施方案及硬件配置是可能的且不需要特定实施方案或硬件/软件配置。因此，实施本文中所揭示的方法的移动计算装置可能不需要所图解说明的组件中的所有组件。
[0047] 如本文中所使用，无论在上文说明中还是在所附
权利要求书中，术语“包括”、“包含”、“携载”、“具有”、“含有”、“涉及”及类似内容应理解为是开放式的，即，意指包含但不限于。仅过渡性短语“由…组成”及“基本上由…组成”应分别视为排他性过渡性短语，如在美国专利局专利审查程序手册中关于权利要求书所陈述。
[0048] 在权利要求书中的序数术语(例如“第一”、“第二”、“第三”等)的任何使用用以修饰权利要求元素本身并不暗示一个权利要求元素相对于另一权利要求元素的任何优先级、优先性或次序或者执行方法的动作的临时次序。而是，除非另有具体说明，否则此些序数术语仅用作区分具有某一名称的一个权利要求元素与具有同一名称(除序数术语的使用以外)的另一元素的标记。
[0049] 上文所描述实施例打算图解说明本发明的原理，而非限制本发明的范围。所属领域的技术人员可在不背离本发明的范围的情况下做出各种其它实施例及对这些优选实施例的修改。
