ＣＺＴＳ계 태양전지 광흡수층의 제조방법{Manufacturing method of CZTS-based thin film solar cell light absorber}

본 발명은 태양전지 광흡수층으로 사용되는 CZTS계(CZTS 및 CZTSe) 박막의 제조방법에 관한 것으로서, 더욱 구체적으로는 CZTS계 전구체로부터 RTP를 통해 셀렌화 또는 설퍼화하는 과정에서 전구체 내의 Sn의 손실을 최소화하면서 CZTS계 태양전지 광흡수층 박막을 제조할 수 있는 기술에 관한 것이다.

CIGS계(CIS, CGS, CIGS, CIGSS 등) 화합물 반도체를 이용한 박막태양전지는 높은 광 흡수계수를 가지며, 화합물 내의 조성 조절이 가능하여 에너지 밴드갭(1.0~1.7eV)을 조절할 수 있다. 또한, 셀 효율이 최고 20.4%를 기록하여 현재 국내뿐 아니라 세계에서 많은 관심을 가지고 연구 중이다. 하지만, CIS, CIGS 박막태양전지 소재는 상대적으로 매장량이 적고, 고가인 In, Ga을 사용하고 있다는 단점이 있다. 이 같은 소재부족 문제로 인해 단가가 높아지는 약점을 보완하기 위해서 In, Ga을 저가 원소로 대체한 Cu ₂ ZnSnSe ₄ (CZTSe) 및 Cu ₂ ZnSnS ₄ (CZTS)와 같은 화합물 반도체(이하 "CZTS"계라 통칭함)가 CIGS계 박막 재료의 대안으로써 활발히 연구되고 있는데, 이들은 0.8 eV(CZTSe)부터 1.5 eV (CZTS)까지의 에너지 밴드갭을 갖는 것으로 알려져 있다.

본 발명은 CZTS계(CZTS 및 CZTSe를 통칭함) 광흡수층에 관한 기술로서, CZTS계는 전구체로부터 RTP를 통하여 전구체의 각 성분이 서로 반응하여 CZTS계 광흡수층 박막을 제조할 수 있는데, 상기 RTP 과정에서 고온으로 온도를 올리면, 전구체 내의 Sn이 CZTS계 광흡수층 박막을 제조하는 과정에 참여하지 못하고, 증발하여 손실이 되며, 이로 인하여 Mo와 CZTS계 광흡수층 사이의 계면 분리현상이 일어난다는 문제점이 있다. 이러한 계면 분리는 CZTS계 박막의 효율을 떨어뜨리기 때문에 결국 CZTS계 광흡수층을 이용한 박막태양전지의 효율이 떨어지게 된다.

본 발명은 CZTS계 광흡수층 박막의 생성을 위해 RTP 과정에서 고온으로 온도를 올리면, 전구체로부터 Sn의 손실이 많아져 태양전지의 효율을 떨어지는 문제점을 해결하는 것을 목적으로 한다.

본 발명은 상기 목적을 달성하기 위하여, CZTS계 전구체를 RTP(Rapid Thermal Process)를 통해 셀렌화 또는 설퍼화하여 CZTS계 광흡수층을 제조하는 방법에 있어서, 상기 CZTS계 전구체를 준비하여 쿼츠 재질의 케이스 및 상기 케이스를 덮는 커버를 포함하여 이루어지는 샘플트레이 내에 놓고, 퍼지가스가 입출구를 통하여 연속적으로 흐르며 RTP(Rapid Thermal Process)를 위한 열원이 구비된 RTP반응기 안에 상기 샘플트레이를 놓고 RTP를 진행하되, 상기 커버의 내측면에는 Se 또는 S의 코팅층과, 상기 코팅층 위에 Sn이 순서대로 적층된 Sn/(Se 또는 S) 코팅층이 있으며, 상기 RTP는 SnSe _x 또는 SnS _x 가 합성되기 위한 프리어닐링 과정과 상기 프리어닐링 과정 후에 셀렌화 또는 설퍼화 과정의 2단계를 포함하여 이루어지는 것을 특징으로 하는 CZTS계 태양전지 광흡수층의 제조방법� �� 제공한다.

특히, 상기 CZTS계 전구체는 글라스 기판 위에 Mo 전극을 형성한 후, Sn 층, Cu 층, Zn 층이 순서대로 적층된 위에 Se 층 또는 S 층이 적층되어 있는 것이 바람직하다.

특히, 상기 RTP는 프리어닐링 과정은 230 ~ 480℃에서 이루어지고, 상기 셀렌화 또는 설퍼화 과정은 500 ~ 600℃에서 이루어지는 것이 바람직하다.

특히, 상기 샘플트레이의 커버 내측면에는 Sn/(Se 또는 S) 코팅층이 있는 부분과 없는 부분으로 패턴화되며, 상기 Sn/(Se 또는 S) 코팅층이 없는 부분을 통하여 상기 열원으로부터 발생된 열이 통과되도록 하는 것이 바람직하다.

특히, 상기 샘플트레이의 커버 내측면에는 Sn/(Se 또는 S) 코팅층이 중심 부분을 제외하고 모서리부분에만 띠 형상으로 형성되어 있거나, Sn/(Se 또는 S) 코팅층이 있는 부분과 없는 부분이 바둑판 형상으로 서로 교차 이웃하도록 형성되는 것이 바람직하다.

특히, 상기 열원은 IR 히터인 것이 바람직하다.

특히, 상기 프리어닐링 과정은 3분 내지 30분 동안 진행되는 것이 바람직하다.

본 발명은 CZTS계 전구체를 RTP를 이용한 셀렌화 또는 설퍼화를 통하여 CZTS계 광흡수층 박막으로 제조함에 있어서, 샘플트레이의 커버 내측에 코팅된 Se과 Sn으로부터 SnSe _x 를 전구체로 공급함으로써, CZTS계 전구체의 셀렌화 또는 설퍼화 과정에서 전구체 내의 Sn이 증발하여 손실되는 것을 줄일 수 있어, 광전 효율이 우수한 CZTS계 광흡수층 박막의 제조가 가능하다. 또한, Sn의 손실이 감소하면, 광전 효율 감소와 계면접착력 저하를 유발하는 것으로 알려진 ZnSe과 같은 이성분계 부산물의 생성을 감소시킬 수 있다

도 1은 본 발명의 CZTSe 전구체의 바람직한 다층 구조의 예를 보여주는 도면이다.
도 2a는 본 발명의 RTP 시스템 도면이며, 도 2b는 상기 RTP 시스템 중 반응기와 샘플트레이 부분을 확대한 도면이다.
도 2c는 샘플트레이 커버 내측면에 순서대로 Se층과 Sn층이 적층된 상태에서의 커버의 단면도이다.
도 2d 및 도2e는 샘플트레이 커버 내측면에 Sn/Se 코팅층의 바람직한 패턴의 예를 보여주는 도면이다.
도 3a는 Sn-Se의 이성분계 열역학 상평형도이다.
도 3b는 글라스/Mo/Sn/Se 샘플의 XRD 측정 결과이다.
도 3c는 SnSe ₂ 의 시간에 따른 분해를 측정한 결과이다.
도 3d는 실험예에서 사용한 RTP 온도 프로파일이며, 도 3e는 상기 RTP 과정에서 샘플트레이 커버 내측면에 코팅된 Sn/Se 코팅층의 상변화를 설명하는 도면이다.
도 4a는 본 발명의 방법으로 제조한 CZTSe 광흡수층(SnSe external supply)을 제조한 것과 종래 기술로서 전구체층의 Se만을 Se 소스로 하여 CZTSe 광흡수층(No SnSe supply)을 제조한 경우의 라만 측정 결과이며, 도 4b는 도 4a의 각 샘플에서 Mo와 CZTSe 광흡수층을 계면 분리한 후 Mo 표면을 라만 분석한 결과이다.
도 5는 도 4a의 각 샘플에 대한 SEM 측정 결과이다.

본 발명에서는 Mo 배면전극 위에 다층 구조의 CZTS계 전구체층을 형성하고, 상기 CTZS계 전구체를 셀렌화 또는 설퍼화하는 과정에서 전구체층에 있는 Sn이 증발하여 손실되는 문제점을 해결하고자, 본 발명자의 특허등록 제10-1111047호의 쿼츠(quartz) 재질의 CIGS계 광흡수층을 제조하기 위하여 사용되었던 샘플트레이 시스템을 응용하되, 쿼츠 재질의 샘플트레이 커버의 내측면에 스퍼터링과 증발법 등을 이용하여 Se 층과 Sn 층(CZTSe 광흡수층 제조시)을 순서대로 코팅하거나, S 층과 Sn 층을 순서대로 코팅한(CZTS 광흡수층 제조시) 후, RTP 과정에서 SnSe _x 또는 SnS _x 를 CZTS계 전구체층으로 공급해줌으로써, Sn의 손실을 최소화하고, Mo와 CZTS계 광흡수층 박막 사이의 접착력을 개선하는 것을 특징으로 한다.

이하에서는 CZTS계 광흡수층 박막 중 CZTSe 광흡수층 박막을 기준으로 설명하기로 한다. CZTS와 CZTSe 광흡수층은 S 대신에 Se로 대체된 것으로서, 동일하게 RTP 과정에서 Sn이 손실되며, 동일한 방법으로 Sn의 손실을 감소시킬 수 있는바, 이하에서는 설명의 편의상 CZTSe 광흡수층 박막을 기준으로 설명하기로 한다.

CZTSe 전구체

전술한 바와 같이, 본 발명에서는 Mo 전극 위에 CZTSe 광흡수층의 재료가 되는 Cu, Zn, Sn 및 Se을 적층하여 CZTSe 전구체를 만든 후, RTP(Rapid Thermal Process)에 의해 Se와 Sn을 동시에 상기 전구체로 공급하면서 CZTSe 광흡수층 박막을 완성한다. 참고로, CZTS의 경우 Se 대신에 S 층이 적층되면 된다.

특히, 도 1과 같이, Mo 전극 위에 순서대로 Sn 박막층, Cu 박막층, Zn 박막층 및 Se 박막층으로 적층되는 것이 바람직하다. 물론, CuSn, CuZn 와 같은 복합 성분으로 이루어진 전구체층이 다층으로 적층된 것도 가능하지만, 이럴 경우 조성 제어가 힘들며, 제조 단가가 높아지기 때문에, 도 1과 같이 단일 성분의 전구체층이 적층되는 것이 바람직하다.

Sn의 손실을 최소화하기 위해 Sn을 전구체 제일 아래 쪽에 증착하고, Zn, Sn과 합금을 잘 형성하는 Cu를 Zn와 Sn 가운데 증착하는 것이 바람직하다. 본 발명의 실험예에서 CZTSe 전구체의 두께는 400 ~ 500nm이고, RTP 과정에서 CZTSe 전구체층으로 공급되는 쿼츠 커버 내측에 증착된 Se만으로는 Se 공급이 충분하지 않기 때문에, 상기 금속 전구체층 위에 열증착 시스템을 이용하여 Se을 증착하였다. 그 후에 RTP(rapid thermal process)를 통하여 Ar분위기에서 셀렌화를 실시하였다. 한편, 도 1과 같이 CZTSe 전구체 내에서 Se 전구체층은 1, 3 및 5 ㎛로 하여 셀렌화 과정에서의 Se 전구체층의 두께에 따른 영향을 실험하였다.

금속층인 Sn, Cu, Zn 박막층은 스퍼터링 시스템을 이용하여 적층할 수 있으며, Se 박막층은 열증착 시스템을 이용하여 적층할 수 있다. 이하 본 발명의 실험에서는 CZTSe 전구체를 제작하기 위해 Mo가 코팅된 글라스를 사용하였다. 스퍼터의 타겟으로는 값이 싼, 순도 4N의 Cu, Zn, Sn을 이용하였고, 모두 DC 스퍼터로 증착하였다. 공정 조건은 Ar 30 sccm, base pressure 3.0 x 10 ^-6 Torr, working pressure 5.0 mTorr, substrate rotating velocity 8 rpm으로 진행하였다.

RTP 셀렌화 장치

도 2a 및 도 2b는 본 발명의 바람직한 RTP 셀렌화 시스템(100)의 도면 및 부분 확대도로서, 본 발명에서 사용한 RTP를 이용한 셀렌화 시스템(100)은 본 발명자의 특허등록 제10-1111047호를 응용하였다.

즉, 쿼츠(quartz) 재질의 용기 형상의 케이스(11)와, 상기 케이스(11)를 덮는 뚜껑의 쿼츠 재질의 커버(12)를 포함하여 구성되는 샘플트레이(10)를 이용한다. CZTSe 광흡수층을 제조하기 위하여 각 재료가 적층된 CZTSe 전구체 샘플을 케이스(11)에 넣고, 커버(12)를 덮되, 상기 커버의 내측면(12b)에 Se와 Sn을 공급하기 위하여 Se와 Sn의 순서대로 적층되어 있다. Se는 열증착을 이용하고, Se 열증착면 위에 Sn을 스퍼터링하여 Sn/Se 적층할 수 있다. 참고로, CZTS 광흡수층의 제조시에는 Se 대신 S가 열증착에 의하여 커버 내측면(12b)에 코팅된 후, 그 위에 Sn이 스퍼터링에 의하여 코팅되어 Sn/S로 적층된다.

종래에 사용하던 RTP 방식은 샘플트레이에 CZTSe 전구체 샘플을 넣고 쿼츠커버로 덮어, 공정 중의 Se 손실을 최소화하는 것이다. 그러나 이러한 종래 방식으로는 Sn과 Se을 충분히 공급하는데 어려움이 있다. 본 발명에서는 기존의 쿼츠커버의 내측면(12b)에 순서대로 Se과 Sn을 이중층으로 코팅하여 공정 중에 SnSe _X 이성분계 형태의 증기로 공급함으로써, CZTSe 전구체 내의 Sn의 손실을 방지하도록 했다.

도 2a 및 도 2b와 같이 본 발명의 샘플트레이(10)는 쿼츠 재질로 튜브 형태의 반응기(20) 안에 들어 있으며, 상기 반응기(20) 밖으로 샘플트레이(10)를 가열하기 위한 IR 히터와 같은 발열수단(31)이 구비되는데, 튜브 형상의 반응기(20)의 외부를 둘러 균일한 간격으로 설치되는 것이 바람직하다. 발열수단(31)은 발열튜브(30) 안에 설치되는 것이 바람직하다. 발열튜브(30)는 상기 반응기(20)를 중심에 두고 둘러싸는 도넛 형상이 바람직하다. 예를 들어, 45도 각도마다 IR 램프를 하나씩 설치하여 총 8개의 IR 램프를 통해 반응기(20) 내의 샘플트레이(10)로 열을 전달하도록 한다. 퍼지를 위하여 Ar 또는 H ₂ S와 같은 불활성 가스를 반응기(20) 안으로 RTP 반응 동안 계속 공급하며, 다수의 온도계(40)가 상기 반응기(20) 안에 구비되어 RTP 반응 과정에서 반응기(20) 내의 다양한 지점의 온도를 측정한다.

도 2c와 같이 커버(12)의 내측면(12b)에는 순서대로 커버내측면 위로 Se층->Sn층이 순서대로 적층되되, 도 2d와 2e와 같이 Sn/Se 코팅층이 없는 부분이 있어야 한다. 이는 Sn 코팅층이 IR 램프와 같은 발열수단(31)의 빛을 모두 흡수하여 케이스(11) 내의 CZTSe 샘플로 빛(=열)이 도달하지 못하기 때문에 커버(12)의 일정 부분은 Sn/Se 코팅층이 없어야 한다. 도 2d는 가운데 부분이 Sn/Se 코팅층이 없는 형태이며, 도 2e는 바둑판과 같이 Sn/Se 코팅층이 있는 부분과 없는 부분이 교차하는 형태일 수도 있다. 이러한 Sn/Se 코팅층의 패턴은 다양한 패턴의 마스크를 이용하여 Se와 Sn을 순서대로 각각 스퍼터링과 증착을 이용하여 코팅하면 된다.

본 발명에서 Se 코팅층 위에 Sn 코팅층을 두는 이유는 Se의 증발 온도가 Sn 보다 낮기 때문에 Se이 RTP 과정에서 바로 증발하면 SnSe _x 가 형성되지 않기 때문에 Se 코팅층 위에 Sn 코팅층으로 막아둠으로써, SnSe _x 의 이성분계 화합물이 되도록 많이 합성되도록 하기 위함이다.

RTP 공정

본 발명에서는 셀렌화를 위한 RTP 과정에서 온도를 2단계로 조절한다. 커버(12)의 내측면(12b)에 코팅된 Sn/Se층이 반응하여 SnSe _x 를 형성하기 위한 프리어닐링(preannealing) 과정과, 상기 프리어닐링의 온도보다 고온에서 SnSe _x 가 증발하여 CZTSe 전구체층과 반응하여 CZTSe 광흡수층을 형성하기 위한 셀렌화 과정의 2 단계로 구성된다. 참고로, CZTS 광흡수층의 경우에는 SnS _x 가 프리어닐링 과정에서 생성되며, 셀렌화 대신에 설퍼화가 진행된다.

도 3a의 Sn-Se 이성분계 상평형도 및 도 3b의 Mo 전극 위에 Sn, Se 순서로 적층된 층에서의 온도별로 셀렌화되는 과정을 측정한 고온 XRD 결과이다. Se과 Sn의 녹는점은 각각 약 220, 230℃이다. 위의 상평형도에서 Sn-Se의 이성분계 화합물로는 SnSe과 SnSe ₂ 가 나타나는 것을 확인할 수 있다. 또한, 액체상과 고체 화합물이 공존하는 영역이 나타나고, L ₁ +γ-SnSe, L ₁ +δ-SnSe, L ₂ +SnSe 및 L ₂ +SnSe ₂ 가 존재한다. 1078K 고온에서는 액체상의 혼화성이 존재하는 것을 확인할 수 있다.

도 3b의 XRD 결과와 같이, 최근 금속 Sn의 셀렌화 메커니즘에 대한 연구결과를 본 연구팀에서 보고한 바 있다. Mo가 코팅된 글라스 위에 Sn과 Se을 각 층으로 증착하여 고온 XRD를 이용하여 셀렌화 메커니즘을 분석하였다. 초기의 Se층은 비정질 상태로 존재하여 Sn 피크들만 나타난다. 이후 110-220℃ 구간에서 Se이 결정화되고, 220℃에서 녹기 시작한다. Sn은 230℃까지 단일상으로 존재하고, 그 이후 녹기 시작하여 Se과 반응한다. 230℃에서 SnSe이 형성되고, Se이 지속적으로 과잉공급되면서 약 280℃에서 SnSe ₂ 가 생성된다. 이렇게 생성된 SnSe ₂ 는 약 500℃에서 다시 SnSe과 Se으로 분해된다. 이 과정에서 Sn의 손실이 발생한다.

도 3c의 ICP-AES(Inductively Coupled Plasma Atomic Emission Spectroscopy)를 참고하면, 480℃의 고온에서 SnSe ₂ 가 SnSe과 Se으로 다시 분해되면서 발생하는 Sn의 손실을 나타낸 것이다. 고온에서 SnSe ₂ 이 SnSe과 Se으로 분해가 일어나면서 Se뿐 아니라 Sn 또한 손실되는 것을 확인할 수 있다. 특히, 30분이 지나면 SnS _e2 가 SnSe로 과도하게 분해되므로 프리어닐링 시간은 30분 이하가 바람직하며, Sn과 Se가 반응하여 SnSe ₂ 가 형성되기 위한 시간을 감안하여 프리어닐링은 3분 이상은 해주어야 한다.

본 발명에서는 프리어닐링 구간의 온도를 Sn과 Se가 모두 녹는점인 230℃ 이상으로 설정하여야 Sn가 Se가 반응하여 SnSex의 이성분계화합물이 형성될 수 있으며, 또한, 프리어닐링 구간의 최대 온도는 SnSe ₂ 가 SnSe와 Se로 분해되는 것을 감안하여 셀렌화 온도보다 낮은 480℃가 바람직하다. 이는 CZTS 광흡수층에서도 같은 원리로 상기 온도 범위가 바람직하다. 이는 S의 녹는점보다 Sn의 녹는점이 높은데, SnS _x 가 형성되기 위해서는 Sn의 녹는점 이상이 되어야 하기 때문에 하한치가 230℃가 바람직하며, 상한치 역시 SnS ₂ 가 SnS와 S로 분해되는 것을 감안하여 480℃가 바람직하다.

한편, RTP의 셀렌화 온도는 통상 알려진 것과 같이 500~600℃가 바람직하다. 500℃ 이하에서는 셀렌화가 잘 일어나지 않으며, 600℃ 이상인 경우 글라스 기판이 녹기 때문이다. 특히, 설퍼화 온도는 550 ~ 600℃가 더욱 바람직하다.

이하 본 발명의 실험에서는 도 3d의 온도 프로파일로 RTP를 실시하였다. 쿼츠커버의 Sn과 Se을 먼저 SnSe _X 이성분계 화합물로 형성시키기 위해 300℃에서 5분 동안 프리어닐링한 후, CZTSe 광흡수층을 잘 생성시킬 수 있는 550℃에서 10분 동안 셀렌화를 진행하였다.

도 3e와 같이, 초기의 증착 된 Se과 Sn이 300℃가 되면서 SnSe _X 형태의 이성분계 화합물이 생성된다. 생성된 이성분계상 SnSe _X 는 증기 형태로 CZTSe 전구체 샘플에 공급된다. 반응이 끝난 후에 커버 내측면(12b)에 SnSe _X 형태로 약간 남이 있게 된다.

실험예 1 : 라만 분석 결과

도 4a는 본 발명의 방법으로 제조한 CZTSe 광흡수층(SnSe external supply)과 종래 기술로서 전구체층의 Se만을 Se 소스로 하여 CZTSe 광흡수층(No supply)을 제조한 경우의 라만 측정 결과이며, 본 발명의 방법에 의해 제조된 CZTSe 광흡수층 피크의 세기가 높은 것으로 보아, CZTSe 상이 더 잘 형성되었음을 알 수 있었다.

도 4b는 도 4a의 CZTSe 광흡수층 박막 샘플에서 Mo와 CZTSe 계면을 분리한 후 Mo 표면을 라만 분석한 결과이다. SnSe의 추가공급이 없이 Se 전구체층을 Se의 공급원으로 하여 제조한 CZTSe(도 4b에서 No supply)는 기존의 방법으로 실험한 결과와 같이 Mo/CZTSe 계면에 이차상(ZnSe)이 많이 생성되었다. ZnSe은 Mo/CZTSe 계면에 생성될 경우, 직렬저항을 증가시켜서 셀의 효율을 떨어뜨리는 원인이 되며, Mo/CZTSe 계면접착력의 저하시켜 셀제조를 위한 후공정시에 CZTS박막의 박리를 유발할 수 있다. 반면에 본 발명의 방법으로 제조된 경우에는 SnSe을 추가로 공급해줌으로써 Sn의 양이 충분해지고 또 이로 인해 ZnSe과 같은 이차상들의 생성을 감소시키고, 계면접착력을 강화시킬 수 있었다.

실험예 2 : SEM 측정 결과

도 5는 SEM 측정 결과로서, "No supply"와 본 발명의 SnSex를 외부로부터 공급하여 제조한 CZTSe 전구체층의 Se층의 두께에 따른 측정 결과로서, 본 발명의 방법으로 제조한 CZTSe 박막 광흡수층에서는 Mo과 CZTSe 박막층 사이에 박리가 적고 접착이 잘 되어 있음을 확인할 수 있었다.

이처럼 이차상의 생성이 감소함과 동시에 충분한 Sn 공급으로 Mo와 CZTSe사이의 접착력이 개선되는 효과를 볼 수 있었고, CZTSe 그레인(grain)이 잘 형성되었음을 확인할 수 있었다.