本発明は、半導体素子を搭載するために用いられる配線基板に関するものである。

従来、半導体素子を搭載するために用いられる多層構造の配線基板として、図6に示す配線基板200が知られている。配線基板200は、コア絶縁層21およびコア配線導体22を有するコア基板23の上下面に、ビルドアップ絶縁層24とビルドアップ配線導体25とを交互に積層したビルドアップ部26を形成して成る。配線基板200における上面側のビルドアップ部26の上面中央部は、半導体素子Sが搭載される搭載部200Aを形成している。また、下面側のビルドアップ部26の下面は、外部の電気回路基板と接続するための外部接続面を形成している。

このような配線基板200におけるコア基板23は、表面に銅箔から成るコア配線導体22が埋入された複数のコア絶縁層21が積層されて成る。各コア絶縁層21には、上下のコア配線導体22間に多数の貫通孔21Vが形成されている。貫通孔21V内には貫通導体27が充填されている。コア絶縁層21を挟んで上下に位置するコア配線導体22同士は、貫通導体27を介して電気的に接続されている。コア絶縁層21は、例えばガラスクロスに未硬化の熱硬化性樹脂成分を含浸させたプリプレグを熱硬化させた電気絶縁材料から成る。貫通導体27は、金属粉末と未硬化の熱硬化性樹脂成分とを含む導体ペーストを熱硬化させた導電性材料から成る。

ビルドアップ絶縁層24は、例えば熱硬化性樹脂に無機絶縁フィラーを含有させた電気絶縁材料から成る。各ビルドアップ絶縁層24には、複数のビアホール24Vが形成されている。各ビルドアップ絶縁層24の表面およびビアホール24V内には、銅めっきから成るビルドアップ配線導体25が被着形成されている。

さらに、ビルドアップ部26の表面には、ソルダーレジスト層28が被着されている。ソルダーレジスト層28は、搭載部200Aおよび外部接続面のビルドアップ配線導体25の一部を露出させる開口部を有している。搭載部200Aにおいて露出したビルドアップ配線導体25は多数の半導体素子接続パッド29を形成している。外部接続面において露出したビルドアップ配線導体25は外部接続パッド30を形成している。

そして、この配線基板200によれば、半導体素子Sの電極を半導体素子接続パッド29に半田バンプBを介して接続することにより半導体素子Sが搭載されることとなる。

ここで、この配線基板200の製造方法を図7および図8を基に説明する。先ず、図7(a)に示すように、コア絶縁層21用の未硬化のプリプレグ21Pを準備する。プリプレグ21Pは、ガラスクロスに未硬化の熱硬化性樹脂成分を含浸させたものである。

次に、図7(b)に示すように、プリプレグ21Pに貫通孔21Vを形成する。貫通孔21Vはレーザ加工により形成される。

次に、図7(c)に示すように、プリプレグ21Pの貫通孔21V内に貫通導体27用の導体ペースト27Pを充填する。導体ペースト27Pは、プリプレグ21Pの熱硬化性樹脂成分の一部を取り込んで熱硬化する樹脂成分と金属粉末とを含有している。

次に、図8(d)に示すように、各プリプレグ21Pの表面に銅箔から成るコア配線導体22を転写法により埋入する。このとき、コア配線導体22を導体ペースト27Pに接するように埋入させる。

次に、図8(e)に示すように、コア配線導体22が転写されたプリプレグ21P同士を上下に積層して未硬化積層体23Pを形成する。

次に、未硬化積層体23Pを上下から加熱加圧してプリプレグ21Pおよび導体ペースト27Pを熱硬化させる。このとき、図8(f)に示すように、プリプレグ21P中の熱硬化性樹脂成分の一部が貫通孔21V内に滲出して導体ペースト27Pの樹脂成分と反応して導体ペースト27Pが熱硬化する。これによりプリプレグ21Pが熱硬化して形成されたコア絶縁層21を挟んで上下に位置するコア配線導体22同士を導体ペースト27Pが熱硬化して形成された貫通導体27により接続して成るコア基板23が得られる。

ところが、このようにして形成されたコア基板23においては、搭載部200Aに対応する領域の上下面が大きく凹んでしまう現象が発生する。この現象は、搭載部200Aに対応する領域に、多数の半導体素子接続パッド29と電気的に接続するために、極めて多数の貫通導体27が極めて高密度に配設されることに起因する。極めて多数の貫通導体27が極めて高密度に配設されている領域では、プリプレグ21Pおよび導体ペースト27Pを熱硬化させる際に、プリプレグ21P中の熱硬化性樹脂成分の一部が、高密度で形成された多数の貫通孔21V内に高い比率で滲出してしまい、その領域におけるプリプレグ21P中の熱硬化性樹脂成分が大きく減少するために凹みが生じるのである。

そして、コア基板23の上下面に常法によりビルドアップ部26およびソルダーレジスト層28を形成することにより図6に示す配線基板200が完成する。しかしながら、搭載部200Aに対応するコア基板23の上下面に凹みが発生すると、コア基板23上に形成されたビルドアップ部26の搭載部200Aにおいても、コア基板23の凹みに倣った凹みが発生する。

その結果、図9に示すように、半導体素子Sの電極と半導体素子接続パッド29とを半田バンプBを介して接続することにより半導体素子Sを搭載すると、搭載部200Aの外周角部における半導体素子接続パッド29に接続する半田バンプBが大きく潰れてしまい、隣接する半田バンプB間で電気的な短絡が発生し、搭載する半導体素子Sを正常に作動させることができないという問題があった。

特開2003−258436号公報

本発明の課題は、半導体素子が搭載される搭載部における凹みが小さく、それにより半導体素子を半田バンプを介して搭載した場合に半田バンプ間に電気的な短絡の発生しない配線基板を提供することを課題とする。

本発明の配線基板は、熱硬化性樹脂成分を含有しており、上面から下面にかけて複数の貫通孔を有するとともに該貫通孔内に、前記熱硬化性樹脂成分の一部を取り込んで熱硬化する導体ペーストが充填された未硬化のプリプレグと、該プリプレグの表面に前記導体ペーストと接続するように埋入された銅箔から成るコア配線導体とを交互に複数層積層するとともに前記プリプレグおよび前記導体ペーストを熱硬化させて形成したコア基板の上下面に、熱硬化性樹脂から成るビルドアップ絶縁層とめっき導体から成るビルドアップ配線導体とを交互に積層したビルドアップ部を形成して成り、上面側の前記ビルドアップ部の上面中央部に半導体素子が搭載される搭載部を有するとともに、該搭載部に前記半導体素子の電極と半田バンプを介して接続される多数の半導体素子接続パッドが配列されており、前記貫通孔が、前記コア基板における前記搭載部に対応する中央領域において、その外側の領域よりも高密度で形成されて成る配線基板であって、前記コア配線導体は、その面積占有率が前記中央領域で大きく、それよりも外周領域で小さくなっていることを特徴とするものである。

本発明の配線基板によれば、コア基板の中央領域においては、貫通孔が高密度で形成されていることから、コア基板の熱硬化性樹脂成分が高い比率で貫通孔内に滲出して、その分の厚みが薄くなる。他方、コア基板の外周領域においては、コア配線導体の面積占有率が小さくなっている。そのため、コア基板を形成する際にプリプレグおよび導体ペーストを熱硬化させると、コア基板の外周領域においては、中央領域より多くの熱硬化性樹脂成分が配線導体のパターン同士の間に入り込んで、その分の厚みが薄くなる。これにより、コア基板の中央領域の厚みが薄くなると同時に外周領域も薄くすることができる。したがって、コア基板の上下面の凹みが緩和され、その上に形成されたビルドアップ部における搭載部の凹みも小さいものとなる。その結果、半導体素子を半田バンプを介して搭載した場合に半田バンプ間に電気的な短絡の発生しない配線基板を提供することが可能となる。

図1は、本発明の配線基板の実施形態の一例を示す概略断面図である。

図2(a)〜(c)は、図1に示す配線基板の製造方法を説明するための工程毎の概略断面図である。

図3(d)〜(f)は、図1に示す配線基板の製造方法を説明するための工程毎の概略断面図である。

図4(a),(b)は、図1に示す配線基板の要部拡大平面図である。

図5は、図1に示す配線基板に半導体素子を搭載した状態を示す概略断面図である。

図6は、従来の配線基板を示す概略断面図である。

図7(a)〜(c)は、従来の配線基板の製造方法を説明するための工程毎の概略断面図である。

図8(d)〜(f)は、従来の配線基板の製造方法を説明するための工程毎の概略断面図である。

図9は、図6に示す従来の配線基板に半導体素子を搭載した状態を示す概略断面図である。

次に、本発明の配線基板について添付の図面を基に説明する。図1は、本発明の配線基板の実施形態の一例を示す概略断面図である。図1に示すように、本例の配線基板100は、コア絶縁層1およびコア配線導体2を有するコア基板3の上下面に、ビルドアップ絶縁層4とビルドアップ配線導体5とを交互に積層したビルドアップ部6を形成して成る。配線基板100における上面側のビルドアップ部6の上面中央部は、半導体素子Sが搭載される搭載部100Aを形成している。また、下面側のビルドアップ部6の下面は、外部の電気回路基板と接続するための外部接続面を形成している。

コア基板3は、表面にコア配線導体2が埋入された複数のコア絶縁層1が積層されて成る。コア絶縁層1は、例えばガラスクロスに熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。コア絶縁層1の厚みは、100〜200μm程度である。コア配線導体2は、銅箔から成る。コア配線導体2の厚みは、5〜15μm程度である。各コア絶縁層1には、上下のコア配線導体2間に多数の貫通孔1Vが形成されている。貫通孔1Vの直径は80〜150μm程度である。貫通孔1V内には貫通導体7が充填されている。貫通導体7により上下のコア配線導体2同士が電気的に接続されている。貫通導体7は、金属粉末と熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂成分とを含む導電性材料から成る。

ところで、貫通孔1Vは、搭載部100Aに対応するコア基板3の中央領域において、その外側の領域よりも高密度で形成されている。具体的には搭載部100Aに対応するコア基板3の中央領域においては、200〜300μmの配列ピッチであり、その外側の領域では500〜1000μmの配列ピッチである。これは搭載部100Aに格子状に配列された後述する半導体素子接続パッド9に電気的に接続するために、多数の貫通導体7を搭載部100Aの下に高密度に設ける必要があるためである。

ビルドアップ絶縁層4は、例えばエポキシ樹脂に酸化珪素粉末等の無機絶縁フィラーを含有させた電気絶縁材料から成る。ビルドアップ絶縁層4の厚みは20〜40μm程度である。ビルドアップ絶縁層4は、多数のビアホール4Vを備えている。ビアホール4Vの直径は、30〜80μm程度である。

ビルドアップ配線導体5は、ビルドアップ絶縁層4の表面およびビアホール4V内に被着されている。ビルドアップ配線導体5は、銅めっきから成る。ビルドアップ配線導体5の厚みは、5〜20μm程度である。

さらに、最表層のビルドアップ絶縁層4およびビルドアップ配線導体5上には、ソルダーレジスト層8が被着されている。ソルダーレジスト層8は、アクリル変性エポキシ樹脂等の感光性熱硬化性樹脂から成る。ソルダーレジスト層8の厚みは20〜40μm程度である。上面側のソルダーレジスト層8は、搭載部100Aにおいてビルドアップ配線導体5の一部を多数の半導体素子接続パッド9として露出させる開口部を有している。開口部から露出する半導体素子接続パッド9の直径は、50〜100μm程度である。半導体素子接続パッド9は、数百〜数千個が100〜200μmの配列ピッチで格子状に配列されている。下面側のソルダーレジスト層8は、外部接続面においてビルドアップ配線導体5の一部を外部接続パッド10として露出させる開口部を有している。開口部から露出する外部接続パッド10の直径は、500〜1000μm程度である。外部接続パッド10は、数百〜数千個が1000〜2000μmの配列ピッチで格子状に配列されている。

そして、この配線基板100によれば、半導体素子Sの電極を半導体素子接続パッド9に半田バンプBを介して接続するとともに外部接続パッド10を外部の回路基板の配線導体に図示しない半田ボールを介して接続することにより、搭載する半導体素子Sが外部の電気回路に電気的に接続されることとなる。

ここで、この配線基板100の製造方法を図2〜図4を基に説明する。まず、図2(a)に示すように、コア絶縁層1用の未硬化のプリプレグ1Pを複数準備する。プリプレグ1Pは、例えばガラスクロスにポリフェニレンエーテル樹脂とトリアリルイソシアヌレートとを含有する未硬化の熱硬化性樹脂成分を含浸させたものである。

次に、図2(b)に示すように、プリプレグ1Pに貫通孔1Vを形成する。貫通孔1Vはレーザ加工により形成される。

次に、図2(c)に示すように、貫通孔1V内に、貫通導体7用の導体ペースト7Pを充填する。貫通導体7用の導体ペースト7Pは、例えばトリアリルイソシアヌレート等の樹脂成分と銀コート銅粉末および錫−銀−ビスマス−銅合金粉末とを含有している。この導体ペースト7Pの樹脂成分は、プリプレグ1Pの熱硬化性樹脂成分の一部を取り込んで熱硬化する。導体ペースト7Pの充填には、スクリーン印刷法を用いる。

次に、図3(d)に示すように、各プリプレグ1Pの表面に銅箔から成るコア配線導体2を埋入する。コア配線導体2の埋入は、例えばポリエチレンテレフタレートから成る支持フィルム上に所定パターンにエッチングされたコア配線導体2が剥離可能な状態で保持された転写シートを準備するとともに、この転写シートをコア配線導体2がプリプレグ1P側となるようにしてプリプレグ1Pの主面に積層した状態でそれらを上下からプレスしてコア配線導体2をプリプレグ1Pに埋入させた後、支持フィルムを剥離する方法が採用される。このとき、コア配線導体2が貫通孔1V内の導体ペースト7Pに接するように埋入させる。

ところで、本例の配線基板100においては、コア配線導体2は、その面積占有率が搭載部100Aに対応するコア基板3の中央領域で大きく、外周領域で小さくなっている。例えば、各層のコア配線導体2は、コア基板3の中央領域では図4(a)に示すように、グランドや電源用のベタパターンにガス抜き用として形成される開口部2aの開口径を小さいものとし、外周領域では図4(b)に示すように、ベタパターンに設けられる開口部2aの開口径を大きなものとする。具体的には、開口部2aの配列ピッチが例えば500μmである場合、コア基板3の中央領域では、開口部2aの1辺の長さを100〜200μm程度とし、外周領域では、開口部2aの1辺の長さを300〜400μm程度にする。これにより、コア基板3におけるコア配線導体2の面積占有率を中央領域で大きく、外周領域で小さくすることができる。

次に、3(e)に示すように、コア配線導体2が埋入された各プリプレグ1Pを上下に積層して未硬化積層体3Pを形成する。積層には、一括積層法または逐次積層法のいずれを用いてもよい。

次に、未硬化積層体3Pを上下から加熱加圧してプリプレグ1Pおよび導体ペースト7Pを熱硬化させる。このとき、図3(f)に示すように、プリプレグ1P中の熱硬化性樹脂成分の一部が貫通孔1V内に滲出して導体ペースト7Pの樹脂成分と反応して導体ペースト7Pが熱硬化する。これによりプリプレグ1Pが熱硬化して形成されたコア絶縁層1を挟んで上下に位置するコア配線導体2同士を導体ペースト7Pが熱硬化して形成された貫通導体7により接続して成るコア基板3が得られる。

このとき、コア基板3は、貫通孔1Vが高密度で配設された中央領域の厚みが減少する。これは、貫通導体7が高密度に配設されているコア基板3の中央領域では、プリプレグ1Pおよび導体ペースト7Pを熱硬化させる際に、プリプレグ1P中の熱硬化性樹脂成分の一部が、高密度で形成された多数の貫通孔1V内に高い比率で滲出してしまい、その領域におけるプリプレグ1P中の熱硬化性樹脂成分が大きく減少するために生じる。

またこのとき、コア基板3の外周部の厚みも同時に減少する。これは、上述したようにコア基板3の外周部においては、コア配線導体2の面積占有率が低いものとなっていることら、その分、多くの熱硬化性樹脂成分が配線導体2のパターン同士の間に入りこむために生じる。このように、コア基板の中央部のみならず外周部も同時に厚みが減少するので、コア基板3の上下面に発生する凹みが緩和される。

最後に、コア基板3の上下面に常法によりビルドアップ部6およびソルダーレジスト層8を形成することにより図1に示す配線基板100が完成する。このとき、コア基板3の上面側では、コア基板3を形成する際に発生する凹みが緩和されているので、その上に形成されたビルドアップ部6における凹みも小さなものとなる。したがって、図5に示すように、半導体素子Sを半田バンプBを介して搭載した場合に、半田バンプB間に電気的な短絡の発生しない配線基板100を提供することができる。

1・・・・コア絶縁層 1A・・・貫通孔 2・・・・コア配線導体 3・・・・コア基板 4・・・・ビルドアップ絶縁層 5・・・・ビルドアップ配線導体 6・・・・ビルドアップ部 7・・・・貫通導体 9・・・・半導体素子接続パッド 100・・・・配線基板