专利汇可以提供Back annotation device专利检索,专利查询,专利分析的服务。并且PURPOSE:To generate a delay value table corresponding to other model than an inverter model, as well by generating a separate gate delay value table corresponding to transistor size, the load capacity, a load resistance value, etc. CONSTITUTION:A circuit simulation executing means 13 executes a circuit simulation at every gate by various gate models 12 such as an inverter, a NAND gate, etc., and by a delay value extracting condition set by a delay value extracting condition setting means 1, obtains a result 3 of circuit simulation, and gives it to a separate gate delay value table generating means 14. The separate gate delay value table generating means 14 discriminates a delay value at every gate in each separate gate by the given result 3 of circuit simulation, and also, generates a separate gate delay value table 15 corresponding to transistor size, the load capacity, a load resistance value and a process, a voltage, and a temperature condition. Moreover, by adding a conforming delay value, a logical simulation use net list 10 is generated.,下面是Back annotation device专利的具体信息内容。
【0001】
【産業上の利用分野】この発明は、半導体集積回路のレイアウトパターンの情報に基づいて、論理シミュレーション用遅延値を生成し、詳細遅延論理シミュレーションを行うバックアノテーション装置に関するものである。
【0002】
【従来の技術】図7は従来のバックアノテーション装置を示すブロック図である。 1はトランジスタサイズ、負荷容量、負荷抵抗値、及びプロセス電圧、温度等の回路シミュレーションを実行するための遅延値抽出条件を設定する遅延値抽出条件設定手段である。 2はその遅延値抽出条件に基づいてインバータモデルの回路シミュレーションを実行する回路シミュレーション実行部であり、
3はその回路シミュレーション結果である。 4はこのシミュレーション結果3よりインバータモデル遅延値テーブルを生成する遅延値テーブル生成手段であり、5はそれによって生成されたインバータモデル遅延値テーブルである。 6は半導体集積回路のレイアウトパターンであり、7はそのレイアウトパターン6より素子の接続情報等を抽出するレイアウト情報抽出手段、8は抽出された素子の接続情報等が記述されたレイアウト情報である。
9は前記レイアウト情報8をもとに、インバータモデル遅延値テーブル5からの遅延値を付加して論理シミュレーション用ネットリストを生成するネットリスト生成手段、10は生成された論理シミュレーション用ネットリストであり、11はその論理シミュレーション用ネットリスト10を用いて論理シミュレーションを実行する論理シミュレーション実行手段である。
【0003】また、図8は従来のバックアノテーション装置において生成されるインバータモデル遅延値テーブル5の一例を示す説明図であり、図示のようにインバータ内のPチャネルトランジスタかNチャネルトランジスタのどちらか一方がオンする時の遅延値がトランジスタサイズ、負荷容量値に対応して記述されている。
【0004】次に動作について説明する。 まず、人手によって遅延値抽出条件設定手段1に、トランジスタサイズ、負荷容量、負荷抵抗値、及びプロセス、電圧温度等の回路シミュレーションを実行するため遅延値抽出条件を設定する。 この遅延値抽出条件は回路シミュレーション実行手段2に与えられ、回路シミュレーション実行手段2はこの遅延値抽出条件によりインバータモデルの回路シミュレーションを実行する。 それによって得られた回路シミュレーション結果3は遅延値テーブル生成手段4に与えられ、遅延値テーブル生成手段4は、インバータ内のPチャネルトランジスタかNチャネルトランジスタのいずれか一方がオンする場合の遅延値を負荷容量に対応させたインバータモデル遅延値テーブル5を生成する。 一方、レイアウト情報抽出手段7にはレイアウトパターン6が与えられ、レイアウト情報抽出手段7はそれに基づいて、レイアウトパターン6内の素子の接続情報等を記述したレイアウト情報8を生成する。 このレイアウト情報8は前述のインバータモデル遅延値テーブル5
とともにネットリスト生成手段9に与えられる。 ネットリスト生成手段9はレイアウト情報8内のゲートに、インバータモデル遅延値テーブル5内に記述されている遅延値を付加して論理シミュレーション用ネットリスト1
0を生成する。 この論理シミュレーション用ネットリスト10は論理シミュレーション実行手段11に与えられ、論理シミュレーション実行手段11はその論理シミュレーション用ネットリスト10をもとに論理シミュレーションを実行する。
【0005】
【発明が解決しようとする課題】従来のバックアノテーション装置は以上のように構成されているので、トランジスタサイズ、負荷容量、負荷抵抗値及び、プロセス、
電圧、温度条件等に対する遅延値を求めるための回路シミュレーションはインバータモデルについてしか行われておらず、生成されるインバータモデル遅延値テーブル5には、インバータ内のPチャネルトランジスタあるいはNチャネルトランジスタのどちらか一方が動作した時の遅延値しか記述されず、したがってインバータモデル遅延値テーブル5を参照して論理シミュレーション用ネットリスト10を生成する場合、この論理シミュレーション用ネットリスト10内のインバータ以外のゲート、
例えばNANDゲート等においては、より詳細な遅延値を付加することができないという問題があった。
【0006】この発明は、上記のような問題点を解決するためになされたもので、インバータモデル以外のモデルにも対応した遅延値テーブルを生成し、より精度の高い詳細遅延論理シミュレーションを行うことのできる、
バックアノテーション装置を得ることを目的とする。
【0007】
【課題を解決するための手段】請求項1に記載の発明に係るバックアノテーション装置は、インバータやナンドゲートなどの各種ゲートのゲートモデルと、遅延値抽出条件設定手段に設定された遅延値抽出条件より、各ゲート毎の回路シミュレーションを実行する回路シミュレーション実行手段、その回路シミュレーション結果をもとに各ゲート毎にトランジスタサイズ、負荷容量、負荷抵抗値等に対応するゲート別遅延値テーブルを生成する遅延値テーブル生成手段、及び、レイアウト情報抽出手段にて抽出されたレイアウト情報と、このゲート別遅延値テーブルより論理シミュレーション用ネットリストを生成するネットリスト生成手段を設けたものである。
【0008】また、請求項2に記載の発明に係るバックアノテーション装置は、前記回路シミュレーション実行手段に、各ゲートの入力信号の変化の全パターンについて回路シミュレーションを実行する機能を、遅延値テーブル生成手段に、その回路シミュレーション結果をもとにゲート・入力信号変化別遅延値テーブルを生成する機能を、さらにネットリスト生成手段に、このゲート・入力信号変化別遅延値テーブルとゲート・入力信号変化別論理シミュレーションモデルをもとに、各ゲートとその入力信号変化に対応した論理シミュレーション用ネットリストを生成する機能を持たせたものである。
【0009】また、請求項3に記載の発明に係るバックアノテーション装置は、ネットリスト生成手段に、ゲート・入力信号変化別論理シミュレーションモデルを自動生成する機能を持たせたものである。
【0010】また、請求項4に記載の発明に係るバックアノテーション装置は、遅延値抽出条件設定手段に、レイアウト情報を検索して遅延値抽出条件の自動設定を行う機能を持たせたものである。
【0011】
【作用】請求項1に記載の発明における遅延値テーブル生成手段は、各ゲートモデルと遅延値抽出条件に基づいて実行された回路シミュレーション結果をもとに、遅延値が各ゲート毎に区別され、かつ、トランジスタサイズ、負荷容量、負荷抵抗値等に対応したゲート別遅延値テーブルを生成することにより、インバータモデル以外のモデルにも対応した遅延値テーブルの作成を可能とし、より精度の高い詳細遅延論理シミュレーションが行えるバックアノテーション装置を実現する。
【0012】また、請求項2に記載の発明におけるネットリスト生成手段は、各ゲートの入力信号の変化の全てのパターンについて実行された回路シミュレーションの回路シミュレーション結果をもとに作成されたゲート・
入力信号変化別遅延値テーブルゲート・入力信号変化別遅延値テーブルと、ゲート・入力信号変化別論理シミュレーションモデルをもとに、各ゲートとその入力信号変化に対応した論理シミュレーション用ネットリストを生成することにより、さらに、各ゲートへの入力信号の変化も考慮した詳細な遅延値の付加を可能とする。
【0013】また、請求項3に記載の発明におけるネットリスト生成手段は、ゲート・入力信号変化別論理シミュレーションモデルの生成を自動的に行うことにより、
ゲート・入力信号変化別論のシミュレーションモデルを集合体として別に設けることを不要とする。
【0014】また、請求項4に記載の発明における遅延値抽出条件設計手段は、レイアウト情報を検索して遅延値抽出条件を自動的に設定することにより、人手による遅延値抽出条件の設定を不要とする。
【0015】
実施例1. 以下、この発明の実施例1を図について説明する。 図1は請求項1に記載した発明の一実施例を示すブロック図である。 図において、1は遅延値抽出条件設定手段、3は回路シミュレーション結果、6はレイアウトパターン、7はレイアウト情報抽出手段、8はレイアウト情報、10は論理シミュレーション用ネットリスト、11は論理シミュレーション実行手段であり、図7
に同一符号を付した従来のそれらと同一、あるいは、相当部分であるため詳細な説明は省略する。 また、12はインバータ、ナンドゲート等の回路シミュレーションを実行するための各種ゲートのゲートモデルであり、13
はこのゲートモデル12と遅延値抽出条件設定手段1に設定された遅延値抽出条件をもとに、各ゲートごとに回路シミュレーションを実行する回路シミュレーション実行手段である。 14はこの回路シミュレーション実行手段13の回路シミュレーションにて得られた回路シミュレーション結果3をもとに、各ゲート毎にトランジスタサイズ、負荷容量、負荷抵抗値に対応したゲート別遅延値テーブルを生成する遅延値テーブル生成手段であり、
15は生成されたゲート別遅延値テーブルである。 16
は前記レイアウト情報8をもとに、このゲート別遅延値テーブル15からの遅延値を付加して、各ゲートに対応した論理シミュレーション用ネットリスト10を生成するネットリスト生成手段である。
【0016】また、図2は前記遅延値テーブル生成手段14によって生成されるゲート別遅延値テーブル15の一例を示す説明図である。 各ゲート毎の遅延値が、トランジスタサイズ、負荷容量、負荷抵抗値及び、プロセス、電圧、温度等の条件に対応して記述されている。
【0017】次に動作について説明する。 従来の場合と同様に、遅延値抽出条件設定手段1より人手によってまず回路シミュレーションを実行するための、トランジスタサイズ、負荷容量、負荷抵抗値、及びプロセス、電圧、温度等の遅延値抽出条件を設定する。 次に回路シミュレーション実行手段13は、インバータ、ナンドゲート等の種々のゲートモデル12と、前記遅延値抽出条件設定手段1で設定された遅延値抽出条件により、インバータ、ナンドゲート等の各ゲート毎の回路シミュレーションを実行し、回路シミュレーション結果3を得て、それをゲート別遅延値テーブル生成手段14に与える。 ゲート別遅延値テーブル生成手段14は与えられた回路シミュレーション結果3より、インバータ、ナンドゲート等の各ゲート毎の遅延値を各ゲート別に区別し、さらに、トランジスタサイズ、負荷容量、負荷抵抗値及び、
プロセス、電圧、温度条件等に対応した、図2に示すゲート別遅延値テーブル15を生成する。 一方、レイアウト情報抽出手段7は従来の場合と同様に、レイアウトパターン6より素子の接続情報を抽出し、素子の接続情報と負荷容量、負荷抵抗値等を記述したレイアウト情報8
を生成する。 ネットリスト生成手段9は、このレイアウト情報8に存在する種々のゲートに、前述のゲート別遅延値テーブル15に記述されている種々のゲートの中から合致する遅延値を付加することによって論理シミュレーション用ネットリスト10を生成する。 論理シミュレーション実行手段11は種々のゲートに合致した遅延値が付加された論理シミュレーション用ネットリスト10
を実行して、詳細遅延による論理シミュレーションを行う。
【0018】実施例2. 次に、この発明の実施例2を図について説明する。 図3は請求項2に記載した発明の一実施例を示すブロック図で、図1と同一の部分には同一符号を付してその説明を省略する。 図において、17は遅延値抽出条件設定手段1にて設定された遅延値抽出条件と各ゲートのゲートモデル12をもとに、各ゲート毎の回路シミュレーションを当該ゲートへの入力信号の変化の全てのパターンについて実行する回路シミュレーション実行手段である。 18はこの回路シミュレーション実行手段17からの回路シミュレーション結果3をもとに、各ゲートについてその入力信号の変化別にトランジスタサイズ、負荷容量、負荷抵抗値等に対応したゲート・入力信号変化別遅延値テーブルを生成する遅延値テーブル生成手段であり、19は生成されたゲート・入力信号変化別遅延値テーブルである。 20はゲート・入力信号変化別論理シミュレーションモデルであり、各ゲートの入力信号の変化を考慮したモデルの集合体である。 2
1はレイアウト情報8をもとに、このゲート・入力信号変化別論理シミュレーションモデル20より、ゲート・
入力信号変化別遅延値テーブル19からの遅延値を付加して、各ゲート・入力信号変化に対応した論理シミュレーション用ネットリストを生成するネットリスト生成手段である。
【0019】また、図4は前記遅延値テーブル生成手段18にて生成されるゲート・入力信号変化別遅延値テーブル19の一例を示す説明図であり、各ゲート毎の遅延値がその入力信号変化の全パターンについても区別されて、トランジスタサイズ、負荷容量、負荷抵抗値、及び、プロセス、電圧、温度等の条件に対応して記述されている。
【0020】次に動作について説明する。 回路シミュレーション実行手段17は、ゲートモデル12と遅延値抽出条件設定手段1で設定された遅延値抽出条件により、
各ゲート毎の回路シミュレーションを、そのゲートへの入力信号の変化のすべてのパターンについて行い、回路シミュレーション結果3を得て、それをゲート・入力信号変化別遅延値テーブル生成手段18に与える。 ゲート・入力信号変化別遅延値テーブル生成手段18は与えられた回路シミュレーション結果3より、各ゲートの遅延値が各ゲートの入力信号変化によって区別され、かつ、
トランジスタサイズ、負荷容量、負荷抵抗値、及び、プロセス、電圧、温度条件等に対応した図4に示すゲート・入力信号変化別遅延値テーブル19を生成する。 一方、ネットリスト生成手段21には、入力信号の変化を考慮したゲート・入力信号変化別論理シミュレーションモデル20が集合体として別途与えられている。 ネットリスト生成手段21は、レイアウトパターン6より抽出した素子の接続情報及び、負荷容量、負荷抵抗値等が記述されたレイアウト情報8を得て、これに前記ゲート入力信号変化別論理シミュレーションモデル20をもとにその接続情報を変換し、前記ゲート・入力信号変化別遅延値テーブル19から各ゲート・入力信号変化に合致する遅延値を付加することにより、論理シミュレーション用ネットリスト10を生成する。 論理シミュレーション実行手段11はこの各ゲートへの入力信号変化も考慮した遅延値が付加された論理シミュレーション用ネットリスト10をもとに、詳細遅延による論理シミュレーションを行う。
【0021】実施例3. なお、上記実施例2では、ゲート・入力信号変化別論理シミュレーションモデル20を集合体として別に設ける場合について述べたが、ネットリスト生成手段にて自動生成するようにしてもよい。 図5は請求項3に記載したそのような発明の一実施例を示すブロック図で、実施例2と同一、もしくは相当部分には図3と同一符号を付して説明の重複を避けている。 図において、22はゲート・入力信号変化別論理シミュレーションモデルを内部で自動的に生成する点で、図3に符号21を付したものとは異なるネットリスト生成手段である。 このように、ネットリスト生成手段22の内部でゲート・入力信号変化別論理シミュレーションモデルを自動生成することにより、ゲート・入力信号変化別論理シミュレーションモデルを集合体として別に設ける必要がなくなる。
【0022】実施例4. また、上記各実施例では、遅延値抽出条件設定手段1より人手で、トランジスタサイズ、負荷容量、負荷抵抗値、及び、プロセス、電圧、温度等の遅延値抽出条件を設定するものを示したが、レイアウト情報8より検索・設定するようにしてもよい。 図6は請求項4に記載したそのような発明の一実施例を示すブロック図であり、図1と同一、あるいは相当部分には同一符号を付してその説明を省略する。 図1において、23はレイアウト情報抽出手段7がレイアウトパターン6より抽出したレイアウト情報8の検索を行って、
遅延値抽出条件を自動的に設定する点で、図1に符号1
を付したものとは異なった遅延値抽出条件設定手段である。 このように、遅延値抽出条件設定手段23でレイアウト情報8を検索することによって自動的に遅延値抽出条件を設定することにより、遅延値抽出条件を人手によって設定する必要がなくなる。 なお、この場合、遅延値抽出条件設定手段23を回路シミュレーション実行手段13が内蔵する構成をとってもよい。
【0023】
【発明の効果】以上のように、請求項1に記載の発明によれば、ゲートモデルと遅延値抽出条件に基づく回路シミュレーション結果より、遅延値が各ゲート毎に区別され、かつ、トランジスタサイズ、負荷容量、負荷抵抗値等に対応したゲート別遅延値テーブルを生成するように構成したので、インバータモデル以外のモデルにも対応した遅延値テーブルを作成することが可能となり、この遅延値テーブルを用いればネットリスト内の種々のゲートにより詳細な遅延値を付加することができ、精度の高い論理シミュレーションが実行できるバックアノテーション装置が得られる効果がある。
【0024】また、請求項2に記載の発明によれば、各ゲートの入力信号の変化の全てのパターンについて回路シミュレーションを実行し、その回路シミュレーション結果をもとに作成したゲート・入力信号変化別遅延値テーブルと、ゲート・入力信号変化別論理シミュレーションモデルをもとに、各ゲート毎の入力信号変化に対応した論理シミュレーション用ネットリストを生成するように構成したので、さらに、各ゲートへの入力信号の変化も考慮した、より詳細な遅延値に基づく論理シミュレーションが可能となる効果がある。
【0025】また、請求項3に記載の発明によれば、ゲート・入力信号変化別論理シミュレーションモデルを、
ネットリスト生成手段にて自動的に生成するように構成したので、ゲート・入力信号変化別論理シミュレーションモデルを集合体として別に設けておく必要がなくなる効果がある。
【0026】また、請求項4に記載の発明によれば、レイアウト情報の検索によって遅延値抽出条件を自動的に設定するように構成したので、遅延値抽出条件をいちいち入手によって設定する必要がなくなる効果がある。
【図1】この発明の実施例1を示すブロック図である。
【図2】上記実施例におけるゲート別遅延値テーブルを示す説明図である。
【図3】この発明の実施例2を示すブロック図である。
【図4】上記実施例におけるゲート・入力信号変化別遅延値テーブルを示す説明図である。
【図5】この発明の実施例3を示すブロック図である。
【図6】この発明の実施例4を示すブロック図である。
【図7】従来のバックアノテーション装置を示すブロック図である。
【図8】そのインバータモデル遅延値テーブルを示す説明図である。
1 遅延値抽出条件設定手段 3 回路シミュレーション結果 6 レイアウトパターン 7 レイアウト情報抽出手段 8 レイアウト情報 10 論理シミュレーション用ネットリスト 11 論理シミュレーション実行手段 12 ゲートモデル 13 回路シミュレーション実行手段 14 遅延値テーブル生成手段 15 ゲート別遅延値テーブル 16 ネットリスト生成手段 17 回路シミュレーション実行手段 18 ゲート・入力信号変化別遅延値テーブル生成手段 19 ゲート・入力信号変化別遅延値テーブル 20 ゲート・入力信号変化別論理シミュレーションモデル 21 ネットリスト生成手段 22 ネットリスト生成手段 23 遅延値抽出条件設定手段
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
风电场柔性直流接入系统及启动控制方法、装置 | 2020-05-08 | 636 |
一种针对光伏电站集中式逆变器的控制方法及系统 | 2020-05-13 | 634 |
一种利用FPGA生成SPWM波的方法及系统 | 2020-05-08 | 523 |
一种河流治理用室外水环境监测设备 | 2020-05-13 | 568 |
一种储能系统的蓄电池组串直流汇流及组串均衡管控装置 | 2020-05-12 | 18 |
基于效率最优的电动公交车用永磁同步电机转矩分配方法 | 2020-05-12 | 200 |
光伏电站汇流箱的检测系统和方法 | 2020-05-12 | 486 |
轨道交通电容储能器 | 2020-05-08 | 86 |
一种遮阳隔振变压器 | 2020-05-08 | 47 |
一种混合储能装置 | 2020-05-08 | 604 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。