技术领域
[0001] 本
发明涉及通信领域，具体而言，涉及一种雷击浪涌防护电路、方法、系统、存储介质及电子装置。
背景技术
[0002]
开关电源是通信电源系统的核心组成部分，为通信基站或通信机房的通信设备供电。随着技术发展，目前对通信用
开关电源的要求是要兼容交流与高压直流输入，其中，高压直流输入的
电压最高可在400V以上，这使得传统的交流防雷电路难以兼容高压直流的输入环境。
[0003] 图1是相关技术中的交、直流输入条件下的开关电源的雷击浪涌防护电路示意图，在图1中是以开关电源功率校正因数(Power Factor Correction，简称为PFC)主功率拓扑电路为例进行说明的，在实际应用中，主功率拓扑电路除了PFC主功率拓扑电路之外，还可以是其他类型的拓扑电路。其中，该电路所使用的压敏
电阻的工作电压比传统交流输入条件下的压敏电阻要高，这导致残压也要高得多。很高的残压，将对主功率拓扑电路的
母线电容和金属-
氧化物-
半导体(Metal Oxide Semiconductor，简称为MOS)管造成很大的电压应
力，这将会减少母线电容的寿命或损坏母线电容，更有可能损坏MOS管，因为MOS管的抗冲击能力比母线电容要弱得多。
[0004] 相关技术中的交、直流输入开关电源中，PFC主功率拓扑包括：有桥拓扑，无桥拓扑，图腾柱拓扑，组合变换拓扑等，在这些功率拓扑电路上，传统的防护方式需要增加防雷、防浪涌
二极管，在压敏电阻吸收大部分的雷击、浪涌
能量之后，通过防浪涌二极管将防护电路的残压导入到母线电容上，防止对主功率拓扑电路的冲击，造成主功率拓扑电路损坏，该防浪涌二极管可由一个或多个二极管实现。
[0005] 由上述描述可知，传统的交流输入下的雷击浪涌防护电路，在兼容交直输入环境下，会产生很高的残压，需要通过防雷、防浪涌二极管，将残压导入母线电容，此时需要足够大的母线电容才能够吸收很高的残压，从而减小残压在MOS管和母线电容上产生的电压
应力，提高开关电源的可靠性，但足够大的母线电容，需要占据较大的空间，成本也较高，通常难以执行。此外，传统的雷击浪涌防护电路，在交直流输入环境下，存在防护盲区，存在无法对开关电源提供充分防护的问题。
[0006] 针对相关技术中存在的上述问题，目前尚未提出有效的解决方案。
发明内容
[0007] 本发明
实施例提供了一种雷击浪涌防护电路、方法、系统、存储介质及电子装置，以解决相关技术中雷击浪涌防护电路残压较高，需要通过防雷、防浪涌二极管，将残压导入母线电容，此时需要足够大的母线电容才能够吸收很高的残压，从而减小残压在MOS管和母线电容上产生的电压应力，提高开关电源的可靠性，但足够大的母线电容，需要占据较大的空间，成本也较高，通常难以执行。此外，传统的雷击浪涌防护电路，在交直流输入环境下，存在防护盲区，存在无法对开关电源提供充分防护的问题。
[0008] 根据本发明的一个实施例，提供了一种雷击浪涌防护电路，包括：第一电路，所述第一电路的输入端与所述雷击浪涌防护电路的输入端连接，用于执行主功率拓扑电路的第一级雷击浪涌防护；第二电路，所述第二电路的输入端与所述第一电路的输出端连接，所述第二电路的输出端用于与所述主功率拓扑电路的输入端连接，所述第二电路用于执行所述主功率拓扑电路的第二级雷击浪涌防护；其中，所述第一电路和所述第二电路均包括压敏电阻和气体
放电管。
[0009] 根据本发明的一个实施例，提供了一种雷击浪涌防护方法，应用于上述所述的雷击浪涌防护电路中，所述雷击浪涌防护方法包括：利用所述第一电路对所述主功率拓扑电路执行所述第一级雷击浪涌防护；利用所述第二电路对所述主功率拓扑电路执行所述第二级雷击浪涌防护。
[0010] 根据本发明的一个实施例，提供了一种雷击浪涌防护系统，包括雷击浪涌防护装置和功率因数校正主功率拓扑电路，其中，所述雷击浪涌防护装置包括上述所述的雷击浪涌防护电路。
[0011] 根据本发明的又一个实施例，还提供了一种存储介质，所述存储介质中存储有
计算机程序，其中，所述计算机程序被设置为运行时执行上述方法实施例中的步骤。
[0012] 根据本发明的又一个实施例，还提供了一种电子装置，包括
存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述方法实施例中的步骤。
[0013] 通过本发明，由于在进行雷击浪涌防护时，是通过多级雷击浪涌防护电路的联合使用来降低残压，而各级雷击浪涌防护电路均是包括压敏电阻和
气体放电管的电路，从而无需再利用防雷、防浪涌二极管来将残压导入的母线电容上，从而可以去除防雷、防浪涌二极管，减小母线电容的容量，提高开关电源的功率
密度，节约成本，提高开关电源雷击浪涌防护可靠性的目的。
附图说明
[0014] 此处所说明的附图用来提供对本发明的进一步理解，构成本
申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0015] 图1是相关技术中的开关电源的防雷电路示意图；
[0016] 图2是根据本发明实施例的雷击浪涌防护电路示意图一；
[0017] 图3是根据本发明实施例的第一电路21的结构示意图；
[0018] 图4是根据本发明实施例的雷击浪涌防护电路示意图二；
[0019] 图5是根据本发明实施例的第二电路22的结构示意图一；
[0020] 图6是根据本发明实施例的第二电路22的结构示意图二；
[0021] 图7是根据本发明实施例的第二电路22的结构示意图三；
[0022] 图8是根据本发明实施例的第三电路23的结构示意图一；
[0023] 图9是根据本发明实施例的第三电路23的结构示意图二；
[0024] 图10是根据本发明实施例的整体拓扑图；
[0025] 图11是根据本发明实施例的雷击浪涌防护方法的
流程图。
具体实施方式
[0026] 下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0027] 需要说明的是，本发明的
说明书和
权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
[0028] 针对相关技术中存在的问题，在本发明实施例中提供了一种雷击浪涌防护电路，如图2所示，该电路包括第一电路21和第二电路22，其中，第一电路21的输入端与该雷击浪涌防护电路的输入端连接，用于执行主功率拓扑电路的第一级雷击浪涌防护；第二电路22的输入端与第一电路21的输出端连接，该第二电路22的输出端用于与上述主功率拓扑电路的输入端连接，该第二电路22用于执行主功率拓扑电路的第二级雷击浪涌防护，其中，上述第一电路21和第二电路22均包括压敏电阻和气体放电管。可选地，第一电路21的结构可以采用
现有技术中的电路结构，该第一电路21为第一级差、共模雷击、浪涌防护电路，且该电路位于输入端口，实现差、共模雷击、浪涌的防护。第一电路21具体结构可参见图3，该第一电路21是由压敏电阻和气体放电管组成的，各个模
块之间的连接关系可以参考图3，其中，各个元件的取值可以根据实际情况进行选取，并可在后续的使用过程中进行灵活调整，例如，附图3中的压敏电阻RV2和RV3
串联气体放电管FV1，分别实现L(V+)-PE，N(V-)-PE的共模防雷击、浪涌防护；其中，RV1为L(V+)--N(V-)之间的差模雷击、浪涌防护，差模电感L1作为退耦电圈使用。但是需要说明的是，L1包含但不限于差模电感，也可以使用共模电感替换。第二电路22为第二级差模雷击、浪涌防护电路，利用压敏电阻与气体放电管串联，实现差模雷击、浪涌防护。关于第二电路22的具体结构，在后续的实施例中会进行描述。
[0029] 通过上述实施例，由于在进行雷击浪涌防护时，是通过多级雷击浪涌防护电路的联合使用来降低残压，各级雷击浪涌防护电路均是包括压敏电阻和气体放电管的电路。无需再利用防雷、防浪涌二极管将残压导入母线电容上，也无需再利用大容量的母线电容来吸收残压，从而提高开关电源的功率密度、降低成本、提高开关电源雷击浪涌防护的可靠性。
[0030] 在一个可选的实施例中，上述雷击浪涌防护电路除了包括第一电路21和第二电路22之外，还包括第三电路23和主功率控制电路24，具体可参见图4，如图4所示，第三电路23的输入端与第二电路22的输出端连接，该第三电路23用于检测第二电路22的输出端的冲击电
信号；上述主功率控制电路24的输入端与第三电路23的输出端连接，该主功率控制电路
24的输出端用于与主功率拓扑电路连接，该主功率控制电路24用于根据上述冲击
电信号控制主功率拓扑电路中包括的金属-氧化物-半导体
场效应晶体管MOS管的驱动(例如，当冲击点信号过大时，关闭MOS管的驱动)。在本实施例中，当第三电路23检测到异常高压或者异常大
电流信号后，可以通过主功率控制电路24来直接关闭主功率拓扑电路的MOS管的驱动，从而进一步提高开关电源的雷击浪涌防护涌能力。在本实施例中，第三电路23和主功率控制电路24可以串入主功率拓扑电路中，实现对冲击电流或电压的检测以及实现MOS管驱动的控制。
[0031] 在一个可选的实施例中，上述雷击浪涌防护电路还包括第一电感和第二电感(具体可参见附图10中的电感L1和电感L2)，且该第一电感位于第一电路21和第二电路22之间，该第二电感位于第二电路22和主功率拓扑电路之间，其中，该第二电路22包括第一压敏电阻和第一气体放电管，其中，上述第一压敏电阻的第一端与第一电感和第二电感连接，第一气体放电管的第一端与第一压敏电阻的第二端连接，第一气体放电管的第二端与主功率拓扑电路的输入端连接。也就是说，第一压敏电阻和第一气体放电管之间是串联连接。
[0032] 下面结合附图对第二电路22的结构进行说明：
[0033] 首先需要说明的是，第二电路22中包括的第一气体放电管的数量为一个或多个，当第一气体放电管的数量为多个时，多个第一气体放电管串联使用。其中：
[0034] 当第二电路22仅包括一个气体放电管时，该第二电路22的结构可参考图5，其中，附图5中的RV4为第一压敏电阻，FV2为第一气体放电管，在图5中，RV4串联FV2用于降低第一电路21中RV1的残压，从而降低第二电路22后端连接的母线电容与MOS管的电压应力，提高开关电源雷击浪涌防护的可靠性。电感L2一方面可以作为电路的升压电感使用，另一方面可以作为RV4串联气体放电管FV2的退耦电感使用，该退耦电感，不仅限于升压电感，也可用差模电感、共模电感作为退耦；
[0035] 当第二电路22中包括两个气体放电管时，该第二电路22的结构可参考图6，其中，附图6中的RV4为第一压敏电阻，FV2和FV3为两个第一气体放电管，另外，需要说明的是，当第二电路22中包括多个气体放电管时，与第一压敏电阻非直连的第一气体放电管上均会分别并联一个第一电容，且各第一电容的一端与所述第一气体放电管连接，另一端与所述主功率拓扑电路的输入端连接；当第二电路22中包括更多个气体放电管时，该第二电路22的结构可参考图7，其中，附图7中的RV4为第一压敏电阻，FV2-FVn为该更多个气体放电管。也就是说，多个第一气体放电管之间串联连接构成气体放电管组，且该气体放电管组中除与第一压敏电阻连接的第一气体放电管之外，余下的第一气体放电管分别并联一个第一电容(即，附图7中的C2-Cn)。在本实施例中，多个串联的第一气体放电管可以配合第二电感(例如，升压电感，或其他类型的电感，具体设计时可以通过合理的器件参数选型)的退耦作用，与第一级防雷电路(即，前述的第一电路21)配合，可以实现减少防护盲区及降低残压的作用。
[0036] 在一个可选的实施例中，第三电路23可以为升压电感冲击电流或电压检测电路模块，该电路可以通过在功率电感上增加辅助绕组实现对冲击电流或电压的检测；也可以通过电流互感器或者霍尔
传感器实现对冲击电流或电压的检测。下面分别对该第三电路23的具体结构进行说明：
[0037] 首先需要说明的是，上述雷击浪涌防护电路还包括第二电感(同前述的第二电感，可参考附图10中的L2)，且该第二电感位于第二电路22和主功率拓扑电路之间，该第三电路23的结构包括以下之一：
[0038] 结构1：如图8所示，该第三电路23包括第一绕组(对应图8中的附加绕组)，第一电阻(对应图8中的R1)，第二电阻(对应图8中的R2)，第三电阻(对应图8中的R3)，第四电阻(对应图8中的R4)以及第一比较器(对应图8中的U1)，其中，该第一绕组和第二电感耦合，第一绕组的第一端与第一电阻的第一端连接，第一绕组的第二端与第二电阻的第一端连接，第一电阻的第二端和第二电阻的第二端均连接至第一比较器的输入端中的第一端，第三电阻的第一端和第四电阻的第一端均连接至第一比较器的输入端中的第二端，第三电阻的第二端
输出电压，第四电阻的第二端接地，第一比较器的输出端连接至主功率控制电路；其中，该第一比较器会根据运算结果输出逻辑信号，以指示主功率控制电路(对应于图8中的PFC主功率控制电路，但是需要说明的是PFC主功率控制电路是用于对PFC主功率拓扑电路进行控制的电路，在实际应用中，主功率拓扑电路除了可以是PFC主功率拓扑电路之外，还可以是其他类型的主功率拓扑电路，相应地，主功率控制电路也是与其他类型的主功率拓扑电路对应的控制电路，后述的其他附图类似)执行对应的操作。在图8中，通过在升压电感L2上增加辅助绕组来检测冲击电流或电压，再经过电阻分压检测信号，配合使用U1比较器，将信号传递到主功率控制电路中，及时关闭电路MOS管的驱动，提高MOS管的可靠性，电感L2包含但不限于，使用升压电感，也可以是防雷电路中作为退耦电感使用的差模电感或共模电感。该冲击电流或电压检测模块包含但不限于，使用比较器检测异常大电压信号，也可以使用
控制器ADC
采样异常大电压信号。
[0039] 结构2：如图9所示，上述第三电路23包括传感器(例如，图9中的霍尔传感器，但本实施例中的传感器不仅限于霍尔传感器，还可以是其他的传感器，例如，电流互感器，具体设计可改变，目的是用于检测冲击电信号(冲击电压信号和/或冲击电流信号)，然后将信号送给主功率控制电路中，实现对主功率拓扑电路中MOS管驱动信号的及时关闭)，第五电阻(对应于图9中的R1)，第六电阻(对应于图9中的R2)，第七电阻(对应于图9中的R3)，第八电阻(对应于图9中的R4)和第二比较器(对应于图9中的U1)，其中，传感器的第一端与第三电路的输入连接，传感器的第二端与第二电感连接，传感器的第三端与第五电阻的第一端连接，第五电阻的第二端与第六电阻的第二端均连接至第二比较器的输入端中的第一端，第六电阻的第一端接地，第七电阻的第一端和第八电阻的第一端均连接至第二比较器的输入端中的第二端，第七电阻的第二端输出电压，第八电阻的第二端接地，第二比较器的输出端连接至主功率控制电路。
[0040] 在一个可选的实施例中，上述第一电感包括以下类型之一：差模电感，共模电感。
[0041] 在一个可选的实施例中，上述第二电感包括以下类型之一：升压电感，差模电感，共模电感。
[0042] 附图10是上述第一电路21、第二电路22、第三电路23、主功率控制电路24以及主功率拓扑电路(即，由附图10中的VT1-VT4以及C1构成的电路)所组成的拓扑图，在没有使用防浪涌二极管的情况下，配合本发明实施例中的第一级雷击浪涌防护电路、第二级雷击浪涌防护电路、以及第三级冲击电流或电压信号检测处理电路(即，前述的第三电路23和主功率控制电路24)；可实现雷击、浪涌时对主功率拓扑电路的可靠保护，并通过对差、共模防雷器件参数的合理设置，能够可靠的支持交、直流工作环境，并减小防护盲区。附图10与附图1相比，去除了附图1中的防雷击浪涌二极管D1和D2。
[0043] 在一个可选的实施例中，上述主功率拓朴电路包括以下电路之一：
[0044] AC-DC功率变换电路，如图腾PFC主功率拓朴电路；
[0045] DC-DC功率变换电路，如LLC全桥/半桥谐振功率变换拓朴电路、降压式BUCK功率变换拓朴电路、移相全桥/半桥功率变换拓朴电路等。
[0046] 在本实施例中提供了一种可以运行于上述的雷击浪涌防护电路的雷击浪涌防护方法，图11是根据本发明实施例的雷击浪涌防护方法的流程图，如图11所示，该流程包括如下步骤：
[0047] 步骤S1102，利用第一电路对主功率拓扑电路执行第一级雷击浪涌防护；
[0048] 步骤S1104，利用所述第二电路对所述主功率拓扑电路执行所述第二级雷击浪涌防护。
[0049] 通过上述实施例，由于在进行雷击浪涌防护时，是通过多级雷击浪涌防护电路的联合使用来降低残压，各级雷击浪涌防护电路均是包括压敏电阻和气体放电管的电路。无需再利用防雷、防浪涌二极管将残压导入母线电容上，也无需再利用大容量的母线电容来吸收残压，从而提高开关电源的功率密度、降低成本、提高开关电源雷击浪涌防护的可靠性。
[0050] 在一个可选的实施例中，在利用上述第二电路对主功率拓扑电路执行第二级雷击浪涌防护之后，上述雷击浪涌防护方法还包括：利用第三电路检测冲击电信号，其中，该冲击电信号为利用第一电路执行了第一级雷击浪涌防护和利用第二电路执行了第二级雷击浪涌防护之后得到的电信号；利用主功率控制电路根据冲击电信号控制主功率拓扑电路中包括的金属-氧化物-半导体场效应晶体管MOS管的驱动。
[0051] 在一个可选的实施例中，利用主功率控制电路根据冲击电信号控制主功率拓扑电路中包括的金属-氧化物-半导体场效应晶体管MOS管的驱动包括：在确定所述冲击电信号超过第一
阈值时，关闭MOS管的驱动。
[0052] 在一个可选的实施例中，在利用第一电路对主功率拓扑电路执行第一级雷击浪涌防护之前，上述方法还包括：接收到输入雷击浪涌防护电路的信号为大于或等于第二阈值的直流电压信号；或者，接收到输入雷击浪涌防护电路的信号为大于或等于第三阈值的交流电压信号。也就是说，本发明实施例中的雷击浪涌防护电路能够可靠支持交直流输入。
[0053] 在一个可选的实施例中，上述第二阈值包括400Vdc。
[0054] 在一个可选的实施例中，上述第三阈值包括220Vac。
[0055] 在一个可选的实施例中，还提供了一种雷击浪涌防护系统，该系统包括雷击浪涌防护装置和功率因数校正主功率拓扑电路，其中，该雷击浪涌防护装置包括上述任一项所述的雷击浪涌防护电路。在本实施例中，雷击浪涌防护装置和主功率拓扑电路可以独立部署，也可以集成在一起。
[0056] 本发明的实施例还提供了一种存储介质，该存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
[0057] 可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、
只读存储器(Read-Only Memory，简称为ROM)、
随机存取存储器(RandomAccess Memory，简称为RAM)、移动
硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
[0058] 本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
[0059] 可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
[0060] 采用本发明实施例中的方案，可以有效解决相关技术中存在的以下问题：
[0061] 传统防雷电路在交、直流输入情况下，将产生很高的残压；
[0062] 传统主功率拓扑电路的防雷电路需要增加大通流量二极管作为防浪涌二极管使用，用于吸收残压，二极管走大功率电流时损耗大，会降低开关电源的整机效率，同时不利于提高功率密度；
[0063] 传统防雷电路需要大容量的母线电容，用于吸收防雷电路的残压，大容量母线电容，需要占据较大的空间及较高的成本；
[0064] 传统防雷电路的残压较高，雷击、浪涌时刻，会对的母线电容和MOS管产生较大的电压应力，影响开关电源的可靠性。
[0065] 进而可以实现如下有益效果：
[0066] 能够可靠支持交、直流输入，有效降低防雷电路的残压；
[0067] 采用两级防雷方式，减少雷击、浪涌的防护盲区；
[0068] 去除传统防雷电路中的防浪涌二极管，节省一个或多个二极管；
[0069] 减小母线电容的容量，提高开关电源的功率密度，降低成本；
[0070] 降低雷击、浪涌时刻，母线电容与MOS管的电压应力，提高开关电源的可靠性；
[0071] 本发明实施例中的方案可以在雷击或者浪涌时刻，检测雷击、浪涌的冲击电流或电压，并及时关闭功率MOS管的驱动，更进一步提高开关电源的可靠性。
[0072] 显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的
硬件和
软件结合。
[0073] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何
修改、等同替换、改进等，均应包含在本发明的保护范围之内。
