一种便携式彩超装置及彩超系统
专利汇可以提供一种便携式彩超装置及彩超系统专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种便携式彩超装置及彩超系统，所述彩超系统包括PC机、至少两个 探头 、探头切换装置和便携式彩超装置；各个探头连接探头切换装置，便携式彩超装置连接探头切换装置和PC机；便携式彩超装置控制探头切换装置识别各个探头的拔插状态并在各个探头之间进行切换；便携式彩超装置输出的发射激励 信号 通过探头切换装置传输给探头，探头将发射 激励信号 转换为 超 声波 信号并发射，探头接收反馈的回波信号并通过探头切换装置传输给便携式彩超装置；便携式彩超装置对回波信号进行 数据处理 并生成对应的超声数据，将超声数据传输至PC机上显示。能在通电状态下识别各个探头的拔插状态，解决了现有笔记本式彩超系统不能实现探头热拔插的问题。，下面是一种便携式彩超装置及彩超系统专利的具体信息内容。
1.一种便携式彩超装置，连接探头切换装置和PC机，其特征在于，包括收发隔离单元、接收单元、处理单元和接口单元：所述收发隔离单元连接接收单元、处理单元和探头切换装置，处理单元连接接收单元和接口单元，接口单元外接PC机；
所述处理单元根据探头切换装置反馈的识别信号来检测探头的拔插状态并控制探头切换装置使能对应的探头，还输出发射驱动控制信号给收发隔离单元；
所述收发隔离单元根据发射驱动控制信号产生发射激励信号并传输给探头切换装置，还将接收的回波信号传输给接收单元；
所述接收单元对回波信号进行放大、压缩、对数处理、IQ解调及模数转换后输出对应的LVDS数据给处理单元；
所述处理单元对LVDS数据进行通道整序、波束合成、血流提取与图像处理后输出对应的超声数据；
所述接口单元将预处理后的超声数据传输给PC机。
2.根据权利要求1所述的便携式彩超装置，其特征在于，所述收发隔离单元包括第一超声收发芯片、第二超声收发芯片、第三超声收发芯片、第四超声收发芯片；
所述第一超声收发芯片的TR0脚、TR1脚、CC0脚、CC1脚、EN脚、IN_P1脚至IN_P8脚、IN_N1脚至IN_N8脚均连接处理单元；第一超声收发芯片的HVout1脚至HVout8脚均连接探头切换装置；第一超声收发芯片U1的LVout1脚至LVout8脚均连接接收单元；
所述第二超声收发芯片的TR0脚、TR1脚、CC0脚、CC1脚、EN脚、IN_P1脚至IN_P8脚、IN_N1脚至IN_N8脚均连接处理单元；第二超声收发芯片的HVout1脚至HVout8脚均连接探头切换装置；第二超声收发芯片的LVout1脚至LVout8脚均连接接收单元；
所述第三超声收发芯片的TR0脚、TR1脚、CC0脚、CC1脚、EN脚、IN_P1脚至IN_P8脚、IN_N1脚至IN_N8脚均连接处理单元；第三超声收发芯片的HVout1脚至HVout8脚均连接探头切换装置；第三超声收发芯片U3的LVout1脚至LVout8脚均连接接收单元；
所述第四超声收发芯片的TR0脚、TR1脚、CC0脚、CC1脚、EN脚、IN_P1脚至IN_P8脚、IN_N1脚至IN_N8脚均连接处理单元；第四超声收发芯片的HVout1脚至HVout8脚均连接探头切换装置；第四超声收发芯片的LVout1脚至LVout8脚均连接接收单元。
3.根据权利要求2所述的便携式彩超装置，其特征在于，所述接收单元包括第一超声模拟前端芯片、第二超声模拟前端芯片、第三超声模拟前端芯片和第四超声模拟前端芯片；
所述第一超声模拟前端芯片的SEN脚、SCLK脚、SDATA脚、D1P脚至D8P脚、D1M脚至D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元；第一超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第一超声收发芯片的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；第一超声模拟前端芯片的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第一超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接；
所述第二超声模拟前端芯片的SEN脚、SCLK脚、SDATA脚、D1P脚至D8P脚、D1M脚至D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元；第二超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第二超声收发芯片的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；第二超声模拟前端芯片的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第二超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接；
所述第三超声模拟前端芯片的SEN脚、SCLK脚、SDATA脚、D1P脚至D8P脚、D1M脚至D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元；第三超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第三超声收发芯片的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；第三超声模拟前端芯片的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第三超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接；
所述第四超声模拟前端芯片的SEN脚、SCLK脚、SDATA脚、D1P脚至D8P脚、D1M脚至D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元；第四超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第四超声收发芯片的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；第四超声模拟前端芯片的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第四超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接。
4.根据权利要求3所述的便携式彩超装置，其特征在于，所述处理单元包括处理单元包括FPGA芯片和DSP芯片，所述FPGA芯片包括第一功能模块、第二功能模块、第三功能模块、第四功能模块和第五功能模块；
所述第一功能模块的F7脚连接第一超声收发芯片至第四超声收发芯片的CC1脚；第一功能模块的F8脚连接第一超声收发芯片至第四超声收发芯片的CC0脚；第一功能模块的H6脚连接第一超声收发芯片至第四超声收发芯片的EN脚；第一功能模块的G11脚、G10脚、F10脚、E10脚、D10脚、C10脚、B10脚、A10脚、A8脚、A7脚、D6脚、C6脚、B3脚、A4脚、A3脚、A2脚、D11脚、C11脚、B9脚、A9脚与第一超声模拟前端芯片的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚一对一连接；第一功能模块的H9脚、AC13脚、AA8脚、AA9脚、E9脚均连接探头切换装置；第一功能模块的F9脚连接第一超声模拟前端芯片至第四超声模拟前端芯片的SEN脚；第一功能模块的G9脚连接第一超声模拟前端芯片至第四超声模拟前端芯片的SCLK脚；第一功能模块的W12脚连接第一超声模拟前端芯片至第四超声模拟前端芯片的SDATA脚；
所述第二功能模块的C7脚、F3脚、AB4脚、AA5脚、D8脚、G3脚、AB5脚、AA6脚、C9脚、E3脚、U3脚、AB6脚、D9脚、D3脚、T2脚、V6脚与第四超声收发芯片的IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第二功能模块的C3脚、C2脚、B1脚、C1脚、D2脚、D1脚、E1脚、F1脚、H1脚、J1脚、K1脚、L1脚、M4脚、M3脚、N1脚、P1脚、N4脚、N3脚、G2脚、G1脚与第二超声模拟前端芯片的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM一对一连接；
所述第三功能模块的H4脚、T5脚、C4脚、J6脚、G4脚、R4脚、B4脚、M1脚、F4脚、R3脚、D4脚、L3脚、E4脚、T3脚与第二超声收发芯片的IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第三功能模块的A5脚、K3脚、V3脚、T4脚、B6脚、K2脚、W2脚、V4脚、A6脚、J3脚、Y3脚、W4脚、B7脚、H3脚、AA4脚、W3脚与第三超声收发芯片的IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第三功能模块的R1脚、T1脚、U1脚、V1脚、W2脚、Y1脚、AA1脚、AB1脚、AB2脚、AC1脚、AC3脚、AC4脚、AD2脚、AD3脚、AD4脚、AD5脚、P4脚、P3脚、AA3脚、AB3脚与第三超声模拟前端芯片的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚一对一连接；
所述第四功能模块的G6脚、N6脚、K4脚、R7脚、G5脚、N2脚、K5脚、P7脚、D7脚、N7脚、J4脚、R6脚、E7脚、M7脚、J5脚、R5脚与第一超声收发芯片的IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第四功能模块的G8脚、L7脚与第二超声收发芯片的IN_P1脚、IN_N1脚一对一连接；第四功能模块的AC6脚、AD6脚、AA7脚、AB7脚、AA10脚、AB10脚、AA11脚、AB11脚、AD9脚、AD10脚、AD11脚、AD12脚、AB12脚、AC12脚、Y12脚、AA12脚、AD13脚、AD14脚、AD7脚、AD8脚与第四超声模拟前端芯片的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚一对一连接；
所述第五功能模块的AA23脚、AA24脚、W23脚、W24脚、R23脚、R24脚、N23脚、N24脚、Y21脚、Y22脚、V21脚、V22脚、P21脚、P22脚、M21脚、M22脚与DSP芯片的RIOTXP0脚、RIOTXN0脚、RIOTXP1脚、RIOTXN1脚、RIOTXP2脚、RIOTXN2脚、RIOTXP3脚、RIOTXN3脚、RIORXP0脚、RIORXN0脚、RIORXP1脚、RIORXN1脚、RIORXP2脚、RIORXN2脚、RIORXP3脚、RIORXN3脚一对一连接；第五功能模块的K22脚、K21脚、H22脚、H21脚、D22脚、D21脚、B22脚和B21脚均连接探头切换装置；
所述DSP芯片的SGMII1RXP脚、SGMII1RXN脚、SGMII1TXP脚、SGMII1TXN脚、MDIO脚、MDCLK脚均连接接口电路。
5.根据权利要求4所述的便携式彩超装置，其特征在于，所述接口单元包括以太网芯片、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第一电容、第二电容、第三电容、第四电容和水晶头；
所述以太网芯片的S_OUT+脚、S_OUT-脚、S_IN+脚、S_IN-脚、MDIO脚、MDC脚与DSP芯片的SGMII1RXP脚、SGMII1RXN脚、SGMII1TXP脚、SGMII1TXN脚、MDIO脚、MDCLK脚一对一连接；以太网芯片的MDI3+脚连接第一电阻的一端和水晶头的第9脚，以太网芯片的MDI3-脚连接第二电阻的一端和水晶头的第8脚，以太网芯片的MDI2+脚连接第三电阻的一端和水晶头的第2脚，以太网芯片的MDI2-脚连接第四电阻的一端和水晶头的第3脚，第一电阻的另一端连接第一电容的一端和第二电阻的另一端，第三电阻的另一端连接第二电容的一端和第四电阻的另一端，第一电容的另一端连接第二电容的另一端和地，以太网芯片的MDI1+脚连接第八电阻的一端和水晶头的第5脚，以太网芯片的MDI1-脚连接第七电阻的一端和水晶头的第4脚，以太网芯片的MDI10+脚连接第六电阻的一端和水晶头的第10脚，以太网芯片的MDI10-脚连接第五电阻的一端和水晶头的第11脚，第八电阻的另一端连接第四电容的一端和第七电阻的另一端，第六电阻的另一端连接第三电容的一端和第五电阻的另一端，第四电容的另一端连接第三电容的另一端和地。
6.一种彩超系统，包括PC机，其特征在于，还包括至少两个探头、探头切换装置和如权利要求1-5任一项所述的便携式彩超装置；至少两个探头连接探头切换装置，所述便携式彩超装置连接探头切换装置和PC机；
所述便携式彩超装置控制探头切换装置识别各个探头的拔插状态并在各个探头之间进行切换；
所述便携式彩超装置输出的发射激励信号通过探头切换装置传输给探头，探头将发射激励信号转换为超声波信号并发射，探头接收反馈的回波信号并通过探头切换装置传输给便携式彩超装置；
所述便携式彩超装置对回波信号进行数据处理并生成对应的超声数据，将所述超声数据传输至PC机上显示。
7.根据权利要求6所述的彩超系统，其特征在于，所述探头切换装置包括热拔插检测单元、探头识别单元、驱动单元和若干个探头插座；所述热拔插检测单元连接各个探头插座和处理单元中的FPGA芯片，探头识别单元连接驱动单元和FPGA芯片，驱动单元连接各个探头插座和FPGA芯片，各个探头插座对应外接一个探头；
所述热拔插检测单元检测上电后有探头拔插时，输出对应的热拔插识别信号给FPGA 芯片；
所述探头识别单元扫描探头的识别码并输出对应的识别信号给FPGA 芯片；
所述探头识别单元根据FPGA 芯片输出的选择信号生成探头选择信号；
所述驱动单元对探头选择信号和FPGA 芯片输出的阵元驱动控制信号进行放大后输出对应的探头使能信号和阵元选择信号、并传输至对应的探头插座。
8.根据权利要求7所述的彩超系统，其特征在于，所述探头插座包括第一探头插座、第二探头插座、第三探头插座和第四探头插座；
所述热拔插检测单元包括第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻和第五电容；
所述第九电阻的一端连接第五电容的一端、第十电阻的一端、第十一电阻的一端、第十二电阻的一端、第十三电阻的一端和处理单元；第九电阻的另一端连接电源端，第五电容的另一端接地，第十电阻的另一端连接第一探头插座，第十一电阻的另一端连接第二探头插座、第十二电阻的另一端连接第三探头插座，第十三电阻的另一端连接第四探头插座。
9.根据权利要求8所述的彩超系统，其特征在于，所述探头识别单元包括译码芯片、多路复用器和第六电容；
所述译码芯片的A脚连接多路复用器的A0脚和处理单元，译码芯片的B脚连接多路复用器的A1脚和处理单元，译码芯片的 脚、 脚、 脚和 脚均连接驱动单元；多路复用器的COM脚连接处理单元，多路复用器的EN脚连接V+脚、第六电容的一端和电源端；多路复用器的NO1脚、NO2脚、NO3脚、NO4脚与第一探头插座、第二探头插座、第三探头插座、第四探头插座一对一连接；多路复用器的GND脚连接第六电容的另一端和地。
10.根据权利要求9所述的彩超系统，其特征在于，所述驱动单元包括第一驱动芯片和第二驱动芯片；
所述第一驱动芯片的B5脚、B6脚、B7脚、B8脚与译码芯片的 脚、 脚、 脚和 脚
一对一连接；第一驱动芯片的B3脚连接B4脚和处理单元，第一驱动芯片的B1脚连接B2脚和处理单元，第一驱动芯片的A3脚连接A4脚和探头插座，第一驱动芯片的A1脚连接A2脚和探头插座；第一驱动芯片的A5脚、A6脚、A7脚、A8脚与第一探头插座、第二探头插座、第三探头插座、第四探头插座一对一连接；第二驱动芯片的B1脚、B2脚、B3脚、B4脚、B5脚、B6脚、B7脚和B8脚均连接处理单元；第二驱动芯片的A1脚、A2脚、A3脚、A4脚、A5脚、A6脚、A7脚、A8脚均连接各个探头插座。
一种便携式彩超装置及彩超系统
技术领域
背景技术
发明内容
所述处理单元根据探头切换装置反馈的识别信号来检测探头的拔插状态并控制探头切换装置使能对应的探头，还输出发射驱动控制信号给收发隔离单元；
所述收发隔离单元根据发射驱动控制信号产生发射激励信号并传输给探头切换装置，还将接收的回波信号传输给接收单元；
所述接收单元对回波信号进行放大、压缩、对数处理、IQ解调及模数转换后输出对应的LVDS数据给处理单元；
所述处理单元对LVDS数据进行通道整序、波束合成、血流提取与图像处理后输出对应的超声数据；
所述接口单元将预处理后的超声数据传输给PC机。
所述第二超声收发芯片的TR0脚、TR1脚、CC0脚、CC1脚、EN脚、IN_P1脚至IN_P8脚、IN_N1脚至IN_N8脚均连接处理单元；第二超声收发芯片的HVout1脚至HVout8脚均连接探头切换装置；第二超声收发芯片的LVout1脚至LVout8脚均连接接收单元；
所述第三超声收发芯片的TR0脚、TR1脚、CC0脚、CC1脚、EN脚、IN_P1脚至IN_P8脚、IN_N1脚至IN_N8脚均连接处理单元；第三超声收发芯片的HVout1脚至HVout8脚均连接探头切换装置；第三超声收发芯片U3的LVout1脚至LVout8脚均连接接收单元；
所述第四超声收发芯片的TR0脚、TR1脚、CC0脚、CC1脚、EN脚、IN_P1脚至IN_P8脚、IN_N1脚至IN_N8脚均连接处理单元；第四超声收发芯片的HVout1脚至HVout8脚均连接探头切换装置；第四超声收发芯片的LVout1脚至LVout8脚均连接接收单元。
所述第二超声模拟前端芯片的SEN脚、SCLK脚、SDATA脚、D1P脚至D8P脚、D1M脚至D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元；第二超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第二超声收发芯片的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；第二超声模拟前端芯片的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第二超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接；
所述第三超声模拟前端芯片的SEN脚、SCLK脚、SDATA脚、D1P脚至D8P脚、D1M脚至D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元；第三超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第三超声收发芯片的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；第三超声模拟前端芯片的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第三超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接；
所述第四超声模拟前端芯片的SEN脚、SCLK脚、SDATA脚、D1P脚至D8P脚、D1M脚至D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元；第四超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第四超声收发芯片的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；第四超声模拟前端芯片的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第四超声模拟前端芯片的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接。
所述第二功能模块的C7脚、F3脚、AB4脚、AA5脚、D8脚、G3脚、AB5脚、AA6脚、C9脚、E3脚、U3脚、AB6脚、D9脚、D3脚、T2脚、V6脚与第四超声收发芯片的IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第二功能模块的C3脚、C2脚、B1脚、C1脚、D2脚、D1脚、E1脚、F1脚、H1脚、J1脚、K1脚、L1脚、M4脚、M3脚、N1脚、P1脚、N4脚、N3脚、G2脚、G1脚与第二超声模拟前端芯片的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM一对一连接；
所述第三功能模块的H4脚、T5脚、C4脚、J6脚、G4脚、R4脚、B4脚、M1脚、F4脚、R3脚、D4脚、L3脚、E4脚、T3脚与第二超声收发芯片的IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第三功能模块的A5脚、K3脚、V3脚、T4脚、B6脚、K2脚、W2脚、V4脚、A6脚、J3脚、Y3脚、W4脚、B7脚、H3脚、AA4脚、W3脚与第三超声收发芯片的IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第三功能模块的R1脚、T1脚、U1脚、V1脚、W2脚、Y1脚、AA1脚、AB1脚、AB2脚、AC1脚、AC3脚、AC4脚、AD2脚、AD3脚、AD4脚、AD5脚、P4脚、P3脚、AA3脚、AB3脚与第三超声模拟前端芯片的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚一对一连接；
所述第四功能模块的G6脚、N6脚、K4脚、R7脚、G5脚、N2脚、K5脚、P7脚、D7脚、N7脚、J4脚、R6脚、E7脚、M7脚、J5脚、R5脚与第一超声收发芯片的IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第四功能模块的G8脚、L7脚与第二超声收发芯片的IN_P1脚、IN_N1脚一对一连接；第四功能模块的AC6脚、AD6脚、AA7脚、AB7脚、AA10脚、AB10脚、AA11脚、AB11脚、AD9脚、AD10脚、AD11脚、AD12脚、AB12脚、AC12脚、Y12脚、AA12脚、AD13脚、AD14脚、AD7脚、AD8脚与第四超声模拟前端芯片的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚一对一连接；
所述第五功能模块的AA23脚、AA24脚、W23脚、W24脚、R23脚、R24脚、N23脚、N24脚、Y21脚、Y22脚、V21脚、V22脚、P21脚、P22脚、M21脚、M22脚与DSP芯片的RIOTXP0脚、RIOTXN0脚、RIOTXP1脚、RIOTXN1脚、RIOTXP2脚、RIOTXN2脚、RIOTXP3脚、RIOTXN3脚、RIORXP0脚、RIORXN0脚、RIORXP1脚、RIORXN1脚、RIORXP2脚、RIORXN2脚、RIORXP3脚、RIORXN3脚一对一连接；第五功能模块的K22脚、K21脚、H22脚、H21脚、D22脚、D21脚、B22脚和B21脚均连接探头切换装置；
所述DSP芯片的SGMII1RXP脚、SGMII1RXN脚、SGMII1TXP脚、SGMII1TXN脚、MDIO脚、MDCLK脚均连接接口电路。
所述便携式彩超装置输出的发射激励信号通过探头切换装置传输给探头，探头将发射激励信号转换为超声波信号并发射，探头接收反馈的回波信号并通过探头切换装置传输给便携式彩超装置；
所述便携式彩超装置对回波信号进行数据处理并生成对应的超声数据，将所述超声数据传输至PC机上显示。
所述探头识别单元扫描探头的识别码并输出对应的识别信号给FPGA 芯片；
所述探头识别单元根据FPGA 芯片输出的选择信号生成探头选择信号；
所述驱动单元对探头选择信号和FPGA 芯片输出的阵元驱动控制信号进行放大后输出对应的探头使能信号和阵元选择信号、并传输至对应的探头插座。
所述第九电阻的一端连接第五电容的一端、第十电阻的一端、第十一电阻的一端、第十二电阻的一端、第十三电阻的一端和处理单元；第九电阻的另一端连接电源端，第五电容的另一端接地，第十电阻的另一端连接第一探头插座，第十一电阻的另一端连接第二探头插座、第十二电阻的另一端连接第三探头插座，第十三电阻的另一端连接第四探头插座。
脚一对一连接；第一驱动芯片的B3脚连接B4脚和处理单元，第一驱动芯片的B1脚连接B2脚和处理单元，第一驱动芯片的A3脚连接A4脚和探头插座，第一驱动芯片的A1脚连接A2脚和探头插座；第一驱动芯片的A5脚、A6脚、A7脚、A8脚与第一探头插座、第二探头插座、第三探头插座、第四探头插座一对一连接；第二驱动芯片的B1脚、B2脚、B3脚、B4脚、B5脚、B6脚、B7脚和B8脚均连接处理单元；第二驱动芯片的A1脚、A2脚、A3脚、A4脚、A5脚、A6脚、A7脚、A8脚均连接各个探头插座。
具体实施方式
所述第三超声收发芯片U3的TR0脚、TR1脚、CC0脚、CC1脚、EN脚、IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚和IN_N8脚均连接处理单元230；第三超声收发芯片U3的HVout1脚、HVout2脚、HVout3脚、HVout4脚、HVout5脚、HVout6脚、HVout7脚和HVout8脚均连接探头切换装置10；第三超声收发芯片U3的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚和LVout8脚均连接接收单元220；
所述第四超声收发芯片U4的TR0脚、TR1脚、CC0脚、CC1脚、EN脚、IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚和IN_N8脚均连接处理单元230；第四超声收发芯片U4 的HVout1脚、HVout2脚、HVout3脚、HVout4脚、HVout5脚、HVout6脚、HVout7脚和HVout8脚均连接探头切换装置10；第四超声收发芯片U4 的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚和LVout8脚均连接接收单元220。
第一超声模拟前端芯片U5的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第一超声模拟前端芯片U5的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接；
所述第二超声模拟前端芯片U6的SEN脚、SCLK脚、SDATA脚、D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元230；第二超声模拟前端芯片U6的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第二超声收发芯片U2的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；
第二超声模拟前端芯片U6的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第二超声模拟前端芯片U6的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接；
所述第三超声模拟前端芯片U7的SEN脚、SCLK脚、SDATA脚、D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元230；第三超声模拟前端芯片U7的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第三超声收发芯片U3的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；
第三超声模拟前端芯片U7的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第三超声模拟前端芯片U7的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接；
所述第四超声模拟前端芯片U8的SEN脚、SCLK脚、SDATA脚、D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚均连接处理单元230；第四超声模拟前端芯片U8的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚与第四超声收发芯片U4的LVout1脚、LVout2脚、LVout3脚、LVout4脚、LVout5脚、LVout6脚、LVout7脚、LVout8脚一对一连接；
第四超声模拟前端芯片U8的INP1脚、INP2脚、INP3脚、INP4脚、INP5脚、INP6脚、INP7脚、INP8脚与第四超声模拟前端芯片U8的ACT1脚、ACT2脚、ACT3脚、ACT4脚、ACT5脚、ACT6脚、ACT7脚、ACT8脚一对一连接。
所述第二功能模块PIE（BANK6）的C7脚、F3脚、AB4脚、AA5脚、D8脚、G3脚、AB5脚、AA6脚、C9脚、E3脚、U3脚、AB6脚、D9脚、D3脚、T2脚、V6脚与第四超声收发芯片U4的IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第二功能模块PIE（BANK6）的C3脚、C2脚、B1脚、C1脚、D2脚、D1脚、E1脚、F1脚、H1脚、J1脚、K1脚、L1脚、M4脚、M3脚、N1脚、P1脚、N4脚、N3脚、G2脚、G1脚与第二超声模拟前端芯片U6的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM以LVDS信号的方式一对一连接；
所述第三功能模块PID（BANK5）的H4脚、T5脚、C4脚、J6脚、G4脚、R4脚、B4脚、M1脚、F4脚、R3脚、D4脚、L3脚、E4脚、T3脚与第二超声收发芯片U2的IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第三功能模块PID（BANK5）的A5脚、K3脚、V3脚、T4脚、B6脚、K2脚、W2脚、V4脚、A6脚、J3脚、Y3脚、W4脚、B7脚、H3脚、AA4脚、W3脚与第三超声收发芯片U3的IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第三功能模块PID（BANK5）的R1脚、T1脚、U1脚、V1脚、W2脚、Y1脚、AA1脚、AB1脚、AB2脚、AC1脚、AC3脚、AC4脚、AD2脚、AD3脚、AD4脚、AD5脚、P4脚、P3脚、AA3脚、AB3脚与第三超声模拟前端芯片U7的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚以LVDS信号的方式一对一连接；
所述第四功能模块PIC（BANK4）的G6脚、N6脚、K4脚、R7脚、G5脚、N2脚、K5脚、P7脚、D7脚、N7脚、J4脚、R6脚、E7脚、M7脚、J5脚、R5脚与第一超声收发芯片U1的IN_P1脚、IN_N1脚、IN_P2脚、IN_N2脚、IN_P3脚、IN_N3脚、IN_P4脚、IN_N4脚、IN_P5脚、IN_N5脚、IN_P6脚、IN_N6脚、IN_P7脚、IN_N7脚、IN_P8脚、IN_N8脚一对一连接；第四功能模块PIC（BANK4）的G8脚、L7脚与第二超声收发芯片U2的IN_P1脚、IN_N1脚一对一连接；第四功能模块PIC（BANK4）的AC6脚、AD6脚、AA7脚、AB7脚、AA10脚、AB10脚、AA11脚、AB11脚、AD9脚、AD10脚、AD11脚、AD12脚、AB12脚、AC12脚、Y12脚、AA12脚、AD13脚、AD14脚、AD7脚、AD8脚与第四超声模拟前端芯片U8的D1P脚、D1M脚、D2P脚、D2M脚、D3P脚、D3M脚、D4P脚、D4M脚、D5P脚、D5M脚、D6P脚、D6M脚、D7P脚、D7M脚、D8P脚、D8M脚、DCLKP脚、DCLKM脚、FCLKP脚、FCLKM脚以LVDS信号的方式一对一连接；
所述第五功能模块P1J的AA23脚、AA24脚、W23脚、W24脚、R23脚、R24脚、N23脚、N24脚、Y21脚、Y22脚、V21脚、V22脚、P21脚、P22脚、M21脚、M22脚与DSP芯片DS1P的RIOTXP0脚、RIOTXN0脚、RIOTXP1脚、RIOTXN1脚、RIOTXP2脚、RIOTXN2脚、RIOTXP3脚、RIOTXN3脚、RIORXP0脚、RIORXN0脚、RIORXP1脚、RIORXN1脚、RIORXP2脚、RIORXN2脚、RIORXP3脚、RIORXN3脚通过耦合电容以LVDS信号的方式一对一连接；第五功能模块P1J的K22脚、K21脚、H22脚、H21脚、D22脚、D21脚、B22脚和B21脚均连接探头切换装置10；
所述DSP芯片DS1P的SGMII1RXP脚、SGMII1RXN脚、SGMII1TXP脚、SGMII1TXN脚、MDIO脚、MDCLK脚均连接接口电路240。
_TXC_P、AMCC_P10_SRIO3_TXC_N、AMCC_P11_SRIO4_TXC_P、AMCC_P11_SRIO4_TXC_N），由SRIO接口（采用SRIO协议）传输给DSP芯片。其中的锁相环为FPGA正常工作的一部分电路，为FPGA系统提供全局时钟和局部时钟，是数字信号的时钟源。
~ ~
的FPGA芯片，探头识别单元120连接驱动单元130和处理单元中的FPGA芯片，驱动单元130连接若干个探头插座，每个探头插座对应外接一个探头。所述热拔插检测单元110检测上电后有探头拔插时，输出对应的热拔插识别信号probe给FPGA 芯片；所述探头识别单元120根据FPGA输出的选择信号扫描探头的识别码并输出对应的探头信息给FPGA 芯片，使FPGA芯片识别出该探头插座上插入的探头的类型；FPGA 芯片根据工作需求输出选择信号（HPBSEL0、HPBSEL1）、探头插座内部高压开关的控制信号（HHVCT0 HHVCT7）、开关时钟信号HHVCK及~
开关使能信号HHVLE，探头识别单元120根据选择信号生成探头选择信号（探头1_CS 探头4_~
CS），驱动单元130对探头选择信号（探头1_CS 探头4_CS）、开关时钟信号HHVCK、开关使能信~
号HHVLE和阵元驱动控制信号（HHVCT0 HHVCT7）驱动放大后输出对应的探头使能信号（探~
头1_EN 探头4_EN）、探头开关时钟信号(探头_CLK)、探头开关使能信号（探头_LE）和阵元选~
择信号（也叫高压开关控制信号，D0 D7）并传输至对应的探头插座内的高压开关部分，从而~
激励相应的换能器阵元完成超声波的发射。
信号较弱，需要驱动增强。
探头使其工作。第二驱动芯片U13对FPGA芯片输出的阵元驱动控制信号（HHVCT0 HHVCT7）~
驱动增强后输出阵元选择信号（D0 D7），以控制探头中的相应换能器阵元工作，从而发射超~
声波信号。驱动前后信号的状态不变，只是驱动能力增强了。FPGA芯片给出的高压开关的开关时钟信号HHVCK及开关使能信号HHVLE，经过第一驱动芯芯U12变为探头开关时钟信号(探头_CLK)、探头开关使能信号（探头_LE）。
作。需要理解的是，高压开关可以放在探头切换装置上，也还可设置在探头内，此处对其不作限制，
综上所述，本发明提供的便携式彩超装置与现有硬件方案相比，采用TI超声前端芯片（型号为AFE5809）代替AFE5805/5808等芯片，利用其内置的性能优异的数字解调器来简化FPGA的设计，可实现无限高精度的I/Q域聚焦及脉冲反相谐波数据处理等功能。通过将FPGA芯片预处理后的数据传输至DSP芯片中进行复杂波束合成算法、血流提取与图像处理等高级算法，DSP芯片处理完的数据量已变得很小，可通过USB2.0或EMAC（网口）直接传给PC机，大大减小了传输给PC机的数据量，从而大大减少了对PC机的传输协议和接口性能的要求。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种用于电子产品的振动激励器及电子产品 | 2020-05-08 | 485 |
| 一种提高线性度的相位补偿方法及系统 | 2020-05-08 | 395 |
| 一种基于聚偏氟乙烯（PVDF）压电薄膜的结构健康监测装置及方法 | 2020-05-08 | 543 |
| 一种用于高速精密拉削加工涡轮盘榫槽的夹具系统及加工方法 | 2020-05-11 | 942 |
| 测量神经各向异性弹性性质的弹性成像方法及装置 | 2020-05-11 | 235 |
| 一种基于闭环控制技术的智能气囊头盔系统 | 2020-05-11 | 851 |
| 基于非接触式电导传感器的水肥一体机配肥系统及其控制方法 | 2020-05-11 | 652 |
| 微波热声超声双模态成像评估肝脏水分含量的装置和方法 | 2020-05-08 | 944 |
| 一种悬臂梁谐振器的谐振频率检测系统及方法 | 2020-05-08 | 147 |
| 电激励磁悬浮实验装置 | 2020-05-08 | 190 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
