本発明は、コンデンサ素子および非可逆回路素子に係り、特にアイソレータ等の非可逆回路素子を構成するため積層基板内に形成するコンデンサの構造に関する。

受動回路素子の一つとしてコンデンサは電子回路を構成し、各種の電子部品や回路モジュールに組み込まれることがある。 例えば携帯電話機のような移動体通信機器のフロントエンド部には、アンテナからの反射電力を遮断するため、非可逆回路素子（アイソレータ）が設けられる。 このアイソレータは、軟磁性体とこの軟磁性体に所定の角度を持って互いに交差するよう配置される３本の中心導体とからなる磁気回転子と、磁気回転子に直流磁界を印加する磁石と、終端抵抗と、複数の整合用コンデンサとを樹脂ケース内に収容してなる（下記特許文献１および２参照）。 整合用コンデンサは、中心導体と各端子（入力端子、出力端子または終端抵抗を接続する終端端子）との間に一端が接続され、他端がグランドに接続される。

かかるアイソレータは、携帯電話機においてはアンテナと送信用パワーアンプとの間に挿入され、パワーアンプからアンテナへ伝送される送信信号を通過させる一方、アンテナ側から反射されてきた不要電力を遮断する。 アンテナ側からの不要電力は上記終端抵抗で熱エネルギとして消費されることとなるが、この熱を効率よく外部に逃がすことが当該アイソレータの特性を向上させる点で好ましい。 このため特許文献１（特開２００４−２４１９４４）の発明では、終端抵抗とグランド端子電極を特定の配置とすることによって終端抵抗からの放熱性を高めている。

一方、整合用コンデンサは、高いＱ値を得る点から、誘電体基板の両外面に平板状の電極を形成した単板型コンデンサによって構成することが有利である。 しかしながら、単板型コンデンサは、誘電体基板が一層だけであるため十分な容量値を確保するには、誘電体基板（誘電体層）の厚さを薄くするか、誘電体基板の面積を大きくする必要がある。 ところが、誘電体基板を薄くすればコンデンサ素子の機械的強度が低下する。 他方、誘電体基板の面積を大きくすることは、素子の大型化を招く。 単板型コンデンサでなく積層チップコンデンサを用いることも考えられるが、積層チップコンデンサは一般にＱ値が低く、挿入損失が増大するため、非可逆回路素子に用いることが出来ない。

そこで、特許文献２（特開２００３−１７９４０８）の発明では、コンデンサ層（キャパシタ層）とこれを補強する非コンデンサ層（非キャパシタ層）とにより整合用コンデンサを形成している。 非コンデンサ層を補強層として機能させることによって、コンデンサ層を薄く形成して大きな容量値を得るとともに機械的な強度を同時に確保するのである。

特開２００４−２４１９４４号公報

特開２００３−１７９４０８号公報

ところで、上記文献記載の発明は、ともにアイソレータの特性向上を図るものではあるものの、これら文献記載の素子構造では、製造過程に起因するコンデンサの容量値の誤差を解消することは出来ない。

すなわち、誘電体基板を用いてコンデンサを形成する場合、基板表面に電極パターンを印刷し或いは積層基板を構成する各誘電体シートを積層するときに、パターンの印刷ずれやシート間の積層ずれによって対向する電極同士が正確に重なり合うことなく位置ずれを起すことがあり、このため、両電極によって形成されるコンデンサの容量値が本来得られるべき設計値から外れて容量値にばらつきが生じることがある。

このような容量値の誤差は、特に上記のようなアイソレータでは、整合用コンデンサが当該アイソレータの電気的特性に大きな影響を及ぼすことから、これを出来るだけ小さくすることが望ましい。 また、アイソレータに限らずコンデンサを含む他の様々な電子部品においても容量誤差が生じることは当該電子部品の特性上好ましくない。

さらに基板内に内蔵させるコンデンサとして、静電容量を形成する一方側の電極を、互いに電気的に（例えばビアホールで）接続した複数の電極で構成し、これら複数の電極間に、静電容量を形成する他方側の電極を差し挟んだ構造（以下、このような構造を差込型という）が採られることがあり、このような差込型構造を有するコンデンサを基板内に複数内蔵させてコンデンサ素子を形成する場合がある。

図６はこのような差込型電極構造を有するコンデンサ素子の一例を示すものである。 同図に示すようにこのコンデンサ素子は、基板の表裏面を含めて６層の配線層Ｌ１〜Ｌ６を有する積層基板の内部に２つのコンデンサＣ１，Ｃ２を基板の長手方向に並べて形成したもので、基板表面から基板裏面に向け順に第１層（基板表面）Ｌ１、第２層Ｌ２、第３層Ｌ３、…、第６層（基板裏面）Ｌ６とした場合に、基板の一端部側に設けた第一のコンデンサＣ１は、第２層Ｌ２に設けた容量電極１１と、この容量電極１１とビアホールＶ（以下、単にビアという）を通じて電気的に接続し略同電位とした第４層Ｌ４に設けた容量電極１２によってコンデンサの一方の電極（第一電極）を構成するとともに、第３層Ｌ３に設けた容量電極１３と、この容量電極１３とビアＶを通じて電気的に接続された第５層Ｌ５に設けた容量電極１４によってコンデンサＣ１の他方の電極（第二電極）を構成してなる。

そして、この第一コンデンサＣ１は、第２層Ｌ２の容量電極１１と第４層Ｌ４の容量電極１２との間に第３層Ｌ３の容量電極１３が差し挟まれるように、また第３層Ｌ３の容量電極１３と第５層Ｌ５の容量電極１４との間に第４層Ｌ４の容量電極１２が差し挟まれるように配置する。 これら電極間に差し挟まれた容量電極（以下、差込電極という）１２，１３が、誘電体層（絶縁層）を介して上下に隣り合う相手方（第一電極又は第二電極）の電極と対向し、これにより第２層Ｌ２の容量電極１１と第３層Ｌ３の容量電極１３との間、第３層Ｌ３の容量電極１３と第４層Ｌ４の容量電極１２との間、並びに第４層Ｌ４の容量電極１２と第５層Ｌ５の容量電極１４との間にそれぞれ静電容量を形成することが出来る。

また、基板の他端部側に設けた第二コンデンサＣ２も、上記第一コンデンサＣ１と同様の電極構造を有する。 すなわち、互いにビアＶで接続された第２層に設けた容量電極２１と第４層に設けた容量電極２２とで第一電極を、同じく互いにビアＶで接続された第３層に設けた容量電極１３と第５層に設けた容量電極１４とで第二電極をそれぞれ構成し、第３層の容量電極１３を第２層の容量電極２１と第４層の容量電極２２との間に差し込むとともに、第４層の容量電極２２を第３層の容量電極１３と第５層の容量電極１４との間に差し込んでそれぞれ静電容量を形成する。

尚、上記第３層の容量電極１３と第５層の容量電極１４は、第一コンデンサＣ１と第二コンデンサＣ２とで共通の（ひと続きの連続した／１枚の）電極となっている。 またこの例では、第二電極１３，１４をグランド側（コールドエンド側）電極として、第一電極１１，１２を信号入力側（ホットエンド側）の電極として使用することを想定している。 基板表面（第１層）Ｌ１および基板裏面（第６層）Ｌ６にはそれぞれ外部電極１５，２５；１６を設け、これら外部電極１５，２５，１６の各々にビアＶを介して上記第一電極１１，１２と第二電極１３，１４をそれぞれ接続してある。

ところで、このような差込型構造を有するコンデンサ素子にあっても、上記積層ずれに伴う問題は依然として解決することは出来ず、基板内に内蔵された上記コンデンサＣ１，Ｃ２に容量のばらつきが生じ得る。

しかしながら一方において、上記のように複数のコンデンサを内蔵したコンデンサ素子では、複数あるコンデンサの各々の容量値に変動があっても、それら各コンデンサ間の容量差が一定に保たれれば、当該素子の特性上さほど問題とならない場合がある。 例えば、上記アイソレータでは、各整合用コンデンサの容量値に変動が生じてもそれらの間の容量差が一定であれば、磁気回転子に印加される直流磁界の強度を調整することでインピーダンスを調整することが出来る。 したがって、層ずれに伴う容量変動が生じた場合には、各コンデンサの容量差さえ一定に保たれていれば、磁気回転子に印加される直流磁界を調整することで当該アイソレータ素子としての特性を満足させることが出来るのである。

したがって、本発明の目的は、積層基板に設けられる電極間の位置ずれに起因したコンデンサ容量のばらつきを低減することにあり、特に上記差込型の電極構造を有するコンデンサを複数内蔵した素子においてコンデンサ間の容量差の変動を抑える点にある。

前記課題を解決し目的を達成するため、本発明に係るコンデンサ素子は、積層基板に内蔵された２以上のコンデンサを備えたコンデンサ素子であって、前記２以上のコンデンサはいずれも、基板の積層方向に間隔を隔てて配置されかつ互いに電気的に接続された２以上の電極を含む第一電極と、当該第一電極の電極間に差し込まれるように配置されて当該第一電極との間に静電容量を形成する第二電極とを含み、前記２以上のコンデンサのうちの第一のコンデンサの第二電極と、第二のコンデンサの第二電極とが、前記積層基板の同一の配線層に設けられており、かつ前記第一電極の電極間への差込方向が同一方向である。

本発明のコンデンサ素子は、差込型の電極構造を有する複数のコンデンサを備えるものあるが、これらのコンデンサ間で、第一電極間に差し挟まれる第二電極を同一の配線層に配置しかつ電極（第一電極）の差込方向を同一の方向とした。 より具体的には、例えば第一電極を構成する複数の電極をこれらの電極の一端部において層間接続手段（例えばビアホール）によって電気的に接続する一方、当該第一電極の他端部側から上記第二電極を差し込むように配置して第一電極と第二電極との間に静電容量を形成する。 そして、上記２以上のコンデンサにおいて当該第二電極の差込方向を同一の方向とする。

このように素子内に含まれる複数のコンデンサ間で、同一の配線層に配置される差込電極（第二電極）の差込方向を同一方向とすれば、積層基板に層ずれが生じた場合にも、複数のコンデンサの容量値が同じように変動（増加又は減少）することとなり、各コンデンサの容量値の差は略一定に保たれる。

また上記コンデンサ素子は、積層基板の表面に設けられかつ第一のコンデンサの第一電極または第二電極に電気的に接続された第一コンデンサ用外部電極と、同じく積層基板の表面に設けられかつ第二のコンデンサの第一電極または第二電極に電気的に接続された第二コンデンサ用外部電極とをさらに備え、これら第一コンデンサ用外部電極と第二コンデンサ用外部電極とを互いに平面形状が異なるものとしても良い。

このように外部電極の平面形状を異なるものとすれば、第一コンデンサの容量と第二コンデンサの容量が異なる場合にも、コンデンサ素子の外観を視覚的に捉えるだけで各コンデンサを容易に識別することが可能となり、実装時等の利便性を高め、接続の誤りを防ぐことが出来る。 尚、「平面形状が異なる」とは、平面からの見たときの形を違うものとするほか、例えば両外部電極の大きさを変えるようにして良い。

また上記コンデンサ素子では、積層基板の表面に設けられかつ第一のコンデンサの第一電極または第二電極に電気的に接続された第一コンデンサ用外部電極と、同じく積層基板の表面に設けられかつ第二のコンデンサの第一電極または第二電極に電気的に接続された第二コンデンサ用外部電極とをさらに備え、第一コンデンサ用外部電極と第二コンデンサ用外部電極とを、平面から見た場合に、当該外部電極が接続された第一電極または第二電極より外方に突出しない大きさとすることが望ましい。

外部電極と基板内部に配された第一電極または第二電極（コンデンサを形成する相手方の電極）との間に不要な静電容量が形成されることを防ぐためである。

本発明に係る非可逆回路素子は、信号が入力される入力端子と、信号が出力される出力端子と、これら入力端子および出力端子間に設けられた磁気回転子と、当該磁気回転子に直流磁界を印加する磁石と、一端が前記磁気回転子に電気的に接続され、他端がグランドに電気的に接続された１以上の整合用コンデンサとを備えた非可逆回路素子であって、前記整合用コンデンサのうち少なくとも１つを上記本発明に係るコンデンサ素子としたものである。

非可逆回路素子（例えばアイソレータ）において整合用コンデンサは、当該素子の電気的特性を決定するのに重要な役割を果たすが、上記のように整合用コンデンサとして上記本発明のコンデンサ素子を使用すれば、整合用コンデンサ間の容量差のばらつきの無い又は少ない良好な電気的特性を有する非可逆回路素子を歩留り良く製造することが可能となる。 尚、層ずれ等により各コンデンサに生じた容量値の誤差による影響は、前に述べたように、磁気回転子に印加される直流磁界の強度を調整することで解消することが可能であり、これにより当該アイソレータ素子に対する要求特性を満足させることが出来る。

非可逆回路素子には、アイソレータのほか、例えばサーキュレータ等が含まれる。 また上記本発明に係るコンデンサ素子は、コンデンサの単体素子として構成されていても良いし、非可逆回路素子以外の様々な電子部品・回路モジュールに含まれた形態であっても構わない。

本発明によれば、差込型電極構造を有するコンデンサを複数内蔵したコンデンサ素子においてコンデンサ間の容量差のばらつきを低減することが出来る。

本発明の他の目的、特徴および利点は、図面を参照しつつ述べる以下の本発明の実施の形態の説明により明らかにする。 尚、各図中、同一の符号は同一又は相当部分を示す。

図１は、本発明の一実施形態に係るコンデンサ素子を示すものである。 同図に示すようにこのコンデンサ素子は、前記図６に示したコンデンサ素子と同様に、基板表裏面を含め６層の配線層を有する積層基板の内部に２つのコンデンサＣ１１，Ｃ１２を基板の長手方向に並べて形成したものであり、基板の一端部側に設けた第一のコンデンサＣ１１は、第２層Ｌ２に設けた容量電極５１と、この容量電極５１とビアＶを通じて電気的に接続し略同電位とした第４層Ｌ４に設けた容量電極５２とによってコンデンサＣ１１の一方の電極（第一電極／ホットエンド側）を構成するとともに、第３層Ｌ３に設けた容量電極５３と、この容量電極５３とビアＶを通じて電気的に接続された第５層Ｌ５に設けた容量電極１４によってコンデンサＣ１１の他方の電極（第二電極／コールドエンド側）を構成してなる。

またこの第一コンデンサＣ１１は、第２層Ｌ２の容量電極５１と第４層Ｌ４の容量電極５２との間に第３層Ｌ３の容量電極５３が差し挟まれるように、また第３層Ｌ３の容量電極５３と第５層Ｌ５の容量電極１４との間に第４層Ｌ４の容量電極５２が差し挟まれるように配置する。 より具体的には、第２層Ｌ２の容量電極５１と第４層Ｌ４の容量電極５２とをこれら電極５１，５２の一端部側においてビアＶにより電気的に接続し、当該ビアＶを設けていない電極他端部側から当該電極５１，５２の間に第３層Ｌ３の容量電極５３を差し込むように配置する。 また、第３層Ｌ３の容量電極５３と第５層Ｌ５の容量電極１４についても同様に、これら電極５３，１４を一端部側においてビアＶにより接続するとともに、ビアＶを設けていない他端部側から第４層Ｌ４の容量電極５２を差し込むように配置する。

そして、これら電極間に差し挟まれた容量電極（差込電極）５２，５３が、誘電体層（絶縁層）を介して上下に隣り合う相手方（第一電極又は第二電極）の電極と対向し、これにより第２層Ｌ２の容量電極５１と第３層Ｌ３の容量電極５３との間、第３層Ｌ３の容量電極５３と第４層Ｌ４の容量電極５２との間、並びに第４層Ｌ４の容量電極５２と第５層Ｌ５の容量電極１４との間にそれぞれ静電容量が形成する。

また、基板の他端部側に設けた第二コンデンサＣ１２も、上記第一コンデンサＣ１１と同様の電極構造を有する。 すなわち、互いにビアＶで接続された第２層Ｌ２に設けた容量電極６１と第４層Ｌ４に設けた容量電極６２とで第一電極（ホットエンド側電極）を、同じく互いにビアＶで接続された第３層Ｌ３に設けた容量電極６３と第５層Ｌ５に設けた容量電極１４とで第二電極（コールドエンド側電極）をそれぞれ形成する。 そして、第３層Ｌ３の容量電極６３を、第２層Ｌ２の容量電極６１と第４層Ｌ４の容量電極６２との間にビアＶを設けていない側から差し込むように、また第４層Ｌ４の容量電極６２を、第３層Ｌ３の容量電極６３と第５層Ｌ５の容量電極１４との間にビアＶを設けていない側から差し込むようにそれぞれ配置する。

これにより、第２層Ｌ２の容量電極６１と第３層Ｌ３の容量電極６３との間、第３層Ｌ３の容量電極６３と第４層Ｌ４の容量電極６２との間、並びに第４層Ｌ４の容量電極６２と第５層Ｌ５の容量電極１４との間にそれぞれ静電容量を形成する。 尚、第５層Ｌ５に設けた容量電極１４は、前記図６に示したコンデンサ素子と同様に、第一コンデンサＣ１１と第二コンデンサＣ１２とで共通の（連続した１枚の）電極により構成してある。

さらに基板表面Ｌ１および基板裏面Ｌ６にはそれぞれ外部電極５５，６５；１６を設け、これら外部電極５５，６５；１６の各々に対しビアＶを介して上記第一電極５１，５２；６１，６２と第二電極５３，６３，１４をそれぞれ接続する。 またこれら外部電極５５，６５；１６のうち、基板表面Ｌ１に設けたホットエンド側の外部電極５５，６５は、図２に示すように互いに平面形状が異なるものとしてある。 これは第一コンデンサＣ１１と第二コンデンサＣ１２とで容量を異ならせたときに一見して視覚的に両コンデンサＣ１１，Ｃ１２を識別できるようにするためである。 尚、当該ホットエンド側の両外部電極５５，６５は、例えば図７に示すように同一の形状であっても当該形状を非対称な形状とすれば両コンデンサを識別することは可能であるから、本発明では外部電極をこのような構造としても良い。

本実施形態の素子構造によれば、同一の配線層に設けられた容量電極が同一方向に差し込まれた形態となっているから、配線層に層ずれが生じ、これにより第一・第二各コンデンサＣ１１，Ｃ１２の容量値に変動が生じたとしても両コンデンサＣ１１，Ｃ１２の容量値の差はほとんど変わることがなく略一定に保たれる。

より具体的に述べれば、第３層Ｌ３の容量電極５３，６３は、第一コンデンサＣ１１と第二コンデンサＣ１２とについて共に、第２層Ｌ２と第４層Ｌ４の容量電極５１，５２；６１，６２に対して図１の左から右方向へ差し込まれた形となっている。 また、第４層Ｌ４の容量電極５２，６２は共に、第３層Ｌ３と第５層Ｌ５の容量電極５３，１４；６３，１４に対して逆に図１の右から左方向へ差し込まれた形となっている。

したがって、例えば第３層の配線層Ｌ３が図１の左方向へ層ずれを起した場合には、第一コンデンサＣ１１と第二コンデンサＣ１２の双方について、当該第３層Ｌ３の容量電極５３，６３と第２層Ｌ２の容量電極５１，６１との間に形成される静電容量と、当該第３層Ｌ３の容量電極５３，６３と第４層Ｌ４の容量電極５２，６２との間に形成される静電容量とが減少することとなり、両コンデンサＣ１１，Ｃ１２の静電容量は減少するが、それらの差は略同一に保たれる。 他の配線層（例えば第２層Ｌ２や第４層Ｌ４が右方向へ層ずれを起した場合）が層ずれを起した場合も同様である。

一方、前記従来の素子構造（図６）では、例えば第３層Ｌ３が図６の右方向へ層ずれを起した場合、第一コンデンサＣ１の容量は減少するが、第二コンデンサＣ２の容量は逆に増加し、他の層についても同様に層ずれが生じた場合には両コンデンサＣ１，Ｃ２の容量差が大きく変動することとなる。

図３は、前記図６に示す構造を有する従来のコンデンサ素子と、上記図１に示す本実施形態のコンデンサ素子とについて素子内の各コンデンサＣ１，Ｃ２：Ｃ１１，Ｃ１２の容量値の測定を行った結果を示すものである。 これら測定を行った素子は、基板構造を６層の配線層を有するＬＴＣＣ（低温同時焼成セラミックス）基板とし、各容量電極はＡｇペーストにより形成し、絶縁層の厚さは１層あたり４０μｍ（基板の表面および裏面の絶縁層は８０μｍ）、容量電極の厚さは８μｍとした。 各コンデンサの容量の設計値は、図３（ｃ）に示すように第一コンデンサＣ１，Ｃ１１が１３．６０ｐＦ、第二コンデンサＣ２，Ｃ１２が１３．０５ｐＦであり、両コンデンサの容量値の差は０．５５ｐＦである。 また測定は、２７００個の製作品のうち従来構造と本願構造のそれぞれについて４０個のサンプルを抜き取り、ＬＣＲメータにより行った。

同図に示す表から明らかなように本発明の素子構造（図１（ｂ））では、従来構造（図１（ａ））に較べ、容量値が最小値および最大値のいずれについても設計値に近く、特に第一・第二両コンデンサの容量値の差の平均が本発明の構造の方が設計値に近く、ばらつきが少ないことが分かる。

電極の配置構造は、図１に示した例に限られず、他にも様々な態様をとることが可能である。 図４は本発明における電極の配置例を示す模式図であり、図中、水平方向のラインはコンデンサを形成する電極を、垂直方向のラインは各電極を接続するビアを示している。 本発明における各コンデンサは、例えば同図（ａ）に示すように第二電極が１枚の電極からなり、ビアで接続された上下２枚の電極からなる第一電極の間に単純に第二電極が差し込まれた形態となっていても良いし、同図（ｂ）に示すように第二電極も上下に間隔を隔てて配された２枚の電極からなり、第一電極と第二電極とが相互に差込構造を有していても良い。 また、上記実施形態や図４（ｂ）以降に示す例のように、被差込電極（差込電極が差し込まれこれを挟む電極）が同時に差込電極となっていても良い。

さらに、同図（ｃ）に示すように差込電極および当該電極が差し込まれる被差込電極がそれぞれ複数あっても良いし、同図（ｄ）に示すように基板内に配されるコンデンサを３個以上備えることも出来る。 また同図（ｅ）に示すように、基板内に備えられる複数のコンデンサが互いに異なる電極構造を有する（図（ｅ）以外にも様々に異なる電極構造の組み合わせであって勿論良い）などその他種々の電極構造を採用することが可能である。

尚、いずれの構造にあっても本発明に従い、同一の配線層に配置される差込電極の差込方向は同一方向（ある配線層に着目した場合に、当該配線層に配置された差込電極が同一方向に差し込まれた形態）とするが、当該素子内に含まれるコンデンサあるいは容量電極のすべてについて完全に同一方向とする必要は必ずしもなく、一部に異なる方向に差し込まれた電極を含む素子構造を本発明は排除するものではない。 このような素子構造であっても、差込方向を同一方向とした部分については上記本発明の作用効果を得ることが出来るからである。

図５は、本発明の他の実施形態に係る非可逆回路素子（アイソレータ）を示す回路図である。 このアイソレータは、従来から知られたアイソレータと同様に、信号が入力される入力端子７１と、信号が出力される出力端子７２と、これら入力端子７１および出力端子７２間に設けられた磁気回転子７４と、磁気回転子７４に直流磁界を印加する磁石（図示せず）と、終端端子７３に接続された終端抵抗７８と、一端が前記磁気回転子７４に電気的に接続されとともに他端がグランドに電気的に接続された３個の整合用コンデンサ７５，７６，７７とを備えるが、従来のアイソレータと異なり、整合用コンデンサ７５〜７７を前記実施形態に係るコンデンサ素子により構成したものである。

尚、前記実施形態に係るコンデンサ素子では、２つのコンデンサ（第一コンデンサＣ１１，第二コンデンサＣ１２）を備えるが、前記実施形態では同様にして３つ以上のコンデンサを含む素子を形成することも可能である。 したがって、上記アイソレータでは、例えば３つのコンデンサを備えたコンデンサ素子を本発明に従い形成してこれら３つのコンデンサをそれぞれ上記整合用コンデンサ７５，７６，７７としても良いし、あるいは例えば２つのコンデンサを備えたコンデンサ素子を本発明に基づいて形成し、これら２つのコンデンサを上記整合用コンデンサ７５，７６，７７のいずれか２つとして残りの整合用コンデンサを単独のコンデンサ素子として構成しても良い。

アイソレータにおいて整合用コンデンサ７５〜７７は、当該アイソレータの周波数特性を決定するのに重要な役割を果たすが、上記のように整合用コンデンサ７５〜７７として本実施形態のコンデンサ素子を使用すれば、各整合用コンデンサ７５〜７７間の容量差を略一定に保って良好な電気特性を有するアイソレータを歩留り良く製造することが可能となる。 さらに上記本発明のアイソレータによれば、１つの基板に２個又は３個のコンデンサを内蔵することにより、整合用コンデンサを別々の素子として形成し搭載した場合と比較して整合用コンデンサ全体として占める容積を小さくすることが可能となり、アイソレータの小型化を図ることが出来る利点がある。 また、部品点数が少なくなることにより、アイソレータの製造工程数の減少にも寄与する。

以上、本発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。 例えば、基板の種類（ＬＴＣＣのほか無機セラミック系積層基板や有機系積層基板等）や基板の積層数、絶縁層および電極の構成材料、基板・電極の形成方法（サブトラクティブ法、セミアディティブ法、フルアディティブ法等）は特に限定されない。 また本発明は、コンデンサの単体素子、アイソレータやサーキュレータのような非可逆回路素子のほか、コンデンサを基板に含んだ各種の電子部品・機能モジュールに広く適用することが可能である。

本発明の一実施形態に係るコンデンサ素子を示す断面図である。

上記実施形態に係るコンデンサ素子の平面図である。

（ａ）は従来の差込型構造を有するコンデンサ素子について容量値を測定した結果を示す図表、（ｂ）は上記実施形態の差込型構造を有するコンデンサ素子について容量値を測定した結果を示す図表、（ｃ）は素子内の各コンデンサの設計値を示す図表である。

（ａ）から（ｅ）はそれぞれ本発明のコンデンサ素子における電極の配置例を示す模式図である。

本発明の別の実施形態に係る非可逆回路素子（アイソレータ）を示す回路図である。

従来の差込型電極構造を有するコンデンサ素子の一例を示す断面図である。

上記実施形態に係るコンデンサ素子の外部電極に関する変形例を示す平面図である。

符号の説明

１４，５１，６１ 容量電極 １６，５５，６５ 外部電極 ５２，５３，６２，６３ 差込電極 ７１ 入力端子 ７２ 出力端子 ７３ 終端端子 ７４ 磁気回転子 ７５，７６，７７ 整合用コンデンサ Ｃ１１，Ｃ１２ コンデンサ Ｌ１〜Ｌ６ 配線層 Ｖ ビアホール