本発明は、コンデンサ素子および非可逆回路素子に係り、特にアイソレータ等の非可逆回路素子を構成するため積層基板内に形成するコンデンサの構造に関する。

受動回路素子の一つとしてコンデンサは電子回路を構成し、各種の電子部品や回路モジュールに組み込まれることがある。 例えば携帯電話機のような移動体通信機器のフロントエンド部には、アンテナからの反射電力を遮断するため、非可逆回路素子（アイソレータ）が設けられる。 このアイソレータは、軟磁性体とこの軟磁性体に所定の角度を持って互いに交差するよう配置される３本の中心導体とからなる磁気回転子と、磁気回転子に直流磁界を印加する磁石と、終端抵抗と、複数の整合用コンデンサとを樹脂ケース内に収容してなる（下記特許文献１および２参照）。 整合用コンデンサは、中心導体と各端子（入力端子、出力端子または終端抵抗を接続する終端端子）との間に一端が接続され、他端がグランドに接続される。

かかるアイソレータは、携帯電話機においてはアンテナと送信用パワーアンプとの間に挿入され、パワーアンプからアンテナへ伝送される送信信号を通過させる一方、アンテナ側から反射されてきた不要電力を遮断する。 アンテナ側からの不要電力は上記終端抵抗で熱エネルギとして消費されることとなるが、この熱を効率よく外部に逃がすことが当該アイソレータの特性を向上させる点で好ましい。 このため特許文献１（特開２００４−２４１９４４）の発明では、終端抵抗とグランド端子電極を特定の配置とすることによって終端抵抗からの放熱性を高めている。

一方、整合用コンデンサは、高いＱ値を得る点から、誘電体基板の両外面に平板状の電極を形成した単板型コンデンサによって構成することが有利である。 しかしながら、単板型コンデンサは、誘電体基板が一層だけであるため十分な容量値を確保するには、誘電体基板（誘電体層）の厚さを薄くするか、誘電体基板の面積を大きくする必要がある。 ところが、誘電体基板を薄くすればコンデンサ素子の機械的強度が低下する。 他方、誘電体基板の面積を大きくすることは、素子の大型化を招く。 単板型コンデンサでなく積層チップコンデンサを用いることも考えられるが、積層チップコンデンサは一般にＱ値が低く、挿入損失が増大するため、非可逆回路素子に用いることが出来ない。

そこで、特許文献２（特開２００３−１７９４０８）の発明では、コンデンサ層（キャパシタ層）とこれを補強する非コンデンサ層（非キャパシタ層）とにより整合用コンデンサを形成している。 非コンデンサ層を補強層として機能させることによって、コンデンサ層を薄く形成して大きな容量値を得るとともに機械的な強度を同時に確保するのである。

特開２００４−２４１９４４号公報

特開２００３−１７９４０８号公報

ところで、上記文献記載の発明は、ともにアイソレータの特性向上を図るものではあるものの、これら文献記載の素子構造では、製造過程に起因するコンデンサの容量値の誤差を解消することは出来ない。

すなわち、誘電体基板を用いてコンデンサを形成する場合、基板表面に電極パターンを印刷し或いは積層基板を構成する各誘電体シートを積層するときに、パターンの印刷ずれやシート間の積層ずれによって対向する電極同士が正確に重なり合うことなく位置ずれを起すことがあり、このため、両電極によって形成されるコンデンサの容量値が本来得られるべき設計値から外れて容量値にばらつきが生じることがある。

このような容量値の誤差は、特に上記のようなアイソレータでは、整合用コンデンサが当該アイソレータの電気的特性に大きな影響を及ぼすことから、これを出来るだけ小さくすることが望ましい。 さらにアイソレータに限らずコンデンサを含む他の様々な電子部品においても、容量誤差が生じることは当該電子部品の特性上好ましくない。

したがって、本発明の目的は、積層基板に設けられる電極間の位置ずれに起因したコンデンサ容量の誤差を低減する点にある。

前記課題を解決し目的を達成するため、本発明に係るコンデンサ素子は、積層基板の厚さ方向に間隔を隔てて配置されかつ互いに電気的に接続された２以上の容量電極を含む第一電極と、前記２以上の容量電極のうち前記積層基板の厚さ方向に隣り合う２つの容量電極の間に配置されて前記第一電極との間に静電容量を形成する第二電極とを備えたコンデンサ素子であって、前記第二電極は、前記積層基板の厚さ方向に間隔を隔てて配置されかつ互いに電気的に接続された２つの容量電極を少なくとも含む。

静電容量（コンデンサ）を形成する一方の側の電極を電気的に（例えばビアホールで）接続した複数（例えば２枚）の電極で構成しこれら複数の電極の間に、静電容量を形成する他方の側の電極を差し挟んだ構造として基板内にコンデンサを形成することがある（以下、このような構造を差込型という）。 一方、積層基板を用いてコンデンサを形成する場合には、電極パターンの印刷ずれや誘電体シートの積層ずれ等によって電極が位置ずれを起し、コンデンサの容量値に誤差（ばらつき）が生じることがある。

本発明者は、かかる容量値のばらつきを減らす方法を種々検討する中で積層基板内に備えられる電極の電界強度を解析し、これに基づいて積層基板内のコンデンサ、特に上記差込型コンデンサにおける容量のばらつきを低減する電極構造を案出するに至った。

すなわち本発明では、上記差込型コンデンサにおいて第一電極に含まれる２つの容量電極間に差し挟まれた第二電極の容量電極を互いに電気的に接続された複数の電極により構成する。

既存の差込型コンデンサでは、コンデンサを形成する一方の電極（第一電極）に含まれる１組の電極間に、コンデンサを形成する他方の電極（第二電極）に含まれる１枚の電極が差し挟まれる形態となっており、このような構造では、当該差し挟まれる電極に電界が集中する（他の電極と比較して強い電界が生じる）ことを上記解析によって本発明者は確認した。

これに対し、当該差し挟まれる電極を複数とした上記本発明の構造によれば、当該差し挟まれる電極への電界の集中が緩和されて積層ずれや印刷ずれ等によって電極が位置ずれを起した場合にもその影響が少なくなり、当該コンデンサの容量変動を小さく抑えることが可能となる。 尚、この点については図面に基づいて後に更に述べる。

また、上記本発明のコンデンサ素子では、第二電極に含まれる２つの容量電極同士の間隔が、互いに対向して前記静電容量が形成される第一電極の容量電極と第二電極の容量電極との間の間隔より大きくなるように各電極を配置することが好ましい。

上記差し挟まれる電極（第二電極に含まれる容量電極）のうちの１つが位置ずれを起した場合に、容量形成を行う電極（第一電極に含まれる前記２つの容量電極のうちの一方の電極）ではない、本来容量形成を意図しない他の電極（第一電極に含まれる前記２つの容量電極のうちの他方の電極）との間に容量が形成され、これによって当該コンデンサの容量値の変動が生じることを防ぐためである。

また本発明に係る非可逆回路素子は、信号が入力される入力端子と、信号が出力される出力端子と、これら入力端子および出力端子間に設けられた磁気回転子と、当該磁気回転子に直流磁界を印加する磁石と、一端が前記磁気回転子に電気的に接続され、他端がグランドに電気的に接続された１以上の整合用コンデンサとを備えた非可逆回路素子であって、前記整合用コンデンサのうち少なくとも１つを上記本発明に係るコンデンサ素子とした。

非可逆回路素子（例えばアイソレータ）において整合用コンデンサは、当該素子の電気的特性を決定するのに重要な役割を果たすが、上記のように整合用コンデンサとして上記本発明のコンデンサ素子を使用すれば、整合用コンデンサの容量誤差の少ない良好な電気的特性を有する非可逆回路素子を構成することが出来る。

尚、当該非可逆回路素子には、アイソレータのほか、例えばサーキュレータ等が含まれる。 また上記本発明に係るコンデンサ素子は、コンデンサの単体素子として構成されていても良いし、非可逆回路素子以外の様々な電子部品・回路モジュールに含まれた形態であっても構わない。

本発明によれば、積層基板に設けられる電極間の位置ずれに起因したコンデンサ容量の誤差を低減することが出来る。

本発明の他の目的、特徴および利点は、図面を参照しつつ述べる以下の本発明の実施の形態の説明により明らかにするが、実施形態の説明に先立ちその前提となる従来の差込型電極構造を有するコンデンサ素子についてまず説明し、その後、この素子との対比において本発明の実施形態について述べる。 尚、各図中、同一の符号は同一又は相当部分を示す。

図１は差込型電極構造を有する従来のコンデンサ素子の一例を示すものである。 同図に示すようにこのコンデンサ素子は、基板の表裏面を含めて８層の配線層を有する積層基板の内部にコンデンサを内蔵させたもので、これら配線層を基板表面から基板裏面に向け順に第１層（基板表面）Ｌ１、第２層Ｌ２、第３層Ｌ３、…、第８層（基板裏面）Ｌ８とした場合に当該コンデンサは、第３層Ｌ３に設けた容量電極１４と、この容量電極１４とビアホールＶ（以下、単にビアという）を通じて電気的に接続し略同電位とした第５層Ｌ５に設けた容量電極１１によってコンデンサの一方の電極（第一電極）を構成する一方、第４層Ｌ４に設けた容量電極２１と、この容量電極２１とビアＶを通じて電気的に接続された第６層Ｌ６に設けた容量電極２４によってコンデンサの他方の電極（第二電極）を構成したものである。

またこのコンデンサ素子は、第３層Ｌ３の容量電極１４と第５層Ｌ５の容量電極１１との間に第４層Ｌ４の容量電極２１が差し挟まれるように、さらに第４層Ｌ４の容量電極２１と第６層Ｌ６の容量電極２４との間に第５層Ｌ５の容量電極１１が差し挟まれるように配置する。 より具体的には、第３層Ｌ３の容量電極１４と第５層Ｌ５の容量電極１１は、これら電極の一端部側においてビアＶによって電気的に接続され、ビアＶを設けていない電極他端部側から第４層Ｌ４の容量電極２１が差し込まれるように配置されている。 また、第４層Ｌ４の容量電極２１と第６層Ｌ６の容量電極２４についても同様に、これらの電極は一端部側においてビアＶによって電気的に接続され、ビアＶを設けていない電極他端部側から第５層Ｌ５の容量電極１１が差し込まれる形となっている。

そしてこれら電極間に差し挟まれた容量電極１１，２１（以下、差込電極という）が、誘電体層（絶縁層）を介して上下に隣り合う相手方（第一電極又は第二電極）の電極と対向し、これにより第３層Ｌ３の容量電極１４と第４層Ｌ４の容量電極２１との間、第４層Ｌ４の容量電極２１と第５層Ｌ５の容量電極１１との間、並びに第５層Ｌ５の容量電極１１と第６層Ｌ６の容量電極２４との間にそれぞれ静電容量が形成される。 尚、基板表面（第１層）Ｌ１および基板裏面（第８層）Ｌ８にはそれぞれ外部電極２５，１５を設け、これら外部電極２５，１５の各々にビアＶを介して上記第一電極と第二電極をそれぞれ接続してある。

一方、図２は本発明の一実施形態に係るコンデンサ素子を示す断面図である。 この実施形態の素子では、前記従来のコンデンサ素子と同様に８層の配線層Ｌ１〜Ｌ８を有する積層基板にコンデンサを内蔵させたものであるが、当該コンデンサの一方の電極である第一電極を、互いにビアＶによって電気的に接続された第２層Ｌ２、第５層Ｌ５および第６層Ｌ６にそれぞれ設けた容量電極１４，１２，１３により構成する一方、当該第一電極の相手方の電極となってコンデンサを形成する第二電極を、互いにビアＶによって電気的に接続された第３層Ｌ３、第４層Ｌ４および第７層Ｌ７にそれぞれ設けた容量電極２２，２３，２４により構成したものである。

そして、これら容量電極のうち第二電極に属する第３層Ｌ３と第４層Ｌ４の電極２２，２３を、第一電極に属する第２層Ｌ２と第５層Ｌ５の電極１４，１２の間に差し挟まれるように、かつ、電極の端部位置が揃うように（どちらかの電極が突出しないように）配置するとともに、第一電極に属する第５層Ｌ５と第６層Ｌ６の電極１２，１３を、第二電極に属する第４層Ｌ４と第７層Ｌ７の電極２３，２４の間に差し挟まれるようにかつ同様に端部位置が揃うように配置してあり、これにより第２層Ｌ２の電極１４と第３層Ｌ３の電極２２との間、第４層Ｌ４の電極２３と第５層Ｌ５の電極１２との間、並びに第６層Ｌ６の電極１３と第７層Ｌ７の電極２４との間にそれぞれ静電容量を形成した。

つまり、本実施形態では、第一電極および第二電極の容量電極について上記図１に示したコンデンサ素子と同様の差込構造を有するが、コンデンサを形成する相手方の電極間に差し挟まれる差込電極１１ａ，２１ａを、基板の厚さ方向に隣り合いかつ互いにビアＶで接続された２枚の電極１２，１３；２２，２３によって構成したのである。 尚、上記差込電極１１ａ（１２，１３）および差込電極２１ａ（２２，２３）は、本実施形態のように端部位置が揃うようにそれぞれ構成することが望ましいが、本発明では必ずしもこの実施形態のように差込電極の端部を完全に揃える必要はなく、いずれかの電極が突出している構造も本発明の範囲内である。

さらに本実施形態では、上記差込電極１１ａ，２１ａを構成する２つの電極１２，１３；２２，２３の間の間隔ｔ0を、容量を形成する電極間の間隔ｔ1より大きくしてある。 これは、当該差込電極内の電極同士が相対的に位置ずれを起し、電極先端位置がずれた（どちらかの電極が左右方向に突出した）場合に、本来容量形成を意図しない電極との間に容量が形成され、これによって当該コンデンサの容量値の変動が生じることを防ぐためである。 より具体的には、例えば第３層Ｌ３の電極２２が図の左方に位置ずれした場合にはこの電極２２と、容量形成を本来予定してない第５層Ｌ５の電極１２との間に容量結合が生じる可能性があるが、差込電極の間隔ｔ0を広くしておくことで、この不必要に形成される容量を減らすことが出来る。

本発明者は、上記のような差込型構造を有するコンデンサ素子の電界強度の解析を行った。 図３および図４はその解析結果を示すものであり、図３は差込電極１１が１枚の場合（従来構造）、図４は差込電極２１ａを２枚の電極２２，２３に分けた場合（本願構造）である。 またこれらの図においてハッチングを施した領域は電界強度が５×１０ ⁶ 〔Ｖ／ｍ〕未満の部分を、網掛けハッチングを施した領域は電界強度が５×１０ ⁶ 〔Ｖ／ｍ〕以上７×１０ ⁶ 〔Ｖ／ｍ〕未満の部分を、黒く塗りつぶした領域は電界強度が７×１０ ⁶ 〔Ｖ／ｍ〕以上の部分をそれぞれ示している。

これらの図から明らかなように、差込電極１１が１枚である従来の構造（図３）では、当該差込電極１１に電界が集中し、他の電極に較べ強い電界が生じていることが分かる。 これに対し差込電極２１ａを２枚の電極２２，２３により構成した本発明に基づく構造（図４）では、差込電極２１ａへの電界の集中が緩和され、当該差込電極２１ａの電界は他の電極と同程度の強度に抑えられていることが分かる。

したがって、上記図１に示す従来の素子構造では、容量を形成する差込電極１１，２１に電界が集中するため、この電極１１，２１あるいはこの電極１１，２１と容量を形成する相手方の電極１４，２４が位置ずれを起すと、容量の変動が大きくなる。 一方、上記図２に示す本実施形態の素子構造によれば、差込電極１１ａ，２１ａを含め、容量を形成するすべての電極が同程度の低い電界強度となるため、位置ずれによる容量変動を小さく抑えることが出来る。

電極の配置構造は、図２に示した例に限られず、様々な態様をとることが可能である。 例えば図５は本発明における電極の配置例を示す模式図であり、各図中、水平方向のラインはコンデンサを形成する電極を、垂直方向のラインは各電極を接続するビアを示している。 この図に示すように本発明では、第一電極と第二電極の一方のみが差込電極を備えていても良いし（例えば同図（ａ），（ｂ），（ｄ））、第一電極と第二電極の両方が差込電極を備えていても構わない（例えば同図（ｃ），（ｅ））。 また第一電極と第二電極のいずれか一方または双方に２以上の差込電極を備えることも出来る（例えば同図（ｄ），（ｅ））。 さらに前記実施形態では、第一電極用の外部電極と、第二電極用の外部電極とをそれぞれ基板の表裏反対側の面に設けたが、これら外部電極を同一側の面（基板表面又は裏面）に設けても良い。 この場合、第一・第二各電極から外部電極に接続されるビアは図５（ｂ）に示すように同一方向に延びることとなる。

図６は、本発明の他の実施形態に係る非可逆回路素子（アイソレータ）を示す回路図である。 このアイソレータは、従来から知られたアイソレータと同様に、信号が入力される入力端子３１と、信号が出力される出力端子３２と、これら入力端子３１および出力端子３２間に設けられた磁気回転子３４と、磁気回転子３４に直流磁界を印加する磁石（図示せず）と、終端端子３３に接続された終端抵抗３８と、一端が前記磁気回転子３４に電気的に接続されとともに他端がグランドに電気的に接続された３個の整合用コンデンサ３５，３６，３７とを備えるが、従来のアイソレータと異なり、整合用コンデンサ３５〜３７を前記実施形態に係るコンデンサ素子により構成したものである。

アイソレータにおいて整合用コンデンサ３５〜３７は、当該アイソレータの周波数特性を決定するのに重要な役割を果たすが、上記のように整合用コンデンサ３５〜３７として本実施形態のコンデンサ素子を使用すれば、整合用コンデンサ３５〜３７の容量誤差の少ない良好な電気的特性を有するアイソレータを構成することが出来る。

以上、本発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。 例えば、基板の種類（有機系積層基板、ＬＴＣＣほか無機セラミック系積層基板等）や基板の積層数、絶縁層および電極の構成材料、基板・電極の形成方法（サブトラクティブ法、セミアディティブ法、フルアディティブ法等）は特に限定されない。 また本発明は、コンデンサの単体素子、アイソレータやサーキュレータのような非可逆回路素子のほか、コンデンサを基板に含んだ各種の電子部品・機能モジュールに広く適用することが可能である。

従来の差込型電極構造を有するコンデンサ素子の一例を示す断面図である。

本発明の一実施形態に係るコンデンサ素子を示す断面図である。

従来の差込型電極構造を有するコンデンサ素子における電界強度分布を示す図である。

本発明を適用した差込型電極構造を有するコンデンサ素子における電界強度分布を示す図である。

本発明のコンデンサ素子における電極の配置例を示す模式図である。

本発明の一実施形態に係る非可逆回路素子（アイソレータ）を示す回路図である。

符号の説明

１１，２１，１１ａ，２１ａ 差込電極 １２，１３，１４，２２，２３，２４ 容量電極 １５，２５ 外部電極 ３１ 入力端子 ３２ 出力端子 ３３ 終端端子 ３４ 磁気回転子 ３５，３６，３７ 整合用コンデンサ Ｌ１〜Ｌ８ 配線層 Ｖ ビアホール