技术领域
[0001] 本
申请涉及雷达回波模拟器领域，具体而言，涉及一种雷达回波模拟器。
背景技术
[0002] 现阶段，调频连续波雷达(Frequency Modulated Continuous Wave，简称为FMCW)由于其体积小、成本低、宽带高、灵敏度高等优点，在
汽车雷达中被广泛采用。77GHz的FMCW雷达发射
信号带宽可以达到4GHz，基于模拟延迟线的模拟回波模拟器难以达到4GHz的带宽；要实现4GHz的带宽，基于传统数字射频存储(Digital radio frequency memory，简称为DRFM)技术的数字回波模拟器要求
模数转换器(Analog-to-Digital Converter，简称为ADC)的
采样率高于8Gsps，实现成本高、难度大。
[0003] 针对上述的问题，目前尚未提出有效的解决方案。实用新型内容
[0004] 本申请
实施例提供了一种雷达回波模拟器，以至少解决由于在采用基于传统数字射频存储(DRFM)技术的数字回波模拟器接收高频信号时要求ADC具备较高的采样
频率造成的实现成本高、难度大的技术问题。
[0005] 根据本申请实施例的一个方面，提供了一种雷达回波模拟器，包括：下
变频器，用于将接收到的
射频信号进行下变频处理，得到中频信号；
分频器，与下变频器连接，用于降低中频信号的带宽；
信号处理电路，与分频器连接，用于对降低带宽之后的中频信号进行处理，得到中频回波信号；
倍频器，设置在上变频器和信号处理电路之间，并分别与上变频器和信号处理电路连接，用于增加中频回波信号的带宽；上变频器，与倍频器连接，用于对增加带宽之后的中频回波信号进行上变频处理，得到回波信号。
[0006] 可选地，雷达回波模拟器还包括：接收模
块，与下变频器连接，用于接收射频信号；发送模块，与上变频器连接，用于发送回波信号。
[0007] 可选地，信号处理电路包括：模数转换器，与分频器和
存储器连接，用于将降低带宽之后的中频信号由
模拟信号转换为
数字信号；存储器，与模数转换器连接，用于对中频信号进行存储；处理器，与模数转换器和存储器连接，用于对中频信号进行处理，得到中频回波信号；
数模转换器，与处理器和存储器连接，用于将中频回波信号由数字信号转换为模拟信号。
[0008] 可选地，雷达回波模拟器还包括：本机
振荡器，与下变频器和上变频器连接。
[0009] 根据本申请实施例的另一方面，还提供了另一种雷达回波模拟器，包括：下变频器，用于将接收到的射频信号进行下变频处理，得到中频信号；分频器，与下变频器连接，用于降低中频信号的带宽；信号处理电路，与分频器连接，用于对降低带宽之后的中频信号进行处理，得到中频回波信号。
[0010] 可选地，信号处理电路包括：模数转换器，与分频器和存储器连接，用于将降低带宽之后的中频信号由模拟信号转换为数字信号；存储器，与模数转换器连接，用于对中频信号进行存储；处理器，与模数转换器和存储器连接，用于对中频信号进行处理，得到中频回波信号；
数模转换器，与处理器和存储器连接，用于将中频回波信号由数字信号转换为模拟信号。
[0011] 可选地，雷达回波模拟器还包括：接收模块，与下变频器连接，用于接收射频信号；本机振荡器，与下变频器连接。
[0012] 根据本申请实施例的再一方面，还提供了另一种雷达回波模拟器，包括：信号处理电路，用于对接收到的中频信号进行处理，得到中频回波信号；倍频器，设置在上变频器和信号处理电路之间，并分别与上变频器和信号处理电路连接，用于增加中频回波信号的带宽；上变频器，与倍频器连接，用于对增加带宽之后的中频回波信号进行上变频处理，得到回波信号。
[0013] 可选地，信号处理电路包括：模数转换器，用于将中频信号由模拟信号转换为数字信号；存储器，与模数转换器连接，用于对中频信号进行存储；处理器，与模数转换器和存储器连接，用于对中频信号进行处理，得到中频回波信号；数模转换器，与处理器和存储器连接，用于将中频回波信号由数字信号转换为模拟信号。
[0014] 可选地，雷达回波模拟器还包括：发送模块，与上变频器连接，用于发送回波信号；本机振荡器，与上变频器连接。
[0015] 在本申请提供了一种雷达回波模拟器，包括：下变频器，用于将接收到的射频信号进行下变频处理，得到中频信号；分频器，与下变频器连接，用于降低中频信号的带宽；信号处理电路，与分频器连接，用于对降低带宽之后的中频信号进行处理，得到中频回波信号；倍频器，设置在上变频器和信号处理电路之间，并分别与上变频器和信号处理电路连接，用于增加中频回波信号的带宽；上变频器，与倍频器连接，用于对增加带宽之后的中频回波信号进行上变频处理，得到回波信号。通过在传统数字射频存储(DRFM)技术
基础上，在模拟下变频单元后加入分频器，
输入信号的瞬时带宽依据分频器的分频比成比例降低，达到了降低对ADC的采样率及带宽的要求的目的，从而实现了降低ADC的实现成本和难度的技术效果，进而解决了由于在采用基于传统数字射频存储(DRFM)技术的数字回波模拟器接收高频信号时要求ADC具备较高的
采样频率造成的实现成本高、难度大的技术问题。
附图说明
[0016] 此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0017] 图1是根据本申请实施例的一种雷达回波模拟器的结构图；
[0018] 图2是根据本申请实施例的另一种雷达回波模拟器的结构图；
[0019] 图3是根据本申请实施例的一种信号处理电路的结构图；
[0020] 图4是根据本申请实施例的另一种雷达回波模拟器的结构图；
[0021] 图5是根据本申请实施例的一种回波模拟器结构示意图；
[0022] 图6是根据本申请实施例的另一种回波模拟器结构示意图；
[0023] 图7是根据本申请实施例的另一种雷达回波模拟器的结构图；
[0024] 图8是根据本申请实施例的一种信号处理电路的结构图；
[0025] 图9是根据本申请实施例的另一种雷达回波模拟器的结构图；
[0026] 图10是根据本申请实施例的另一种雷达回波模拟器的结构图；
[0027] 图11是根据本申请实施例的一种信号处理电路的结构图；
[0028] 图12是根据本申请实施例的另一种雷达回波模拟器的结构图。
具体实施方式
[0029] 为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0030] 需要说明的是，本申请的
说明书和
权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何
变形，意图在于
覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0031] 图1是根据本申请实施例的一种雷达回波模拟器的结构图，如图1所示，该雷达回波模拟器包括：
[0032] 下变频器10，用于将接收到的射频信号进行下变频处理，得到中频信号。
[0033] 根据本申请的一个可选的实施例，下变频器为
混频器的一种，在接收机中如果经过混频后得到的中频信号比原始信号低，那么此种混频方式叫做下变频。下变频的目的是为了降
低信号的
载波频率或者是直接去除载波频率得到基带信号。
[0034] 分频器12，与下变频器10连接，用于降低中频信号的带宽。
[0035] 在本申请的一些可选的实施例中，分频器12与下变频器10连接，通过分频器12分频，输入信号的瞬时带宽依据分频器12的分频比成比例降低，比如，采用1:8分频器，则输入信号的4GHz瞬时带宽经过分频器12后，带宽降为500MHz，大大降低了对ADC的采样率及带宽的要求，并且随着ADC采样率的降低，数据带宽也相应地缩减，降低了对数字信号存储和数字信号处理的要求。降低了ADC的实现难度和实现成本。
[0036] 信号处理电路14，与分频器12连接，用于对降低带宽之后的中频信号进行处理，得到中频回波信号。
[0037] 可选地，信号处理电路14用于对降低带宽后的中频信号进行处理，得到所需的信号，在本色实施例中，经过信号处理电路14，得到中频回波信号。
[0038] 倍频器16，设置在上变频器18和信号处理电路14之间，并分别与上变频器18和信号处理电路14连接，用于增加中频回波信号的带宽。
[0039] 根据本申请的一个可选的实施例，在经过分频器12对中频信号进行降低带宽处理后，相应的还需要在雷达回波模拟器中增加一个倍频器16，需要说明的是，经过倍频器16对中频回波信号的合成处理，
输出信号的带宽与下变频器10输出的中频信号的初始带宽一致。
[0040] 上变频器18，与倍频器连16接，用于对增加带宽之后的中频回波信号进行上变频处理，得到回波信号。
[0041] 根据本申请的一个可选的实施例，上变频器是另一种混频器，上变频器用于将具有一定频率的输入信号，变换成具有更高频率的输出信号，在接收机中，如果经过混频后得到的中频信号比原始信号频率高，那么此种混频方式就是上变频。
[0042] 上述装置，通过在传统数字射频存储(DRFM)技术基础上，在模拟下变频单元后加入分频器，输入信号的瞬时带宽依据分频器的分频比成比例降低，达到了降低对ADC的采样率及带宽的要求的目的，从而实现了降低ADC的实现成本和难度的技术效果。
[0043] 图2是根据本申请实施例的另一种雷达回波模拟器的结构图，如图2所示，该雷达回波模拟器还包括：
[0044] 接收模块20，与下变频器10连接，用于接收射频信号。
[0045] 发送模块22，与上变频器18连接，用于发送回波信号。
[0046] 根据本申请的一个可选的实施例，接收模块20和发送模块22分别用于接收和发送高频信号，可以是一种天线装置。
[0047] 图3是根据本申请实施例的一种信号处理电路的结构图，如图3所示，该信号处理电路包括：
[0048] 模数转换器140，与分频器12和存储器142连接，用于将降低带宽之后的中频信号由模拟信号转换为数字信号。
[0049] 模数转换器140用于将连续变化的模拟信号转换为离散的的数字信号。
[0050] 存储器142，与模数转换器140连接，用于对中频信号进行存储。
[0051] 处理器144，与模数转换器140和存储器142连接，用于对中频信号进行处理，得到中频回波信号。
[0052] 数模转换器146，与处理器144和存储器142连接，用于将中频回波信号由数字信号转换为模拟信号。
[0053] 数模转换器146实现的功能与模数转换器140实现的功能相反，用于将数字信号转换为模拟信号。
[0054] 图4是根据本申请实施例的另一种雷达回波模拟器的结构图，如图4所示，雷达回波模拟器还包括：
[0055] 本机振荡器24，与下变频器10和上变频器18连接。
[0056] 本机振荡器24又叫本地振荡器，它实际上是一个自激
正弦波振荡器。它的作用是产生一个比接收信号高一个中频率(37MHz)的高频等幅正弦波信号，并把这个振荡信号注入混频器，与高频信号混合后获得中频信号。
[0057] 图5是根据本申请实施例的一种传统基于数字射频存储(DRFM)技术的回波模拟器结构示意图，如图5所示，该数回波模拟器包括：下变频器50、模数转换器52、存储计算模块54、数模转换器56、上变频器58、接收模块510、发送模块512及本机振荡器514。
[0058] 图6是根据本申请实施例的一种回波模拟器结构示意图，如图6所示，该回波模拟器包括：下变频器60、分频器62、模数转换器64、存储计算模块66、数模转换器68、倍频器610、上变频器612、接收模块614、发送模块616，本机振荡器618。
[0059] 由图6和图5可以看出，图6所示回波模拟器相对于图5所示回波模拟器的区别在于，在传统基于数字射频存储(DRFM)技术的回波模拟器架构的基础上，在下变频器后端加入分频器，在上变频器前端相应加入倍频器，输入信号的瞬时带宽依据分频器的分频比成比例降低，比如，采用1:8分频器，则输入信号的4GHz瞬时带宽经过分频器12后，带宽降为500MHz，大大降低了对ADC的采样率及带宽的要求，并且随着ADC采样率的降低，数据带宽也相应地缩减，降低了对数字信号存储和数字信号处理的要求。降低了ADC的实现难度和实现成本。此外，采用图6所示回波模拟器，还存在以下优点：
[0060] 延时范围不受限制，能提供连续的距离
位置仿真；能产生时变距离多普勒目标，模拟复杂运动轨迹；能模拟多个目标；对ADC/DAC芯片的采样率和带宽要求低，对于接收的信号的带宽也不受限制，信号的带宽可以大于4GHz。
[0061] 图7是根据本申请实施例的另一种雷达回波模拟器的结构图，如图7所示，该雷达回波模拟器包括：
[0062] 下变频器70，用于将接收到的射频信号进行下变频处理，得到中频信号。
[0063] 分频器72，与下变频器70连接，用于降低中频信号的带宽。
[0064] 在本申请的一些可选的实施例中，分频器72与下变频器70连接，通过分频器72分频，输入信号的瞬时带宽依据分频器72的分频比成比例降低，比如，采用1:8分频器，则输入信号的4GHz瞬时带宽经过分频器72后，带宽降为500MHz，大大降低了对ADC的采样率及带宽的要求，并且随着模数转换器(ADC)采样率的降低，数据带宽也相应地缩减，降低了对数字信号存储和数字信号处理的要求。降低了模数转换器(ADC)的实现难度和实现成本。
[0065] 信号处理电路74，与分频器72连接，用于对降低带宽之后的中频信号进行处理，得到中频回波信号。
[0066] 图8是根据本申请实施例的一种信号处理电路的结构图，如图8所示，该信号处理电路包括：
[0067] 模数转换器740，与分频器72和存储器742连接，用于将降低带宽之后的中频信号由模拟信号转换为数字信号。
[0068] 存储器742，与模数转换器740连接，用于对中频信号进行存储.
[0069] 处理器744，与模数转换器740和存储器742连接，用于对中频信号进行处理，得到中频回波信号。
[0070] 数模转换器746，与处理器744和存储器742连接，用于将中频回波信号由数字信号转换为模拟信号。
[0071] 图9是根据本申请实施例的另一种雷达回波模拟器的结构图，如图9所示，该雷达回波模拟器包括：
[0072] 接收模块76，与下变频器70连接，用于接收射频信号。
[0073] 本机振荡器78，与下变频器70连接。
[0074] 需要说明的是，图7至图9所示实施例的优选实施方式可以参见图1所示实施例的相关描述，此处不再赘述。
[0075] 图10是根据本申请实施例的另一种雷达回波模拟器的结构图，如图10所示，该雷达回波模拟器包括：
[0076] 信号处理电路80，用于对接收到的中频信号进行处理，得到中频回波信号。
[0077] 倍频器82，设置在上变频器84和信号处理电路80之间，并分别与上变频器84和信号处理电路80连接，用于增加中频回波信号的带宽。
[0078] 根据本申请的一个可选的实施例，在经过分频器72对中频信号进行降低带宽处理后，相应的还需要在雷达回波模拟器中增加一个倍频器82，需要说明的是，经过倍频器82对中频回波信号的合成处理，输出信号的带宽与下变频器输出的中频信号的初始带宽一致。
[0079] 上变频器84，与倍频器82连接，用于对增加带宽之后的中频回波信号进行上变频处理，得到回波信号。
[0080] 图11是根据本申请实施例的一种信号处理电路的结构图，如图11所示，该信号处理电路80包括：
[0081] 模数转换器800，用于将中频信号由模拟信号转换为数字信号。
[0082] 存储器802，与模数转换器800连接，用于对中频信号进行存储。
[0083] 处理器804，与模数转换器800和存储器802连接，用于对中频信号进行处理，得到中频回波信号。
[0084] 数模转换器806，与处理器804和存储器802连接，用于将中频回波信号由数字信号转换为模拟信号。
[0085] 图12是根据本申请实施例的另一种雷达回波模拟器的结构图，如图12所示，该雷达回波模拟器包括：
[0086] 发送模块86，与上变频器84连接，用于发送回波信号。
[0087] 本机振荡器88，与上变频器84连接。
[0088] 需要说明的是，图10至图12所示实施例的优选实施方式可以参见图1所示实施例的相关描述，此处不再赘述。
[0089] 上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
[0090] 在本申请的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
[0091] 在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些
接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
[0092] 所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0093] 以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
