技术领域
[0001] 本
发明涉及
图像处理技术领域，更进一步涉及图像压缩技术领域中的一种基于
多核处理器HyperX平台实现5/3小波变换的方法。本发明利用多核处理器HyperX平台独特的通信模式和高度并行的处理架构，并行低功耗地实现5/3小波变换，解决了小波变换速度慢，开发难度高，功耗大的问题，本发明可用于对各种数字设备的图像压缩编码及视频数据的网络传输等领域。
背景技术
[0002] 小波变换已经广泛应用于
信号分析、图像处理、
模式识别、医学成像与诊断、数字
水印等领域，尤其在图像压缩
算法中发挥重要作用。联合图像专家组推出的JPEG2000图像压缩标准和太空数据系统咨询委员会推出的CCSDS图像压缩标准都使用了离散提升小波变换。基于离散提升小波变换算法的图像压缩系统出现在学术、科研以及工业等领域，而研究这些算法的高效实现一直是各领域面临的重要任务之一。
图形处理单元GPU、通用
信号处理器DSP、现场可编程
门阵列FPGA等都已经被用于实现高效的小波变换。图形处理单元GPU和通用信号处理器DSP的速度高，开发难度低，但是功耗较高；
现场可编程门阵列FPGA功耗低，但是开发难度高，为了快速实现小波变换的高速、低功耗处理，本发明使用基于多核处理器HyperX的平台
加速小波变换。
[0003] 西安
电子科技大学在其
申请的
专利“基于FPGA的多级复用小波变换器”(专利申请号：CN201310476968.7，公开号：CN103533357A)中公开了一种基于FPGA的多级复用小波变换器。该小波变换器包括第一级行变换器、第一级列变换器、时分复用行变换器、时分复用列变换器、小波系数分离器和中间缓存器。该小波变换器技术主要解决了变换器大部分时间空闲，没有充分利用的问题。该专利技术仍然存在的不足是，数据的行变换处理结束之后，才能进行列处理，数据要反复地与全局内存交互，处理速度慢，而且现有FPGA器件工作
频率越高，
稳定性越差，开发难度高，开发周期长。
[0004] 西安电子科技大学在其申请的专利“一种用GPU通过分
块实现快速小波变换的方法”(专利申请号：CN201310055242.6，公开号：CN103198451A)中公开了一种用GPU通过分块实现快速小波变换的方法。该方法将数据分块并行处理,包括拷贝原始图像、数据分块、数据扩展、拷贝数据到共享内存、行变换、列变换、取消数据扩展、拷贝变换后数据到主机内存的步骤。该方法主要解决了
现有技术小波变换速度慢的问题，通过将数据分块，避免了数据与全局内存的交互，提高了图像并行处理的速度。但是，该专利技术仍然存在的不足是，将数据按块从内存读取，频繁地址跳变导致数据读入速度变慢，而且使用图形处理单元GPU实现小波变换，开发难度较高，功耗较大。
发明内容
[0005] 本发明的目的在于克服上述已有技术的不足，提出一种基于多核处理器HyperX平台实现5/3小波变换的方法，利用平台独特的通信模式和高度并行的处理架构，按行读取原始数据，分段扩展后发送给多个并行处理单元，在并行处理单元中组成图像块后进行5/3小波变换，开发周期短，复杂度低。
[0006] 本发明通过预存上一个图像块的数据扩展边缘，减少数据的重复传输，提高传输速度；通过按行读取原始数据，减少地址跳变提高数据读取速度；通过在每个并行处理单元PE中对图像数据块的进行5/3小波变换提高数据的
访问速度，避免了图像数据反复与全局内存的交互；通过图像块与图像块的并行提高了整幅图像的处理速度。
[0007] 为实现上述目的，本发明的步骤包括如下：
[0008] (1)转化原始图像的格式：
[0009] (1a)从图像集中选取一幅后缀为.png格式的原始图像，将该原始图像转化为后缀为.txt格式的文件；
[0010] (1b)在双倍速率同步动态随机
存储器DDR中，分配两块全局内存A和B；
[0011] (1c)将后缀为.txt格式的文件中的原始图像数据拷贝至全局内存A中；
[0012] (2)按行读取数据：
[0013] (2a)在多核处理器HyperX平台的数据读取单元上，创建一个数组C；
[0014] (2b)多核处理器HyperX平台的数据读取单元，从全局内存A中依次读取一行数据，将所读取的行数据存入数组C中；
[0015] (3)发送左右边缘扩展后的数据段：
[0016] (3a)将数组C中的行数据分成M个数据段，每个数据段的长度是N，其中M表示5/3小波变换并行处理单元的总数；
[0017] (3b)将每个数据段向左右各延伸两个
像素，对处于原行数据两端不能延伸的数据段，则以边缘的像素为中心，镜像复制像素，扩展两个像素，扩展后的数据段长度变为(N+4)；
[0018] (3c)将扩展后的数据段依次发送给多核处理器HyperX平台的各个并行处理单元，每个数据段发送给对应的一个并行处理单元；
[0019] (4)判断是否是第一次接收数据块，若是，则执行步骤(5)，否则，执行步骤(6)；
[0020] (5)判断接收行数是否等于34，若是，则执行步骤(7)，否则，执行步骤(2)；
[0021] (6)判断接收行数是否等于32，若是，则执行步骤(7)，否则，执行步骤(2)；
[0022] (7)组成数据块：
[0023] (7a)多核处理器HyperX平台的每个并行处理单元，顺序接收数据段组成数据块；
[0024] (7b)在多核处理器HyperX平台的并行处理单元中创建一个数组E，用于存储数据块的最后四行边缘数据；
[0025] (8)扩展上下边缘：
[0026] (8a)如果数据块是多核处理器HyperX平台的并行处理单元接收的第一个数据块，则对称扩展上边缘；
[0027] (8b)如果数据块是多核处理器HyperX平台的并行处理单元接收的最后一个数据块，则对称扩展下边缘；
[0028] (8c)如果数据块不是多核处理器HyperX平台的并行处理单元接收的第一个数据块和最后一个数据块，则将数组E中的数据添加到数据块的最前面，实现扩展数据块的上下边缘；
[0029] (8d)用扩展后数据块的最后四行数据更新数组E；
[0030] (9)5/3小波变换：
[0031] (9a)多核处理器HyperX平台的并行处理单元对扩展后的图像块进行5/3小波处理；
[0032] (9b)删除图像块的上下各两行数据、左右各删除两列数据，得到5/3小波变换后大小为N*32个像素分为四个子带块的图像数据块，其中，N表示图像数据块的列数，*表示相乘操作；
[0033] (10)发送数据至接收单元：
[0034] (10a)将多核处理器HyperX平台每个并行处理单元第一个子带块的一行数据，发送至多核处理器HyperX平台中的接收单元；
[0035] (10b)依次发送所有并行处理单元第一个子带块中的一行数据；
[0036] (10c)依次发送所有并行处理单元第一个子带块中的其余行数据；
[0037] (10d)依次发送另外三个子带块的行数据；
[0038] (11)按行写入全局内存：
[0039] (11a)在多核处理器HyperX平台接收单元上创建数组F；
[0040] (11b)多核处理器HyperX平台接收单元，接收从并行处理单元发送的第一个子带的第一个数据段，将接收的数据段写入数组F；
[0041] (11c)依次接收所有并行处理单元发送的第一个子带的第一个数据段，将接收的数据段写入数组F；
[0042] (11d)将数组F中的数据写入全局内存B中；
[0043] (11e)依次将第一个子带的其余数据段写入全局内存B中；
[0044] (11f)依次将其余三个子带的所有数据段写入全局内存B中；
[0045] (12)判断是否所有的图像数据块均写入全局内存，若是，则执行步骤(13)，否则，执行步骤(2)；
[0046] (13)将全局内存中的数据拷贝到主机
硬盘：
[0047] (13a)将全局内存B中的数据写入后缀为.txt格式的文件中；
[0048] (13b)将后缀为.txt格式的文件拷贝到主机硬盘中。
[0049] 本发明与现有技术相比较，具有如下优点：
[0050] 第一，由于本发明利用基于多核处理器HyperX的平台，可以实现高性能低功耗的并行
数据处理，克服了现有技术中利用图形处理单元GPU实现小波变换功耗较高的问题，使得本发明中多核处理器HyperX平台上每个并行处理单元的功耗仅为25mW，降低了5/3小波变换的功耗；同时克服了利用现场可编程门阵列FPGA实现小波变换开发难度大，开发周期长，复杂度低的问题，使得本发明的开发难度低，开发周期短。
[0051] 第二，由于本发明通过步骤(3)、步骤(4)、步骤(5)、步骤(6)、步骤(7)、步骤(8)、步骤(9)将原始图像的每行数据切割成数据段，发送至多核处理器HyperX平台上的各个并行处理单元中，在每个并行处理单元中组成图像数据块，对图像数据块进行5/3小波变换，克服了现有技术中利用现场可编程门阵列FPGA先对数据进行行变换再进行列变换，导致数据反复与全局内存交互的问题，使得本发明提高了数据的访问速度，从而提高了总体处理速度。
[0052] 第三，本发明通过步骤(3)、步骤(4)、步骤(5)、步骤(6)、步骤(7)、步骤(8)、步骤(9)将原始图像的每行数据切割成数据段，发送至多核处理器HyperX平台上的各个并行处理单元中，在每个并行处理单元中组成图像数据块，对图像数据块进行5/3小波变换，克服了现有技术中利用现场可编程门阵列FPGA对整幅图像进行5/3小波变换，导致并行度不高的问题，使得本发明提高了图像块与图像块的并行度，从而提高了整幅图像的处理速度。
[0053] 第四，由于本发明从双倍速率同步动态随机存储器DDR中按行读取原始数据，克服了现有技术中利用图形处理单元GPU按块读取原始数据时频繁跳变地址导致原始数据读取缓慢的问题，使得本发明提高了原始数据的读取速度。
[0054] 第五，由于本发明在并行处理单元中存储图像块的部分数据，来扩展下一个数据块的上下边缘，克服了现有技术中利用图形处理单元GPU实现小波变换需要重复传输扩展的上下边缘数据的问题，使得本发明避免了扩展数据的重复传输，提高了传输速度。
附图说明
[0056] 图2是本发明的数据分段及扩展数据段左右边缘图；
[0057] 图3是本发明的各个扩展数据段发送至各个并行处理单元的示意图；
[0058] 图4是本发明的各个并行处理单元中的数据块与原始图像数据的示意图；
[0059] 图5是本发明的同一个并行处理单元处理的不同数据块关系的示意图。
具体实施方式
[0060] 下面结合附图对本发明做详细的描述。
[0061] 参照附图1，对本发明的实现步骤做详细的描述。
[0062] 步骤1，转化原始图像的格式。
[0063] 从图像集中选取一幅后缀为.png格式的原始图像，将该原始图像转化为后缀为.txt格式的文件。
[0064] 在双倍速率同步动态随机存储器DDR中分配两块全局内存A和B。
[0065] 将后缀为.txt格式的文件中的原始图像数据拷贝至全局内存A。
[0066] 步骤2，按行读取数据。
[0067] 在多核处理器HyperX平台的数据读取单元上，创建两个数组C，并初始化为0。
[0068] 多核处理器HyperX平台的数据读取单元，使用函数MPX_DDR2_Read从全局内存A中依次读取一行数据，将所读取的行数据存入数组C中。
[0069] 步骤3，发送左右边缘扩展后的数据段。
[0070] 将数组C中的行数据平均分为M个数据段，每个数据段的长度为N，计算公式如下：
[0071]
[0072] 其中，W表示原始图像的宽度，M表示小波变换并行处理单元的总数。
[0073] 将每个数据段像左右各扩展两个像素，对处于原行数据两端不能延伸的数据段，则以边缘的像素为中心，镜像复制像素，扩展两个像素，扩展后的数据段长度变为(N+4)。
[0074] 参照附图2，将长度为W的一行数据平均分为M个数据段，每段的长度是N，经过左右边缘扩展，扩展后的数据段长度变为(N+4)。
[0075] 将扩展后的M个数据段依次顺序发送给M个并行处理单元，每个数据段发送给对应的一个并行处理单元。每一行数据分成M个数据段发送给M个并行处理单元的顺序是对应的，第一行的第一个数据段发送给第一个并行处理单元，第一行的第二个数据段发送给第二个并行处理单元，依次类推，第一行的第k个数据段发送给第k个并行处理单元；第二行的第一个数据段发送给第一个并行处理单元，第二行的第二个数据段发送给第二个并行处理单元，依次类推，第二行的第k个数据段发送给第k个并行处理单元。
[0076] 参照附图3，第c行的第一个数据段扩展后发送给第一个并行处理单元，第c行的第二个数据段扩展后发送给第二个并行处理单元；依次类推，第c行的第k个数据段扩展后发送给第k个并行处理单元。
[0077] 步骤4，对于每个并行处理单元，判断是否是第一次接收数据段，若是，则执行步骤(5)，否则，执行步骤(6)；
[0078] 步骤5，判断接收行数是否等于34，若是，则执行步骤(7)，否则，执行步骤(2)。
[0079] 步骤6，判断接收行数是否等于32，若是，则执行步骤(7)；否则，则执行步骤(2)。如果已接收数据段是原图像最后一行中的数据段，则不需要接收到32行，就可直接执行步骤(7)。
[0080] 步骤7，组成数据块。
[0081] 对于多核处理器HyperX平台的每个并行处理单元，如果是第一个次接收数据段，则顺序接收34个数据段段组成一个数据块，如果不是第一次接收数据段，则接收32个数据段组成一个数据块。
[0082] 在多核处理器HyperX平台的并行处理单元中创建一个数组E，并初始化为0，用于存储数据块的最后四行边缘数据。对于并行处理单元只在处理第一个数据块时创建数组，处理第二个数据块的时候，不再需要重复创建数组。
[0083] 步骤8，扩展上下边缘。
[0084] 如果数据块是多核处理器HyperX平台的并行处理单元接收的第一个数据块，则对称扩展上边缘；如果数据块是多核处理器HyperX平台的并行处理单元接收的最后一个数据块，则对称扩展下边缘；如果数据块不是并行处理单元接收的第一个数据块和最后一个数据块，则将数组E中的数据添加到数据块的最前面，实现扩展数据块的上下边缘。如果扩展后的数据块的行数不到36行，则以下边缘为中心，镜像复制像素，对称扩展数据块到36行。
[0085] 发送给同一个并行处理单元的多个数据段组成的数据块对应原图像中的一个图像数据块。
[0086] 参照附图4，第一个并行处理单元中的图像块对应原始图像中的X11表示的数据块，第二个并行处理单元中的图像块对应原始图像中的X12表示的数据块，第m个并行处理单元中的图像块对应原始图像中的X1m表示的数据块，依次类推第m个并行处理单元中的图像块对应原始图像中的X1m表示的数据块。第m个并行处理单元中的图像块与X1m不完全相同，与X1m经过边缘扩展后的图像块相同，扩展后图像块的宽(N+4)，高是(K+4)。
[0087] 同一个并行处理单元每次接收K行数据段组成一个数据块，该数据块处理完成后，再接收K行数据段组成数据块，每行数据的各个数据段发送给各个并行处理单元的对应顺序是一样的，因此同一个并行处理单元接受的所有数据块对应在原始图像中的列范围是相同的。
[0088] 参照附图4，X11，X21，Xr1表示的数据块扩展后都在第一个并行处理单元中处理，X11表示的数据块在第一个并行处理单元中扩展后，实现5/3小波变换，依次类推，直至Xr1表示的数据块在第一个并行处理单元中扩展后，实现5/3小波变换。X11的最后二行数据可以用于X21的上边缘扩展，因此将最后两行数据存储用于下一个数据块的上边缘扩展。
[0089] 每个并行处理单元接收的数据块的最后两行数据用于下边缘扩展。
[0090] 参照附图5，每个并行处理单元在第一次接收数据块时，接收了(K+2)数据段，而不是K行数据段，最后多发送的两行数据用于数据块的下边缘扩展，上边缘通过对称扩展实现，最后扩展后数据块的行数是(K+4)。上下边缘扩展后数据块的第(K+3)和第(K+4)行数据和下一个未上下边缘扩展的数据块的前两行数据相同，数据块的第(K+1)行和第(K+2)行可用于下一个数据的上边缘扩展，因此可以预存这第(K+1)行至第(K+4)行数据共四行数据用于第二个数据块的5/3小波变换，避免重复传输这四行数据。从第二个数据块开始，每次接收K行数据，这K行数据中的最后两行用于数据块的下边缘，上边缘的扩展则用预存的上一个数据块四行数据中的前两行数据，扩展后数据块的行数是(K+4)。
[0091] 用扩展后数据块的最后四行数据更新数组E。
[0092] 步骤9，5/3小波变换。
[0093] 多核处理器HyperX平台的并行处理单元对扩展后的图像块进行5/3小波处理，每个并行处理单元对图像块进行5/3小波变换是独立进行变换的，访问各自的内存DMR，任意两个并行处理单元之间的数据访问互不影响，因此多个并行处理单元可以并行进行5/3小波变换。
[0094] 本发明的5/3小波变换实现的二维5/3小波变换，变换过程中数据块只进行提升，不进行对称扩展操作。
[0095] 删除图像块的上下各两行数据、左右各删除两列数据，得到5/3小波变换后大小为N*K个像素分为四个子带块的图像数据块，其中，N表示图像数据块的列数，K表示图像数据块的行数，*表示相乘操作。
[0096] 步骤10，发送数据至接收单元。
[0097] 将多核处理器HyperX平台每个并行处理单元第一个子带块的一行数据，发送至多核处理器HyperX平台中的接收单元。
[0098] 依次发送所有并行处理单元第一个子带块中的一行数据。
[0099] 依次发送所有并行处理单元第一个子带块中的其余行数据。
[0100] 依次发送另外三个子带块的行数据。
[0101] 每个并行处理单元中的一个子带块的一行数据发送至接收单元后，发送一个信号给下一个并行处理单元，下一个并行处理单元才能发送数据。
[0102] 步骤11，按行写入全局内存。
[0103] 在多核处理器HyperX平台接收单元上创建数组F。
[0104] 多核处理器HyperX平台接收单元，接收从并行处理单元发送的第一个子带的第一个数据段，将接收的数据段写入数组F。
[0105] 依次接收所有并行处理单元发送的第一个子带的第一个数据段，将接收的数据段写入数组F。
[0106] 将数组F中的数据写入全局内存B中；
[0107] 步骤12，判断是否所有的图像数据块均写入全局内存，若是，则执行步骤(13)，否则，执行步骤(2)。
[0108] 步骤13，将全局内存中的数据拷贝到主机硬盘。
[0109] 将全局内存B中的数据写入后缀为.txt格式的文件中，将后缀为.txt格式的文件拷贝到主机硬盘中。
