技术领域
[0001] 本
发明用于集成电路设计领域，涉及一种
晶体振荡器，具体涉及一种具有自动检测功能的低功耗、快速起振晶振电路。
背景技术
[0002]
石英晶体振荡器是利用石英晶体的
压电效应制成的一种
谐振器件，由于石英晶体具有非常高的品质因数，因此石英晶体振荡器能够产生
频率准确而稳定的振荡
波形，广泛用于对振荡频率要求较高的钟表、军工、通信等领域。
[0003] 随着近年来通信领域中便携式设备的高速发展，对低功耗低成本的集成电路的设计需求日益突出。在晶振电路的多项设计指标中，起振时间尤为重要，特别是一些要求快速提供时钟来完成初始化集成电路，电路设计者通常采用提高反相
放大器偏置
电流的方法来使输入跨
导管获取更大的跨导进而提高反相放大器的增益，加快晶振电路的起振时间，然而这是以牺牲功耗的方式换取起振时间，并不能解决起振时间与低功耗设计之间的矛盾。在这方面，由杭州中科微
电子有限公司
申请的
专利“可编程调整起振条件的低功耗、快速起振晶体振荡器模
块”采用了自动增益控制环路的方法出色的解决了功耗与起振时间之间的矛盾，本发明从一个不同
角度的出发同样实现了一种具有自动检测功能的低功耗、快速起振晶振电路，在完成晶振快速起振的同时，更加快速的完成低功耗的实现。
发明内容
[0004] 本发明是针对传统晶振电路设计中起振时间与低功耗之间的矛盾，提出了具有自动检测功能的低功耗、快速起振晶振电路，本发明的主要特征在于：
[0005] 所述的电路包括片内集成的由双电流源提供电流的反相放大器、反馈
电阻(Rf)、整形器链、n个
串联的D触发器，以及外接的无源晶体(XTAL)、负载电容网络第一电容(C1)和第二电容(C2)；
[0006] 片内反相放大器的跨导管NMOS管(N1)的栅端连接外接无源晶体(XTAL)的输出端(XTALI)，同时连接第一电容(C1)的一端，第一电容(C1)的另一端接地，NMOS管(N1)的栅端还连接到反馈电阻(Rf)的一端，NMOS管(N1)的源端接地，NMOS管(N1)的漏端连接外接无源晶体(XTAL)的另一输出端(XTALO)，同时连接到第二电容(C2)的一端，第二电容(C2)的另一端接地，NMOS管(N1)的漏端还连接到反馈电阻(Rf)的另一端以及第一负载电流源(IB1)的一端和第二负载电流源(IB2)的一端，第一负载电流源(IB1)和第二负载电流源(IB2)的另一端均接到电源(VDD)，NMOS管(N1)的漏端又连接到整形器链的输入端(IN)，整形器链的输出端(OUT)接到时钟输出端口(CLK)，同时接到n个串联触发器的输入端(CK)，第一D触发器(D1)的数据输入端(D)连接输入端口(Z1)，第一D触发器(D1)的数据输出端(Q)连接第二D触发器(D2)的数据输入端(D)，以此类推，直到第n个D触发器，第n个D触发器的数据输出端(Q)，用来控制第二负载电流源(IB2)电流的开启与关断，这n个D触发器的复位端(RN)均连接到输入端(Z2)。
[0007] 本发明的主要特点在于：
[0008] 1.晶振电路中的反相放大器由双电流源共同提供偏置，其中一路电流源可控，以保证晶振电路在起振时工作在大电流模式，在起振后，其中一个可控电流源关断，使晶振工作在低功耗模式下；
[0009] 2.增加了n个串联的D触发器，D触发器在上电初始阶段完成短暂复位，复位输出控制可控电流源处于导通状态，当晶振电路有时钟产生后，D触发器可以将数据传送到可控电流源，将可控电流源关断，采用多个D触发器串联的目的是防止外界干扰的脉冲
信号改变触发器状态；
[0010] 3.整形器链主要采用了一个AB类的放大器，晶振振荡信号通过隔直
电容耦合到放大器的输入端，且放大器偏置由单独的偏置
电压提供，这样晶振起振时的微弱振荡信号可以被AB类放大器迅速放大并产生时钟。
附图说明
[0011] 图1 本发明提出的一种具有自动检测功能的低功耗、快速起振晶振电路结构示意图；
[0012] 图2 整形器链电路结构示意图。
具体实施方式
[0013] 以下结合附图，详细说明发明公开的一种具有自动检测功能的低功耗、快速起振晶振电路的实施过程。
[0014] 在本发明的
实施例中，如图1所示，电路包括片内集成的由双电流源提供电流的反相放大器、反馈电阻Rf、整形器链、n个串联的D触发器，以及外接的无源晶体XTAL、负载电容网络第一电容C1和第二电容C2。
[0015] 片内反相放大器的NMOS管N1为放大器提供跨导，其作用相当于一个负阻，NMOS管N1的栅端连接外接无源晶体XTAL的输出端XTALI，同时连接第一电容C1的一端，第一电容C1的另一端接地，NMOS管N1的栅端还连接到反馈电阻Rf的一端，反馈电阻Rf的作用是为NMOS管N1的栅端提供直流偏置，NMOS管N1的源端接地，NMOS管N1的漏端连接外接无源晶体XTAL的另一输出端XTALO，同时连接到第二电容C2的一端，第二电容C2的另一端接地，NMOS管N1的漏端还连接到反馈电阻Rf的另一端以及第一负载电流源IB1的一端和第二负载电流源IB2的一端，第一负载电流源IB1和第二负载电流源IB2的另一端均接到电源VDD，NMOS管N1的漏端又连接到整形器链的输入端IN，整形器链的输出端OUT接到时钟输出端口CLK，同时接到n个串联触发器的输入端CK，第一D触发器D1的数据输入端D连接输入端口Z1，第一D触发器D1的数据输出端Q连接第二D触发器D2的数据输入端D，以此类推，直到第n个D触发器Dn，第n个D触发器Dn的数据输出端Q，用来控制第二负载电流源IB2电流的开启与关断，这n个D触发器的复位端RN均连接到输入端Z2。
[0016] 在晶振上电后，复位控制端Z2会有一个快速的复位操作，假设Z2为低电平复位有效，这样所以D触发器都会被复位，输入端Z2在完成触发器复位的操作后
马上变为高电平，所以触发器的复位端不使能，触发器处于正常工作模式，但由于此时并没有时钟提供给触发器，所以每个触发器的输出仍然是复位时的状态输出，假设复位输出数据为低电平，再假设由第n个D触发器所控制的第二电流源IB2处于导通状态，那么晶振电路在完成上电，并对所有D触发器完成复位初始化后，反相放大器是由两个电流源同时提供偏置电流，这样做的好处是，可以提升输入管的跨导，提高放大器的增益，使得晶振电路快速稳定起振。当然，在设计电路过程中，即便是在第二电流源IB2关断仅有第一电流源IB1提供偏置电流的情况下，也要确保晶振电路能够正常起振，这里采用双电流源提供偏置的首要目的就是提高增益，加快起振时间。
[0017] 当晶振起振后，振荡信号输出经过整形器链电路，整形电路的基本电路结构如图2所示，电流源IB通过PMOS管P1，PMOS管P2以及NMOS管N2的镜像作用，镜像到了由PMOS管P3和NMOS管N3组成的AB类放大器的栅端，通过合理的设置偏置电流大小，可以将放大器的直流增益工作在一个可观的状态，晶振振荡信号接到整形器的输入端IN，并通过第三电容C3耦合到PMOS管P3的栅端，同时还通过第四电容C4耦合到NMOS管N3的栅端，放大器输出端接
反相器INV的输入端，反相器INV的输出端接整形器链的输出端口OUT。振荡的正弦信号经过隔直电容输入到AB类放大器的输入端，这样做的好处是，首先晶振输出的振荡信号的直流电压在振荡初始阶段由于电容的隔直作用不会影响到放大器的直流工作状态，而外界为放大器提供偏置电压可以使放大器工作在一个最佳的直流增益状态，可以捕获初始阶段微弱的振荡信号并迅速放大推动后级反相器产生时钟输出，这要比传统单纯经过一连串的反相器整形快得多，因为振荡信号输出若使反相器翻转，一定要振荡信号的摆幅足够大，众所周知，晶振的起振放大过程是很慢的，需要很多次周期的
迭代，才能够放大到推动反相器翻转。因此，通过这种电容耦合并二次放大的方式可以更快速获取晶振时钟并完成后续的操作。
[0018] 在晶振起振并产生时钟后，时钟会发送到D触发器的时钟输入端CK，输入端Z1是一个高电平，当第一个时钟周期的上升沿到达第一触发器D1时，输入端Z1的高电平会传输到第一触发器D1的数据输出端Q，这样第二D触发器D2的输入端D变为高电平，当第二个时钟周期的上升沿到达第二触发器D2时，第二D触发器D2的输入端D的高电平可以传输到第二D触发器D2的数据输出端Q，以此类推，当第n个时钟周期的上升沿传到第n个D触发器时，第n个D触发器的数据输出端Q变为高电平，进而控制第二电流源IB2关断，使晶振电路只由第一电流源IB1提供电流偏置继续工作。在这里“n”的值可以取3~5为最佳，当然也可以根据实际需求灵活选择，这样做的主要目的是防止触发器时钟端因假脉冲对触发器产生误操作，更准确的控制第二电流源IB2的导通与关断。
[0019] 晶振电路在上电初始阶段由双电流源控制完成快速起振之后，在产生时钟的n个周期的时间内，通过寄存器控制自动关断其中一路电流源，迅速的完成了低功耗的操作，使晶振工作在一个更加稳定的低电流状态下，在有助于提高晶振使用寿命的同时，有效解决了晶振电路设计中起振时间与功耗之间的矛盾。
