技术领域
[0001] 本
发明涉及硬件成像的技术领域，具体涉及一种应用于航天
电子系统的实现FPGA硬件资源的多相位选择training方法。
背景技术
[0002] 随着航天项目中越来越多的使用大面阵的图像
传感器，并且也越来越注重电子元器件的国产化，国内公司研发的图像传感器也越来越多的应用在航天项目中。但是，国内公司研发的图像传感器图像输出
信号的时序比较特殊，为多路异步串行信号。该时序的特点是输出的多个串行图像数据信号相互有延迟
相位差，甚至能相差几个bit时钟周期，而且相位差是随机。更特殊的是该图像传感器每个型号、每个芯片输出的串行图像数据信号的相位差也是不同的，也就是需要驱动时序芯片对某图像传感器
输出信号作单独处理后才能采到，此处理过程称作training处理。国内公司推荐的training过程处理方法是通过FPGA上的iodelay资源实现的。但是，iodelay资源只有在V5及V5以上系列的FPGA才有。目前，非常多的航天项目中使用的是有国产可替代型号的V2系列FPGA，V2系列FPGA并没有iodelay这种硬件资源。
[0003] 因此，针对现有的航天项目上需要使用国产V2系列FPGA的芯片，但是V2系列FPGA芯片不具备iodelay资源实现图像传感器的training过程，有必要提供一种专
门针对V2系列FPGA芯片且不需要iodelay资源来实现FPGA硬件资源的多相位选择training的方法。
发明内容
[0004] 针对现有的航天项目上需要使用国产V2系列FPGA的芯片，但是V2系列FPGA芯片不具备iodelay资源实现图像传感器的training过程，本发明
实施例提供一种专门针对V2系列FPGA芯片且不需要iodelay资源来实现FPGA硬件资源的多相位选择training的方法。该方法突破了原始training过程处理方法中对FPGA硬件资源的限制，只要FPGA内DCM和
频率允许就可以完成training处理。
[0005] 该实现FPGA硬件资源的多相位选择training方法的具体方案如下：一种实现FPGA硬件资源的多相位选择training方法，包括步骤S1：通过CMOS图像传感器的SPI
接口发送指令，使图像传感器的所有输出端连续输出串行的training码；步骤S2：FPGA通过各个通道的training码和同频异相位
时钟信号来判别各个通道间的
相位延迟差和位周期差；步骤S3：通过所述CMOS图像传感器的SPI接口发送指令，使图像传感器正常成像；步骤S4：用步骤S2处理的得到结果作为相位补偿和周期补偿。
[0006] 优选地，所述步骤S1中的training码是固定数值的二进制码。
[0007] 优选地，所述步骤S2包括：通过FPGA内部的时钟管理器将位时钟作相位变化处理，输出多个相位的同频率时钟；利用所述多个相位的同频率时钟对各个串行数据通道进行training处理。
[0008] 优选地，所述单个串行数据通道的training处理包括：步骤T1：用多路同频不同相位的时钟将所述单个串行数据通道中的串行数据信号进行移位处理，获得与所述多路同频不同相位的时钟对应的多个信号；步骤T2：设定计数器并令所述计数器的初始值为0；当作一次移位串并处理后，对所述计数器进行加一处理；步骤T3：设定一个变量，并判别所述变量是否为初始值，若是初始值，则进入步骤T7；否则，进入步骤T4；步骤T4：将所述多个信号按位同时作移位
串并转换处理，处理后的结果的数据位数为移位次数乘以training码数；步骤T5：判断移位串并转换处理的多个信号中是否存在一个为移位次数个连续的training码；若有，则记录所述信号的路数和此时距离开始移位操作时刻的时钟周期数；若没有，则返回步骤T2；步骤T6：将Z设定为其他值；步骤T7：退出移位串并转换处理。
[0009] 优选地，所述各个通道间的相位差和位周期差在输出图像数据时候和输出training码时候是相同的。
[0010] 优选地，所述步骤S4包括：记录第一路串行数据信号的处理结果为A_x，training时长Ma；记录第二路串行数据信号的处理结果为B_x，training时长Mb；记录第N路串行数据信号的处理结果为N_x，training时长Mn；将采集的A_x路信号、B_x路信号、N_x路信号用来作相位补偿；将Ma、Mb、Mn间的数值差做周期补偿，其中N为大于等于2的自然数。
[0011] 优选地，在调试接收图像传感器的数据时，按照所述图像传感器输出的相应变量来调整所述FPGA硬件资源的多相位选择training方法。
[0012] 优选地，所述相应变量包括串行数据频率、串行数据路数、training码、SPI时序和同频异相位时钟信号。
[0013] 从以上技术方案可以看出，本发明实施例具有以下优点：
[0014] 本发明实施例提供的一种实现FPGA硬件资源的多相位选择training方法，在该方法中FPGA通过各个通道的training码和同频异相位时钟信号来判别各个通道间的相位延迟差和位周期差，然后用
算法处理的结果作相位补偿和周期补偿，从而有效地解决了现有的航天项目上需要使用国产V2系列FPGA的芯片，但是V2系列FPGA芯片不具备iodelay资源实现图像传感器的training过程的问题。本发明实施例提供的一种实现FPGA硬件资源的多相位选择training方法的代码简短、且易于解读和使用，可以应用在没有iodelay资源的FPGA中，更具有应用的普遍性和适应性。
附图说明
[0015] 图1为training过程说明的示意图；
[0016] 图2为本发明实施例中提供的一种实现FPGA硬件资源的多相位选择training方法的流程示意图；
[0017] 图3为本发明实施例提供的对串行数据通道进行training处理的步骤
流程图；
[0018] 图4为本发明实施例中提供的实现FPGA硬件资源的多相位选择training方法在modelsim中的仿真示意图。
具体实施方式
[0019] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0020] 本发明的
说明书和
权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何
变形，意图在于
覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0021] 为了更好地理解本发明实施例所提供的一种实现FPGA硬件资源的多相位选择training方法，首先简单地介绍一下现有的training的过程。如图1所示，training过程说明的示意图。国内公司推荐的training过程处理方法是通过FPGA上的iodelay资源实现的。iodelay为FPGA内部的一种硬件资源，它可以增加FPGA上的输入管脚的延迟，此延迟
精度可以达到皮秒。FPGA通过各个通道的training码来判别各个通道间的相位延迟差和位(bit)周期差。如果以第一通道为基准通道，FPGA通过内部状态机增加其他通道的iodelay数值，直到其他通道达到和第一通道的相位和位(bit)周期。由于各个通道间的相位差和位(bit)差在输出图像数据时候和输出training码时候是相同的，所以使用FPGA判别出的相位iodelay延迟差和位(bit)周期差补偿到的处在成像状态下的各个输出通道。
[0022] 使用FPGA上的iodelay资源作training操作并不是通用的方法，原因是并不是所有的Xilinx公司生产的FPGA都有iodelay资源。iodelay资源只有在V5及V5以上系列的FPGA才有。目前，非常多的航天项目中使用的是有国产替代型号的V2系列FPGA。V2系列FPGA并没有iodelay此种硬件资源。所以很多航天项目中无法实现类似图1所述的training过程处理。
[0023] 如图2所示，本发明实施例中提供的一种实现FPGA硬件资源的多相位选择training方法的流程示意图。在该实施例中，实现FPGA硬件资源的多相位选择training方法包括四个步骤，每个步骤中具体的过程如下所述。
[0024] 步骤S1：通过CMOS图像传感器的SPI接口发送指令，使图像传感器的所有输出端连续输出串行的training码。training码是固定数值的二进制码，作用是让training操作有可参考的相位基准。各个通道间的相位差和位周期差在输出图像数据时候和输出training码时候是相同的。
[0025] 步骤S2：FPGA通过各个通道的training码和同频异相位时钟信号来判别各个通道间的相位延迟差和位周期差。在该步骤中，FPGA不再通过iodelay资源来衡量各个输出通道间的相位延迟和位(bit)周期，而是通过FPGA内部的时钟管理器将位(bit)时钟作相位变化处理，输出多个相位的同频率时钟；利用所述多个相位的同频率时钟对各个串行数据通道进行training处理。
[0026] 设定各个串行数据通道分别为A、B、C、D…N等，每个通道都要经过同频异相位时钟处理。A通道使用多路同频异相位时钟处理，具体如采用4路同频异相位时钟处理。参考图3，本发明实施例提供的对串行数据通道进行training处理的步骤流程图。在该实施例中，单个串行数据通道的training处理包括七个步骤，具体如下所述：
[0027] 步骤T1：用多路同频不同相位的时钟将所述单个串行数据通道中的串行数据信号进行移位处理，获得与所述多路同频不同相位的时钟对应的多个信号。移位处理也可以通俗地称为“打一拍”处理。若以A通道使用4路同频异相位时钟处理作为实施例进行阐述，则可将获得的多路同频不同相位的时钟对应的多个信号分别命名为A_0、A_1、A_2和A_3。
[0028] 步骤T2：设定计数器并令所述计数器的初始值为0；当作一次移位串并处理后，对所述计数器进行加一处理。计数器具体可以采用字母M来表示。
[0029] 步骤T3：设定一个变量，并判别所述变量是否为初始值，若不是初始值，则进入步骤T7；否则，进入步骤T4。变量具体可以采用字母Z来表示。
[0030] 步骤T4：将所述多个信号按位同时作移位串并转换处理，处理后的结果的数据位数为移位次数乘以training码数。继续以A通道使用4路同频异相位时钟处理作为实施例进行阐述，将A_0、A_1、A_2和A_3按位(bit)同时作移位串并转换处理，处理后的结果的数据位数为N×training码数，其中，N为移位次数。
[0031] 步骤T5：判断移位串并转换处理的多个信号中是否存在一个为移位次数个连续的training码；若有，则记录所述信号的路数和此时距离开始移位操作时刻的时钟周期数。移位次数可以由编程人员设定大于等于2的自然数，目的是判断串行数据中是否有N个连续的training码。移位次数一般大于100。继续以A通道使用4路同频异相位时钟处理作为实施例进行阐述，判断A_0、A_1、A_2和A_3中是否存在一个为移位次数个连续的training码，若有则记录A_x中的x路数(即0、1、2或3)和此时距离开始移位操作时刻的时钟周期数(即M)。若没有，则返回步骤T2；即所有相位处理后的信号中都没有N个连续的training码的时候，回到T2重新开始training。
[0032] 步骤T6：将Z设定为其他值。
[0033] 步骤T7：退出移位串并转换处理。
[0034] 步骤S3：通过所述CMOS图像传感器的SPI接口发送指令，使图像传感器正常成像。
[0035] 步骤S4：用步骤S2处理的得到结果作为相位补偿和周期补偿。记录第一路串行数据信号的处理结果为A_x，training时长Ma；记录第二路串行数据信号的处理结果为B_x，training时长Mb；记录第N路串行数据信号的处理结果为N_x，training时长Mn；将采集的A_x路信号、B_x路信号、N_x路信号用来作相位补偿；将Ma、Mb、Mn间的数值差做周期补偿，其中N为大于等于2的自然数。
[0036] 在调试接收图像传感器的数据时，按照所述图像传感器输出的相应变量来调整所述实现FPGA硬件资源的多相位选择training方法。其中，相应变量包括串行数据频率、串行数据路数、training码、SPI时序和同频异相位时钟信号。
[0037] 本发明实施例提供的一种实现FPGA硬件资源的多相位选择training方法，在该方法中FPGA通过各个通道的training码和同频异相位时钟信号来判别各个通道间的相位延迟差和位周期差，然后用算法处理的结果作相位补偿和周期补偿，从而有效地解决了现有的航天项目上需要使用国产V2系列FPGA的芯片，但是V2系列FPGA芯片不具备iodelay资源实现图像传感器的training过程的问题。
[0038] 本发明实施例提供的一种实现FPGA硬件资源的多相位选择training方法的代码简短、且易于解读和使用，可以应用在没有iodelay资源的FPGA中，更具有应用的普遍性和适应性。
[0039] 本发明实施例提供的一种实现FPGA硬件资源的多相位选择training方法的具体的应用过程为：
[0040] 根据图像
传感器数据手册和其他电子元器件(如电源模
块、FPGA、接口芯片等)的手册绘制并制作
电路板。
[0041]
焊接电路板并进行调试。在调试接收图像传感器数据时，按照图像传感器输出的相应变量调整本算法。这些变量包括，串行数据频率、串行数据路数、training码、SPI时序、同频异相位时钟信号等。
[0042] 采用本发明实施例提供的一种实现FPGA硬件资源的多相位选择training方法进行FPGA硬件只有的多相位选择training处理操作。
[0043] 采集training处理后的图像数据。如图4所示，本发明实施例中提供的实现FPGA硬件资源的多相位选择training方法在modelsim中的仿真示意图。通过仿真示意图中的显示区域可以看出，经过training后的串行数据的相位一致性得到了保证。
[0044] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
[0045] 尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、
修改、替换和变型。
