一种像素结构及其控制方法、显示面板及其控制方法
阅读：22发布：2020-05-12
专利汇可以提供一种像素结构及其控制方法、显示面板及其控制方法专利检索，专利查询，专利分析的服务。并且本 发明 实施例 公开了一种 像素 结构及其控制方法、 显示面板 及其控制方法，像素结构包括四个子像素单元，第i子像素单元包括：第i待驱动元件和第i驱动 电路 ，1≤i≤4，第i驱动电路分别与第M数据线和第N扫描线连接，用于在第N扫描线的控制下，根据第M数据线的数据 信号 驱动第i待驱动元件，本发明实施例减少了数据线的数量，有利于缩小像素布局空间以及实现高 分辨率 ，且缩短了补偿控制的时间，提升了补偿速度。，下面是一种像素结构及其控制方法、显示面板及其控制方法专利的具体信息内容。
1.一种像素结构，其特征在于，包括：四个子像素单元，第i子像素单元包括：第i待驱动元件和第i驱动电路，1≤i≤4；
第一驱动电路，分别与第一数据线和第二扫描线连接，用于在第二扫描线的控制下，根据第一数据线的数据信号驱动所述第一待驱动元件；
第二驱动电路，分别与第一数据线和第一扫描线连接，用于在第一扫描线的控制下，根据第一数据线的数据信号驱动所述第二待驱动元件；
第三驱动电路，分别与第二数据线和第一扫描线连接，用于在第一扫描线的控制下，根据第二数据线的数据信号驱动所述第三待驱动元件；
第四驱动电路，分别与第二数据线和第二扫描线连接，用于在第二扫描线的控制下，根据第二数据线的数据信号驱动所述第四待驱动元件。
2.根据权利要求1所述的像素结构，其特征在于，所述第i驱动电路包括：驱动子电路、写入子电路、检测子电路、第一存储子电路和第二存储子电路，其中：
所述驱动子电路，分别与第一节点、第一电源端和第二节点连接，用于在第一节点和第二节点的控制下，生成驱动电流；
所述写入子电路，分别与第M数据线、第N扫描线和第一节点连接，用于在第N扫描线的控制下，向第一节点提供第M数据线的数据信号；其中，
所述检测子电路，分别与第N扫描线、感应信号线和第二节点连接，用于在第N扫描线的控制下，向第二节点提供感应信号线提供的参考电压，还用于在第N扫描线的控制下，向感应信号线提供第二节点的信号；
所述第一存储子电路，分别与第一节点和第二节点连接，用于存储第一节点和第二节点之间的电荷量；
所述第二存储子电路，分别与第二电源端和所述第二节点连接，用于存储流过所述第i待驱动元件的电荷量；
所述第i待驱动元件，分别与所述第二电源端和所述第二节点连接。
3.根据权利要求2所述的像素结构，其特征在于，所述驱动子电路包括驱动晶体管，所述写入子电路包括开关晶体管，所述检测子电路包括检测晶体管，所述第一存储子电路包括存储电容，所述第二存储子电路包括检测电容，其中：
所述驱动晶体管的控制极与所述第一节点连接，所述驱动晶体管的第一极与所述第一电源端连接，所述驱动晶体管的第二极与所述第二节点连接；
所述开关晶体管的控制极与所述第N扫描线连接，所述开关晶体管的第一极与所述第一节点连接，所述开关晶体管的第二极与所述第M数据线连接；
所述检测晶体管的控制极与所述第N扫描线连接，所述检测晶体管的第一极与所述感应信号线连接，所述检测晶体管的第二极与所述第二节点连接；
所述存储电容的一端与所述第一节点连接，所述存储电容的另一端与所述第二节点连接；
所述检测电容的一端与所述第二节点连接，所述检测电容的另一端与所述第二电源端连接。
4.根据权利要求2所述的像素结构，其特征在于，所述第二驱动电路和所述第三驱动电路的感应信号线为同一根感应信号线。
5.一种显示面板，其特征在于，包括如权利要求1-4任一所述的像素结构，还包括：侦测补偿电路、补偿器和存储器，所述第i驱动电路分别与一根感应信号线连接，其中：
所述侦测补偿电路的输入端分别与所述第i驱动电路的感应信号线连接，所述侦测补偿电路的输出端与所述补偿器连接，用于获取在预设的侦测时间内流经所述第i待驱动元件的电荷量，并输出至所述补偿器；
所述补偿器，用于计算与在预设的侦测时间内流经所述第i待驱动元件的电荷量所对应的电压差值，根据计算出的电压差值得到所述第i待驱动元件的补偿增益值，并存储至所述存储器中，以用于下次显示期间使用。
6.根据权利要求5所述的显示面板，其特征在于，所述侦测补偿电路包括依次连接的电流积分器、采样开关、模数转换器，其中：
所述电流积分器的输入端与所述感应信号线连接，所述电流积分器的输出端与所述采样开关的第一通路端连接；
所述采样开关的第二通路端与所述模数转换器的输入端连接，所述采样开关的控制端接收采样信号；
所述模数转换器的输出端与所述补偿器连接。
7.根据权利要求5所述的显示面板，其特征在于，所述显示面板采用如权利要求3所述的像素结构，所述在预设的侦测时间内流经所述第i待驱动元件的电荷量与其所对应的电压差值之间满足：
Qfi＝(Vcomp*ai(1+ai)+Voledi)Coledi；
其中，Qfi为在预设的侦测时间内流经所述第i待驱动元件的电荷量，Vcomp为感应数据电压，ai为所述第i驱动电路的检测电容与存储电容的电容量的比值，Voledi为与在预设的侦测时间内流经所述第i待驱动元件的电荷量对应的电压差值，Coledi为所述第i驱动电路的检测电容的电容量。
8.根据权利要求7所述的显示面板，其特征在于，所述根据计算出的电压差值得到所述第i待驱动元件的补偿增益值，包括：
Gaini＝Voledi0/Voledi；
其中，Gaini为所述第i待驱动元件的补偿增益值，Voledi0为预设的所述第i待驱动元件的电压阈值。
9.一种像素结构的控制方法，其特征在于，应用于如权利要求1-4任一所述的像素结构中，在驱动显示时，所述像素结构的驱动时序包括：扫描阶段和感应阶段，在所述扫描阶段，所述方法包括：
向所述第一扫描线提供开启电压信号，向所述第二扫描线提供关闭电压信号，向所述第一数据线提供显示数据信号，所述显示数据信号通过所述第一数据线写入所述第二子像素单元；向所述第二数据线提供显示数据信号，所述显示数据信号通过所述第二数据线写入所述第三子像素单元；
向所述第一扫描线提供关闭电压信号，向所述第二扫描线提供开启电压信号，向所述第一数据线提供显示数据信号，所述显示数据信号通过所述第一数据线写入所述第一子像素单元；向所述第二数据线提供显示数据信号，所述显示数据信号通过所述第二数据线写入所述第四子像素单元；
在所述感应阶段，所述方法包括：
分别向所述第一扫描线和所述第二扫描线提供开启电压信号，向所述第一数据线提供感应数据信号，所述感应数据信号分别通过所述第一数据线写入所述第一子像素单元和所述第二子像素单元；
分别向所述第一扫描线和所述第二扫描线提供关闭电压信号，所述第一待驱动元件和所述第二待驱动元件分别发光；
向所述第一扫描线提供开启电压信号，向所述第一数据线提供关断数据信号，所述关断数据信号通过所述第一数据线写入所述第二子像素单元；
向所述第一扫描线提供开启电压信号，从所述第二子像素单元中的第二驱动电路连接的感应信号线读取所述第二驱动电路中检测电容中存储的电荷。
10.一种显示面板的控制方法，其特征在于，用于控制如权利要求5～8任一项所述的显示面板，所述方法还包括：
所述侦测补偿电路获取在预设的侦测时间内流经所述第i待驱动元件的电荷量，并输出至所述补偿器；
所述补偿器计算与在预设的侦测时间内流经所述第i待驱动元件的电荷量所对应的电压差值，根据计算出的电压差值得到所述第i待驱动元件的补偿增益值，并存储至所述存储器中，以用于下次显示期间使用。
一种像素结构及其控制方法、显示面板及其控制方法
技术领域
背景技术
[0002] 有机发光二极管(Organic Light-Emitting Diode，OLED)显示器作为一种电流型发光器件，具有自发光、快速响应、广视角以及可制作于柔性衬底等优点而被广泛的应用于高性能显示领域。按照驱动方式，OLED可分为无源矩阵驱动有机发光二极管(Passive Matrix Driving OLED，PMOLED)和有源矩阵驱动有机发光二极管(Active Matrix Driving OLED，AMOLED)。AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等优点，有望取缔液晶显示器(Liquid Crystal Display，LCD)成为下一代显示器的主流选择。
[0003] OLED显示面板的发光的均匀性，主要取决于驱动晶体管部分和发光器件部分。通常可以采用补偿驱动晶体管的阈值电压的像素补偿电路来消除驱动晶体管的阈值电压及其迁移率对发光均匀性的影响，但是，在相关技术中，每个像素结构中所包括的数据线的数目通常较多，不利于缩小像素布局空间以及实现高分辨率。
发明内容
[0004] 本发明实施例提供了一种像素结构及其控制方法、显示面板及其控制方法，能够减少数据线的数量。
[0005] 第一方面，本发明实施例提供了一种像素结构，包括：四个子像素单元，第i子像素单元包括：第i待驱动元件和第i驱动电路，1≤i≤4；
[0007] 第二驱动电路，分别与第一数据线和第一扫描线连接，用于在第一扫描线的控制下，根据第一数据线的数据信号驱动所述第二待驱动元件；
[0008] 第三驱动电路，分别与第二数据线和第一扫描线连接，用于在第一扫描线的控制下，根据第二数据线的数据信号驱动所述第三待驱动元件；
[0009] 第四驱动电路，分别与第二数据线和第二扫描线连接，用于在第二扫描线的控制下，根据第二数据线的数据信号驱动所述第四待驱动元件。
[0010] 可选地，所述第i驱动电路包括：驱动子电路、写入子电路、检测子电路、第一存储子电路和第二存储子电路，其中：
[0011] 所述驱动子电路，分别与第一节点、第一电源端和第二节点连接，用于在第一节点和第二节点的控制下，生成驱动电流；
[0012] 所述写入子电路，分别与第M数据线、第N扫描线和第一节点连接，用于在第N扫描线的控制下，向第一节点提供第M数据线的数据信号；其中，
[0013] 所述检测子电路，分别与第N扫描线、感应信号线和第二节点连接，用于在第N扫描线的控制下，向第二节点提供感应信号线提供的参考电压，还用于在第N扫描线的控制下，向感应信号线提供第二节点的信号；
[0014] 所述第一存储子电路，分别与第一节点和第二节点连接，用于存储第一节点和第二节点之间的电荷量；
[0015] 所述第二存储子电路，分别与第二电源端和所述第二节点连接，用于存储流过所述第i待驱动元件的电荷量；
[0016] 所述第i待驱动元件，分别与所述第二电源端和所述第二节点连接。
[0018] 所述驱动晶体管的控制极与所述第一节点连接，所述驱动晶体管的第一极与所述第一电源端连接，所述驱动晶体管的第二极与所述第二节点连接；
[0019] 所述开关晶体管的控制极与所述第N扫描线连接，所述开关晶体管的第一极与所述第一节点连接，所述开关晶体管的第二极与所述第M数据线连接；
[0020] 所述检测晶体管的控制极与所述第N扫描线连接，所述检测晶体管的第一极与所述感应信号线连接，所述检测晶体管的第二极与所述第二节点连接；
[0021] 所述存储电容的一端与所述第一节点连接，所述存储电容的另一端与所述第二节点连接；
[0022] 所述检测电容的一端与所述第二节点连接，所述检测电容的另一端与所述第二电源端连接。
[0023] 可选地，所述第二驱动电路和所述第三驱动电路的感应信号线为同一根感应信号线。
[0024] 第二方面，本发明实施例提供了一种显示面板，包括如前所述的像素结构，还包括：侦测补偿电路、补偿器和存储器，所述第i驱动电路分别与一根感应信号线连接，其中：
[0025] 所述侦测补偿电路的输入端分别与所述第i驱动电路的感应信号线连接，所述侦测补偿电路的输出端与所述补偿器连接，用于获取在预设的侦测时间内流经所述第i待驱动元件的电荷量，并输出至所述补偿器；
[0026] 所述补偿器，用于计算与在预设的侦测时间内流经所述第i待驱动元件的电荷量所对应的电压差值，根据计算出的电压差值得到所述第i待驱动元件的补偿增益值，并存储至所述存储器中，以用于下次显示期间使用。
[0028] 所述电流积分器的输入端与所述感应信号线连接，所述电流积分器的输出端与所述采样开关的第一通路端连接；
[0029] 所述采样开关的第二通路端与所述模数转换器的输入端连接，所述采样开关的控制端接收采样信号；
[0030] 所述模数转换器的输出端与所述补偿器连接。
[0031] 可选地，所述在预设的侦测时间内流经所述第i待驱动元件的电荷量与其所对应的电压差值之间满足：
[0032] Qfi＝(Vcomp*ai(1+ai)+Voledi)Coledi；
[0033] 其中，Qfi为在预设的侦测时间内流经所述第i待驱动元件的电荷量，Vcomp为感应数据电压，ai为所述第i驱动电路的检测电容与存储电容的电容量的比值，Voledi为与在预设的侦测时间内流经所述第i待驱动元件的电荷量对应的电压差值，Coledi为所述第i驱动电路的检测电容的电容量。
[0034] 可选地，所述根据计算出的电压差值得到所述第i待驱动元件的补偿增益值，包括：
[0035] Gaini＝Voledi0/Voledi；
[0036] 其中，Gaini为所述第i待驱动元件的补偿增益值，Voledi0为预设的所述第i待驱动元件的电压阈值。
[0037] 第三方面，本发明实施例提供了一种像素结构的控制方法，应用于如前任一所述的像素结构中，在驱动显示时，所述像素结构的驱动时序包括：扫描阶段和感应阶段，在所述扫描阶段，所述方法包括：
[0038] 向所述第一扫描线提供开启电压信号，向所述第二扫描线提供关闭电压信号，向所述第一数据线提供显示数据信号，所述显示数据信号通过所述第一数据线写入所述第二子像素单元；向所述第二数据线提供显示数据信号，所述显示数据信号通过所述第二数据线写入所述第三子像素单元；
[0039] 向所述第一扫描线提供关闭电压信号，向所述第二扫描线提供开启电压信号，向所述第一数据线提供显示数据信号，所述显示数据信号通过所述第一数据线写入所述第一子像素单元；向所述第二数据线提供显示数据信号，所述显示数据信号通过所述第二数据线写入所述第四子像素单元；
[0040] 在所述感应阶段，所述方法包括：
[0041] 分别向所述第一扫描线和所述第二扫描线提供开启电压信号，向所述第一数据线提供感应数据信号，所述感应数据信号分别通过所述第一数据线写入所述第一子像素单元和所述第二子像素单元；
[0042] 分别向所述第一扫描线和所述第二扫描线提供关闭电压信号，所述第一待驱动元件和所述第二待驱动元件分别发光；
[0043] 向所述第一扫描线提供开启电压信号，向所述第一数据线提供关断数据信号，所述关断数据信号通过所述第一数据线写入所述第二子像素单元；
[0044] 向所述第一扫描线提供开启电压信号，从所述第二子像素单元中的第二驱动电路连接的感应信号线读取所述第二驱动电路中检测电容中存储的电荷。
[0045] 第四方面，本发明实施例提供了一种显示面板的控制方法，用于控制如前任一所述的显示面板，所述方法还包括：
[0046] 所述侦测补偿电路获取在预设的侦测时间内流经所述第i待驱动元件的电荷量，并输出至所述补偿器；
[0047] 所述补偿器计算与在预设的侦测时间内流经所述第i待驱动元件的电荷量所对应的电压差值，根据计算出的电压差值得到所述第i待驱动元件的补偿增益值，并存储至所述存储器中，以用于下次显示期间使用。
[0048] 与相关技术相比，本发明实施例的像素结构及其控制方法、显示面板及其控制方法，包括：四个子像素单元，第i子像素单元包括：第i待驱动元件和第i驱动电路，1≤i≤4，第一驱动电路，分别与第一数据线和第二扫描线连接，用于在第二扫描线的控制下，根据第一数据线的数据信号驱动所述第一待驱动元件；第二驱动电路，分别与第一数据线和第一扫描线连接，用于在第一扫描线的控制下，根据第一数据线的数据信号驱动所述第二待驱动元件；第三驱动电路，分别与第二数据线和第一扫描线连接，用于在第一扫描线的控制下，根据第二数据线的数据信号驱动所述第三待驱动元件；第四驱动电路，分别与第二数据线和第二扫描线连接，用于在第二扫描线的控制下，根据第二数据线的数据信号驱动所述第四待驱动元件，本发明实施例减少了数据线的数量，有利于缩小像素布局空间以及实现高分辨率，而且缩短了补偿控制的时间，提升了补偿速度。
[0049] 本发明实施例的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明实施例而了解。本发明实施例的其他优点可通过在说明书、权利要求书以及附图中所描述的方案来实现和获得。
附图说明
[0050] 附图用来提供对本发明实施例技术方案的理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
[0051] 图1为相关技术中的一种像素电路的结构示意图；
[0052] 图2为本发明实施例的一种示例性的像素结构的示意图；
[0053] 图3为本发明实施例提供的第i驱动电路的结构示意图；
[0054] 图4为本发明实施例提供的一种像素结构的等效电路图；
[0055] 图5为本发明实施例提供的像素结构的扫描阶段工作时序图；
[0056] 图6为本发明实施例提供的像素结构的感应阶段工作时序图；
[0057] 图7为本发明实施例提供的像素结构在第二子像素数据输入阶段的信号流向示意图；
[0058] 图8为本发明实施例提供的像素结构在写入发光数据阶段的信号流向示意图；
[0059] 图9为本发明实施例提供的像素结构在写黑像素阶段的信号流向示意图；
[0060] 图10为本发明实施例提供的一种显示面板的结构示意图；
[0061] 图11为本发明实施例提供的一种像素结构的控制方法的流程图；
[0062] 图12为本发明实施例提供的一种显示面板的控制方法的流程图。
[0063] 附图标记说明：
[0064] VDD—第一电源端； Vref—感应信号线；
[0065] VSS—第二电源端； EL、EL1、EL2—待驱动元件；
[0066] DL、DL1—数据线； Sense—采样开关；
[0067] ADC—模数转换器；
[0068] Scan(n)、Scan(n+2)、…—第一扫描线；
[0069] Scan(n+1)、Scan(n+3)、…—第二扫描线；
[0070] Cst、Cst1～Cst4、Coled1～Coled4—电容；
[0071] T1、T2、Td、T11、T12、T1d、T21、T22、T2d、T31、T32、T3d、T41、T42、T4d—晶体管。
具体实施方式
[0072] 为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互任意组合。
[0073] 除非另外定义，本发明实施例公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语一直出该词前面的元件或误检涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者误检。
[0074] 本领域技术人员可以理解，本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本发明实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极。
[0075] 图1为相关技术中的一种像素电路的结构示意图。如图1所示，该像素电路包括开关晶体管T1、检测晶体管T2、驱动晶体管Td和存储电容Cst，其中，开关晶体管T1的第一极与相应的数据线DL连接，开关晶体管T1的控制极与对应的扫描线Scan(n)连接，开关晶体管T1的第二极分别与存储电容Cst的第一端以及驱动晶体管Td的控制极连接；驱动晶体管Td的第一极与第一电源端VDD连接，驱动晶体管Td的第二极分别与存储电容Cst的第二端、待驱动元件EL的阳极以及检测晶体管T2的第一极连接，待驱动元件EL的阴极与第二电源端VSS连接；检测晶体管T2的第二极与感应信号线Vref连接，检测晶体管T2的控制极与对应的扫描线Scan(n+1)连接。
[0076] 图2为本发明实施例提供的一种像素结构的结构示意图，如图2所示，本发明实施例提供的像素结构包括：四个子像素单元，第i子像素单元包括：第i待驱动元件和第i驱动电路，1≤i≤4，其中：
[0077] 第一驱动电路，分别与第一数据线和第二扫描线连接，用于在第二扫描线的控制下，根据第一数据线的数据信号驱动所述第一待驱动元件；
[0078] 第二驱动电路，分别与第一数据线和第一扫描线连接，用于在第一扫描线的控制下，根据第一数据线的数据信号驱动所述第二待驱动元件；
[0079] 第三驱动电路，分别与第二数据线和第一扫描线连接，用于在第一扫描线的控制下，根据第二数据线的数据信号驱动所述第三待驱动元件；
[0080] 第四驱动电路，分别与第二数据线和第二扫描线连接，用于在第二扫描线的控制下，根据第二数据线的数据信号驱动所述第四待驱动元件。
[0081] 可选地，第一待驱动元件至第四待驱动元件为有机发光二极管OLED、微发光二极管micro LED或亚毫米发光二极管mini LED。
[0082] 可选地，如图3所示，第i驱动电路包括：驱动子电路、写入子电路、检测子电路、第一存储子电路和第二存储子电路，其中：
[0083] 驱动子电路，分别与第一节点N1、第一电源端VDD和第二节点N2连接，用于在第一节点N1和第二节点N2的控制下，生成驱动电流；
[0084] 写入子电路，分别与第M数据线、第N扫描线和第一节点N1连接，用于在第N扫描线的控制下，向第一节点N1提供第M数据线的数据信号；其中，
[0085] 检测子电路，分别与第N扫描线、感应信号线和第二节点N2连接，用于在第N扫描线的控制下，向第二节点N2提供感应信号线提供的参考电压，还用于在第N扫描线的控制下，向感应信号线提供第二节点N2的信号；
[0086] 第一存储子电路，分别与第一节点N1和第二节点N2连接，用于存储第一节点和第二节点之间的电荷量；
[0087] 第二存储子电路，分别与第二电源端VSS和第二节点N2连接，用于存储流过所述第i待驱动元件的电荷量；
[0088] 第i待驱动元件，分别与所述第二电源端VSS和第二节点N2连接。
[0089] 可选地，驱动子电路包括驱动晶体管，写入子电路包括开关晶体管，检测子电路包括检测晶体管，第一存储子电路包括存储电容，第二存储子电路包括检测电容，其中：
[0090] 驱动晶体管的控制极与第一节点N1连接，驱动晶体管的第一极与第一电源端VDD连接，驱动晶体管的第二极与第二节点N2连接；
[0091] 开关晶体管的控制极与第N扫描线连接，开关晶体管的第一极与第一节点N1连接，开关晶体管的第二极与第M数据线连接；
[0092] 检测晶体管的控制极与第N扫描线连接，检测晶体管的第一极与感应信号线连接，检测晶体管的第二极与第二节点N2连接；
[0093] 存储电容的一端与第一节点N1连接，存储电容的另一端与第二节点N2连接；
[0094] 检测电容的一端与第二节点N2连接，检测电容的另一端与第二电源端VSS连接。
[0095] 图4为本发明实施例提供的一种像素结构的等效电路图。如图4所示，第一驱动电路包括：第一开关晶体管T11、第一检测晶体管T12、第一驱动晶体管T1d、第一存储电容Cst1和第一检测电容Coled1，第二驱动电路包括：第二开关晶体管T21、第二检测晶体管T22、第二驱动晶体管T2d、第二存储电容Cst2和第二检测电容Coled2，第三驱动电路包括：第三开关晶体管T31、第三检测晶体管T32、第三驱动晶体管T3d、第三存储电容Cst3和第三检测电容Coled3，第四驱动电路包括：第四开关晶体管T41、第四检测晶体管T42、第四驱动晶体管T4d、第四存储电容Cst4和第四检测电容Coled4，其中：
[0096] 第一开关晶体管T11的控制极与第二扫描线Scan(n+1)连接，第一开关晶体管T11的第一极与第一数据线DL连接，第一开关晶体管T11的第二极分别与第一存储电容Cst1的第一端以及第一驱动晶体管T1d的控制极连接；
[0097] 第一驱动晶体管T1d的第一极与第一电源端VDD连接，第一驱动晶体管T1d的第二极分别与第一存储电容Cst1的第二端、第一检测电容Coled1的第一端、第一待驱动元件EL1的阳极以及第一检测晶体管T12的第一极连接；
[0098] 第一待驱动元件EL1的阴极分别与第二电源端VSS以及第一检测电容Coled1的第二端连接；
[0099] 第一检测晶体管T12的控制极与第二扫描线Scan(n+1)连接，第一检测晶体管T12的第二极与感应信号线Vref连接；
[0100] 第二开关晶体管T21的控制极与第一扫描线Scan(n)连接，第二开关晶体管T21的第一极与第一数据线DL连接，第二开关晶体管T21的第二极分别与第二存储电容Cst2的第一端以及第二驱动晶体管T2d的控制极连接；
[0101] 第二驱动晶体管T2d的第一极与第一电源端VDD连接，第二驱动晶体管T2d的第二极分别与第二存储电容Cst2的第二端、第二检测电容Coled2的第一端、第二待驱动元件EL2的阳极以及第二检测晶体管T22的第一极连接；
[0102] 第二待驱动元件EL2的阴极分别与第二电源端VSS以及第二检测电容Coled2的第二端连接；
[0103] 第二检测晶体管T22的控制极与第一扫描线Scan(n)连接，第二检测晶体管T22的第二极与感应信号线Vref连接；
[0104] 第三开关晶体管T31的控制极与第一扫描线Scan(n)连接，第三开关晶体管T31的第一极与第二数据线DL1连接，第三开关晶体管T31的第二极分别与第三存储电容Cst3的第一端以及第三驱动晶体管T3d的控制极连接；
[0105] 第三驱动晶体管T3d的第一极与第一电源端VDD连接，第三驱动晶体管T3d的第二极分别与第三存储电容Cst3的第二端、第三检测电容Coled3的第一端、第三待驱动元件EL3的阳极以及第三检测晶体管T32的第一极连接；
[0106] 第三待驱动元件EL3的阴极分别与第二电源端VSS以及第三检测电容Coled3的第二端连接；
[0107] 第三检测晶体管T32的控制极与第一扫描线Scan(n)连接，第三检测晶体管T32的第二极与感应信号线Vref连接；
[0108] 第四开关晶体管T41的控制极与第二扫描线Scan(n+1)连接，第四开关晶体管T41的第一极与第二数据线DL1连接，第四开关晶体管T41的第二极分别与第四存储电容Cst4的第一端以及第四驱动晶体管T4d的控制极连接；
[0109] 第四驱动晶体管T4d的第一极与第一电源端VDD连接，第四驱动晶体管T4d的第二极分别与第四存储电容Cst4的第二端、第四检测电容Coled4的第一端、第四待驱动元件EL4的阳极以及第四检测晶体管T42的第一极连接；
[0110] 第四待驱动元件EL4的阴极分别与第二电源端VSS以及第四检测电容Coled4的第二端连接；
[0111] 第四检测晶体管T42的控制极与第二扫描线Scan(n+1)连接，第四检测晶体管T42的第二极与感应信号线Vref连接。
[0112] 图4中具体示出了第一驱动电路、第二驱动电路、第三驱动电路、第四驱动电路的等效电路图的一种示例性结构。本领域技术人员容易理解是，第一驱动电路、第二驱动电路、第三驱动电路、第四驱动电路的等效电路图的实现方式不限于此，只要能够实现其各自的功能即可。
[0113] 可选地，第二驱动电路和第三驱动电路的感应信号线为同一根感应信号线。
[0114] 本发明实施例通过第二驱动电路和第三驱动电路使用同一根感应信号线，减少了感应信号线的数量，有利于显示面板高像素密度(Pixels Per Inch，PPI)实现。
[0115] 可选地，第一驱动晶体管T1d、第一开关晶体管T11、第一检测晶体管T12、第二驱动晶体管T2d、第二开关晶体管T21、第二检测晶体管T22、第三驱动晶体管T3d、第三开关晶体管T31、第三检测晶体管T32、第四驱动晶体管T4d、第四开关晶体管T41和第四检测晶体管T42均可以为N型薄膜晶体管或P型薄膜晶体管，可以统一工艺流程，能够减少工艺制程，有助于提高产品的良率。此外，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，本发明实施例优选所有晶体管为低温多晶硅薄膜晶体管，薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管，只要能够实现开关功能即可。
[0116] 需要说明的是，第一存储电容Cst1、第一检测电容Coled1、第二存储电容Cst2、第二检测电容Coled2、第三存储电容Cst3、第三检测电容Coled3、第四存储电容Cst4和第四检测电容Coled4可以是由像素电极与公共电极构成的液晶电容，也可以是由像素电极与公共电极构成的液晶电容以及存储电容构成的等效电容，本发明对此不作限定。
[0117] 下面通过像素结构的工作过程进一步说明本发明实施例的技术方案。在显示一帧画面的过程中，本发明实施例提供的像素结构在驱动显示时，一个驱动显示阶段包括扫描阶段和感应阶段。需要说明的是，下面是以第一扫描线Scan(n)、第二扫描线Scan(n+1)和第一数据线DL连接的像素结构的工作过程为例进行说明的。
[0118] 以本发明实施例提供的像素结构中的晶体管均为N型薄膜晶体管为例，图5为本发明实施例提供的像素结构扫描阶段工作时序图，图6本发明实施例提供的像素结构感应阶段工作时序图，如图4所示，本发明实施例提供的像素结构包括12个晶体管单元(T11、T12、T1d、T21、T22、T2d、T31、T32、T3d、T41、T42、T4d)、8个电容单元(Cst1、Coled1、Cst2、Coled2、Cst3、Coled3、Cst4、Coled4)、3个输入端(第一扫描线Scan(n)、第二扫描线Scan(n+1)、数据线DL)和3个电源端(第一电源端VDD、第二电源端VSS、感应信号线Vref)。如图5所示，VGH为晶体管开启电压，VGL为晶体管关闭电压，Vdata为显示数据电压；如图6所示，Vcomp为感应数据电压，Voff为关断数据电压，Sense为采样开关，ON为开，OFF为关。
[0119] 在本实施例中，如图5所示，扫描阶段包括多个子阶段，例如，在一个扫描阶段中，包括第一扫描阶段S1、第二扫描阶段S2以及第三扫描阶段S3。
[0120] 下面结合图5对图4所示的像素结构的扫描阶段工作原理进行示例性说明。
[0121] S1阶段，即第二子像素数据输入阶段，第一扫描线Scan(n)的输入信号为高电平，第二开关晶体管T21和第二检测晶体管T22导通，如图7所示，通过第二开关晶体管T21将第一数据线DL的显示数据信号Vdata写入至第二驱动晶体管T2d的控制极，通过第二检测晶体管T22将感应信号线Vref的信号写入第二驱动晶体管T2d的源极(此处，Vref小于第二待驱动元件EL2的开启电压，以防止第二待驱动元件EL2开启，例如，Vref可以为0V)，第二驱动晶体管T2d的栅源电压为Vgs2＝Vdata-Vref，此时第二待驱动元件EL2不发光；第二扫描线Scan(n+1)的输入信号为低电平，第一开关晶体管T11和第一检测晶体管T12关闭，显示数据信号Vdata不会写入第一驱动晶体管T1d的控制极；
[0122] S2阶段，即第二子像素发光与第一子像素数据输入阶段，第一扫描线Scan(n)的输入信号为低电平，第二开关晶体管T21和第二检测晶体管T22关闭，显示数据信号Vdata不会写入第二驱动晶体管T2d的控制极，第二存储电容Cst2维持第二驱动晶体管T2d的栅极电压，第二驱动晶体管T2d导通，电流从电源高电压VDD流向第二驱动晶体管T2d的源极，第二驱动晶体管T2d的源极电压Vs2上升，因电容耦合效应，第二驱动晶体管T2d的栅极电压Vg2同时上升，第二驱动晶体管T2d的栅源电压Vgs2保持恒定，流过第二驱动晶体管T2d的电流不变，第二待驱动元件EL2开始发光。
[0123] 同时，第二扫描线Scan(n+1)的输入信号为高电平，第一开关晶体管T11和第一检测晶体管T12导通，通过第一开关晶体管T11将第一数据线DL的显示数据信号Vdata写入至第一驱动晶体管T1d的控制极，通过第一检测晶体管T12将感应信号线Vref的信号写入第一驱动晶体管T1d的源极(此处，Vref小于第一待驱动元件EL1的开启电压，以防止第一待驱动元件EL1开启，例如，Vref可以为0V)，第一驱动晶体管T1d的栅源电压为Vgs1＝Vdata-Vref，此时第一待驱动元件EL1不发光；
[0124] S3阶段，即第一子像素发光阶段，第二扫描线Scan(n+1)的输入信号为低电平，第一开关晶体管T11和第一检测晶体管T12关闭，第一存储电容Cst1维持第一驱动晶体管T1d的栅极电压，第一驱动晶体管T1d导通，电流从电源高电压VDD流向第一驱动晶体管T1d的源极，第一驱动晶体管T1d的源极电压Vs1上升，因电容耦合效应，第一驱动晶体管T1d的栅极电压Vg1同时上升，第一驱动晶体管T1d的栅源电压Vgs1保持恒定，流过第一驱动晶体管T1d的电流不变，第一待驱动元件EL1开始发光。
[0125] 下面结合图6对图4所示的像素结构的感应阶段工作原理进行示例性说明。
[0126] 整个屏幕感应需分两次进行，先依次感应第一数据线DL控制的所有像素，再依次感应第二数据线DL1控制的所有像素，如图6所示，以感应第一扫描线Scan(n)及第二扫描线Scan(n+1)所在行以及第一数据线DL控制的第一子像素单元和第二子像素单元为例，一个感应周期包括四个感应时间段：T1至T6阶段，其中，T1至T4阶段用于对流经数据线DL控制的第一子像素单元的第一待驱动元件EL1的电荷量进行侦测，T1至T2、T5至T6阶段用于对流经数据线DL控制的第二子像素单元的第二待驱动元件EL2的电荷量进行侦测。对第一扫描线Scan(n)及第二扫描线Scan(n+1)所在行以及第二数据线DL1控制的第一子像素单元和第二子像素单元的感应方法，以及对其他第一扫描线和第二扫描线，例如，第一扫描线Scan(n+2)及第二扫描线Scan(n+3)，所在行控制的第一子像素单元和第二子像素单元的感应方法均与此类似，此处不再赘述。
[0127] T1阶段，即写入发光数据阶段，第一扫描线Scan(n)及第二扫描线Scan(n+1)的输入信号均为高电平的开启电压信号VGH，第一开关晶体管T11、第一检测晶体管T12、第二开关晶体管T21和第二检测晶体管T22均导通，如图8所示，通过第一开关晶体管T11将第一数据线DL的感应数据信号Vcomp写入至第一驱动晶体管T1d的控制极，通过第一检测晶体管T12将感应信号线的参考电压Vref(此处，Vref可以为0V)写入第一驱动晶体管T1d的源极，第一驱动晶体管T1d的栅源电压为Vgs1＝Vcomp-Vref＝Vcomp，此时第一待驱动元件EL1不发光；通过第二开关晶体管T21将第一数据线DL的感应数据信号Vcomp写入至第二驱动晶体管T2d的控制极，通过第二检测晶体管T22将感应信号线Vref的信号写入第二驱动晶体管T2d的源极，第二驱动晶体管T2d的栅源电压为Vgs2＝Vcomp-Vref＝Vcomp，此时第二待驱动元件EL2不发光。
[0128] 通过本申请的像素结构及其控制方法，可以同时写入同一行(n行)中同一个像素结构(RGWB)内的两个子像素单元Sub Pixel(RG或WB)，无Dual Gate设计则不可以，否则在T3阶段会互相干扰，本发明实施例大大减少了写入发光数据阶段的时间。
[0129] T2阶段，即发光阶段，第一扫描线Scan(n)及第二扫描线Scan(n+1)的输入信号均为低电平的关闭电压信号VGL，第一开关晶体管T11、第一检测晶体管T12、第二开关晶体管T21和第二检测晶体管T22均关闭，第一存储电容Cst1维持第一驱动晶体管T1d的栅极电压，第一驱动晶体管T1d导通，电流从电源高电压VDD流向第一驱动晶体管T1d的源极，第一驱动晶体管T1d的源极电压Vs1上升，因电容耦合效应，第一驱动晶体管T1d的栅极电压Vg1同时上升，第一驱动晶体管T1d的栅源电压Vgs1保持恒定，流过第一驱动晶体管T1d的电流不变，第一待驱动元件EL1开始发光，第一检测电容Coled1存入电荷量Q1＝(Vcomp+Voled1+VSS)Coled1，Voled1为在预设侦测时间内流过第一检测电容Coled1的电荷量所对应的电压差值，Coled1为第一检测电容Coled1的电容量。
[0130] 同理，第二待驱动元件EL2也开始发光，第二检测电容Coled2存入电荷量Q2＝(Vcomp+Voled2+VSS)Coled2，Voled2为在预设侦测时间内流过第二检测电容Coled2的电荷量所对应的电压差值，Coled2为第二检测电容Coled2的电容量。
[0131] 本阶段使得第一驱动晶体管T1d和第二驱动晶体管T2d的S点电位抬升，第一检测电容Coled1和第二检测电容Coled2分别存入电荷量Q1＝(Vcomp+Voled1+VSS)Coled1、Q2＝(Vcomp+Voled2+VSS)Coled2。
[0132] T3阶段，即第一写黑像素阶段，第一扫描线Scan(n)的输入信号为高电平的开启电压信号VGH，第二开关晶体管T21和第二检测晶体管T22导通，如图9所示，通过第二开关晶体管T21将第一数据线DL的关断数据信号Voff写入至第二驱动晶体管T2d的控制极，通过第二检测晶体管T22将感应信号线的参考电压Vref(此处，Vref可以为0V)写入第二驱动晶体管T2d的源极，第二驱动晶体管T2d关闭。此时，第一检测电容Coled2存储的电荷量由于第二存储电容Cst2的耦合效应有所下降，假设Coled2/Cst2＝a2，第二驱动晶体管T2d的栅极电压为0v(实际产品根据Gama曲线决定)，VSS＝0v，则第二检测电容Coled2的最终电荷量为：
[0133] Qf2＝(Vcomp*a2(1+a2)+Voled2)Coled2；
[0134] T4阶段，即第一感测阶段，第二检测电容Coled2中的最终电荷量流入电流积分器，并通过模数转换器ADC感测Qf2的实际测量值，根据Qf2的实际测量值得到第二检测电容Coled2对应的电压差值Voled2，反馈至外部补偿器中。补偿器进过计算，存入存储器，用于下一次显示期间更新数据。
[0135] T5阶段，即第二写黑像素阶段，第二扫描线Scan(n+1)的输入信号为高电平的开启电压信号VGH，第一开关晶体管T11和第一检测晶体管T12导通，通过第一开关晶体管T11将第一数据线DL的关断数据信号Voff写入至第一驱动晶体管T1d的控制极，通过第一检测晶体管T12将参考电压Vref(此处，Vref可以为0V)写入第一驱动晶体管T1d的源极，第一驱动晶体管T1d关闭。此时，第一检测电容Coled1存储的电荷量由于第一存储电容Cst1的耦合效应有所下降，假设Coled1/Cst1＝a1，第一驱动晶体管T1d的栅极电压为0v(实际产品根据Gama曲线决定)，VSS＝0v，则第一检测电容Coled1的最终电荷量为：
[0136] Qf1＝(Vcomp*a1(1+a1)+Voled1)Coled1；
[0137] T6阶段，即第二感测阶段，第一检测电容Coled1中的最终电荷量流入电流积分器，并通过模数转换器ADC感测Qf1的实际测量值，根据Qf1的实际测量值得到第一检测电容Coled1对应的电压差值Voled1，反馈至外部补偿器中。补偿器进过计算，存入存储器，用于下一次显示期间更新数据。
[0138] 如图10所示，基于同一发明构思，本发明实施例还提供一种显示面板，包括如上所述的像素结构，还包括侦测补偿电路、补偿器和存储器，第i驱动电路分别与一根感应信号线连接，其中：
[0139] 侦测补偿电路的输入端分别与第i驱动电路的感应信号线连接，侦测补偿电路的输出端与补偿器连接，用于获取在预设的侦测时间内流经第i待驱动元件的电荷量，并输出至补偿器；
[0140] 补偿器用于计算与在预设的侦测时间内流经第i待驱动元件的电荷量所对应的电压差值，根据计算出的电压差值得到第i待驱动元件的补偿增益值，并存储至存储器中，以用于下次显示期间使用。
[0141] 可选地，侦测补偿电路包括依次连接的电流积分器、采样开关、模数转换器，其中：
[0142] 电流积分器的输入端与感应信号线连接，电流积分器的输出端与采样开关的第一通路端连接；
[0143] 采样开关的第二通路端与模数转换器的输入端连接，采样开关的控制端接收采样信号；
[0144] 模数转换器的输出端与补偿器连接。
[0145] 可选地，在预设的侦测时间内流经第i待驱动元件的电荷量与其所对应的电压差值之间满足：
[0146] Qfi＝(Vcomp*ai(1+ai)+Voledi)Coledi；
[0147] 其中，Qfi为在预设的侦测时间内流经第i待驱动元件的电荷量，Vcomp为感应数据电压，ai为第i检测电容与第i存储电容的电容量的比值，Voledi为与在预设的侦测时间内流经第i待驱动元件的电荷量对应的电压差值，Coledi为第i检测电容的电容量。
[0148] 可选地，根据计算出的电压差值得到第i待驱动元件的补偿增益值，包括：
[0149] Gaini＝Voledi0/Voledi；
[0150] 其中，Gaini为第i待驱动元件的补偿增益值，Voledi0为预设的第i待驱动元件的电压阈值，具体的，Voledi0可以为出厂时与在预设的侦测时间内流经第i待驱动元件的电荷量对应的电压差值。
[0151] 本发明实施例提供的显示面板，通过补偿器根据在预设的侦测时间内流经第i待驱动元件的电荷量所对应的电压差值，计算对应的第i待驱动元件的补偿增益值，保证了有机发光二极管即使因自身的老化衰退后，仍能够保持发光亮度一致。
[0152] 本发明实施例提供了一种OLED补偿设计，涉及到3T2C像素驱动电路，在不改变栅线数量的同时，减少了一半数据线的数量，有利于高PPI实现，同时不影响OLED补偿。本发明实施例通过双栅(Dual Gate)设计，在OLED补偿时，可以降低写发光数据的频率，缩短补偿时间。补偿OLED阶段，在写入发光数据时，可以同时写入同一根数据线连接的相邻子像素单元Sub Pixel，缩短了写发光数据的时间。
[0153] 基于同一发明构思，本发明一些实施例还提供一种像素结构的控制方法，应用于前述实施例提供的像素结构中，该像素结构包括：四个子像素单元，第i子像素单元包括：第i待驱动元件和第i驱动电路，1≤i≤4，图11为本发明实施例提供的像素结构的控制方法的流程图，如图11所示，在驱动显示时，像素结构的驱动时序包括：扫描阶段和感应阶段，在扫描阶段，该控制方法具体包括以下步骤：
[0154] 步骤100、向第一扫描线提供开启电压信号，向第二扫描线提供关闭电压信号，向第一数据线提供显示数据信号，显示数据信号通过第一数据线写入第二子像素单元；向第二数据线提供显示数据信号，显示数据信号通过第二数据线写入第三子像素单元；
[0155] 具体的，在本步骤中，开启电压信号为高电平，显示数据信号为高电平。
[0156] 步骤101、向第一扫描线提供关闭电压信号，向第二扫描线提供开启电压信号，向第一数据线提供显示数据信号，显示数据信号通过第一数据线写入第一子像素单元；向第二数据线提供显示数据信号，显示数据信号通过第二数据线写入第四子像素单元；
[0157] 具体的，在本步骤中，关闭电压信号为低电平，开启电压信号为高电平，显示数据信号为高电平。
[0158] 在感应阶段，该控制方法具体包括以下步骤：
[0159] 步骤102、分别向第一扫描线和第二扫描线提供开启电压信号，向第一数据线提供感应数据信号，感应数据信号分别通过第一数据线写入第一子像素单元和第二子像素单元；
[0160] 具体的，在本步骤中，开启电压信号为高电平，感应数据信号为高电平。
[0161] 步骤103、分别向第一扫描线和第二扫描线提供关闭电压信号，第一待驱动元件和第二待驱动元件分别发光；
[0162] 具体的，在本步骤中，关闭电压信号为低电平。
[0163] 步骤104、向第一扫描线提供开启电压信号，向第一数据线提供关断数据信号，关断数据信号通过第一数据线写入第二子像素单元；
[0164] 具体的，在本步骤中，开启电压信号为高电平，关断数据信号为低电平。
[0165] 步骤105、向第一扫描线提供开启电压信号，从第二子像素单元中的第二驱动电路连接的感应信号线读取第二驱动电路中检测电容中存储的电荷。
[0166] 具体的，在本步骤中，开启电压信号为高电平，关闭电压信号为低电平。
[0167] 图12为本发明实施例提供的显示面板的控制方法的流程图，用于控制前述实施例所述的显示面板，该显示面板包括前述实施例提供的像素结构，还包括：侦测补偿电路、补偿器和存储器，第i驱动电路分别与一根感应信号线连接，如图12所示，该控制方法具体包括以下步骤：
[0168] 步骤200、侦测补偿电路获取在预设的侦测时间内流经第i待驱动元件的电荷量，并输出至补偿器；
[0169] 步骤201、补偿器计算与在预设的侦测时间内流经第i待驱动元件的电荷量所对应的电压差值，根据计算出的电压差值得到第i待驱动元件的补偿增益值，并存储至存储器中，以用于下次显示期间使用。
[0170] 具体的，在本步骤中，在预设的侦测时间内流经第i待驱动元件的电荷量与其所对应的电压差值之间满足：
[0171] Qfi＝(Vcomp*ai(1+ai)+Voledi)Coledi；
[0172] 其中，Qfi为在预设的侦测时间内流经第i待驱动元件的电荷量，Vcomp为感应数据电压，ai为第i检测电容与第i存储电容的电容量的比值，Voledi为与在预设的侦测时间内流经第i待驱动元件的电荷量对应的电压差值，Coledi为第i检测电容的电容量。
[0173] 有以下几点需要说明：
[0174] 本发明实施例附图只涉及本发明实施例涉及到的结构，其他结构可参考通常设计。
[0175] 在不冲突的情况下，本发明的实施例即实施例中的特征可以相互组合以得到新的实施例。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种压电执行器输出位移与输出力的自感知方法 | 2020-05-08 | 890 |
| 图像补偿方法 | 2020-05-11 | 428 |
| 在反馈回路中具有麦克风换能器的具有可调节频率-3dB点和改进的建立速度的麦克风系统 | 2020-05-12 | 510 |
| 精密作动/感知双模式一体化的微机械梳齿结构及检测方法 | 2020-05-13 | 454 |
| 一种电容式指纹检测电路、传感器及设备 | 2020-05-14 | 143 |
| 光学传感器装置和用于光感测的方法 | 2020-05-08 | 816 |
| 一种压电执行器输出位移的自感知方法 | 2020-05-08 | 724 |
| 一种包含积分器的电容指纹传感器 | 2020-05-08 | 864 |
| 光电转换装置和图像产生装置 | 2020-05-15 | 407 |
| 用于电致变色设备的升压电路 | 2020-05-13 | 809 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
电荷积分器热门专利
-
9 电容式指纹传感器
QQ群二维码
意见反馈
意见反馈