基于负压调节的雪崩光电二极管偏压调节电路
阅读：540发布：2020-05-12
专利汇可以提供基于负压调节的雪崩光电二极管偏压调节电路专利检索，专利查询，专利分析的服务。并且基于 负压 调节的 雪 崩光电 二极管 偏压 调节 电路 ，包括 像素 外偏置 电压 产生模 块 和像素内偏压调节模块；像素外偏置电压产生模块利用第一 运算 放大器 和第二 运算放大器 将第二PMOS管和第四PMOS管的源极电压钳位至步进电压和0V；像素内偏压调节模块利用第一 电流 镜单元与像素外偏置电压产生模块中第一PMOS管形成比例 电流镜 结构，通过控制 开关 实现不同比例的镜像从而调节浮动地电压为步进电压的整数倍，像素内偏压调节模块利用第二电流镜单元与像素外偏置电压产生模块中第三PMOS管形成电流镜结构，在第一电流镜单元中所有开关断开时将浮动地电压钳位为0V，实现了APD偏置电压的步进调节；采用负压调节的方式扩大了APD偏置电压的调节范围，有利于提升APD阵列的探测灵敏度。，下面是基于负压调节的雪崩光电二极管偏压调节电路专利的具体信息内容。
1.基于负压调节的雪崩光电二极管偏压调节电路，其特征在于，包括像素外偏置电压产生模块和像素内偏压调节模块；
所述像素外偏置电压产生模块包括第一运算放大器、第二运算放大器、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻、第二电阻、第一电流源和第二电流源，第一运算放大器的正相输入端连接基准电压，其反相输入端连接第二PMOS管的源极和第一电流源，其输出端连接第一PMOS管的栅极；
第一PMOS管的源极连接电源电压，其漏极连接第二PMOS管的栅极并通过第一电阻后连接负电源电压；
第二运算放大器的正相输入端接地，其反相输入端连接第四PMOS管的源极和第二电流源，其输出端连接第三PMOS管的栅极；
第三PMOS管的源极连接电源电压，其漏极连接第四PMOS管的栅极并通过第二电阻后连接负电源电压；
第二PMOS管和第四PMOS管的漏极连接负电源电压；
所述像素内偏压调节模块包括第一电流镜单元、第二电流镜单元、第三电阻和第五PMOS管，
所述第一电流镜单元用于将流过第一PMOS管的电流按比例镜像，所述第二电流镜单元用于镜像流过第三PMOS管的电流；
第五PMOS管的栅极连接所述第一电流镜单元的输出端和所述第二电流镜单元的输出端并通过第三电阻后连接负电源电压，其漏极连接负电源电压，其源极输出浮动地电压作为所述雪崩光电二极管的偏置电压。
2.根据权利要求1所述的基于负压调节的雪崩光电二极管偏压调节电路，其特征在于，所述第一电流镜单元包括第一开关、第二开关、第三开关、第六PMOS管、第七PMOS管和第八PMOS管，其中第一PMOS管、第六PMOS管、第七PMOS管和第八PMOS管的宽长比之比为1:1:2:4；
第六PMOS管、第七PMOS管和第八PMOS管的栅极均连接第一PMOS管的栅极，其源极均连接电源电压，其漏极分别通过第一开关、第二开关和第三开关后连接所述第一电流镜单元的输出端。
3.根据权利要求1所述的基于负压调节的雪崩光电二极管偏压调节电路，其特征在于，所述第二电流镜单元包括第九PMOS管，第九PMOS管的栅极连接第三PMOS管的栅极，其源极连接电源电压，其漏极连接所述第二电流镜单元的输出端。
4.根据权利要求1所述的基于负压调节的雪崩光电二极管偏压调节电路，其特征在于，所述第一运算放大器的输出端和第一PMOS管的栅极之间还设置有第一电平位移电路，所述第二运算放大器的输出端和第三PMOS管的栅极之间还设置有第二电平位移电路。
5.根据权利要求1至4任一项所述的基于负压调节的雪崩光电二极管偏压调节电路，其特征在于，所述第一运算放大器和第二运算放大器均采用折叠式共源共栅运放结构，所述第一运算放大器包括第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第四电阻，其中第十八PMOS管和第十九PMOS管作为所述第一运算放大器的输入对管，其衬底均连接电源电压；
第六NMOS管的栅极连接第七NMOS管和第八NMOS管的栅极以及第五NMOS管的栅极和漏极并连接基准电流，其源极连接第八NMOS管的漏极，其漏极连接第十一PMOS管、第十三PMOS管、第十五PMOS管和第十七PMOS管的栅极以及第四电阻的一端；
第七NMOS管的漏极连接第五NMOS管的源极，其源极连接第八NMOS管、第三NMOS管和第四NMOS管的源极并接地；
第十PMOS管的栅极连接第十二PMOS管、第十四PMOS管和第十六PMOS管的栅极、第十一PMOS管的漏极和第四电阻的另一端，其源极连接第十二PMOS管、第十四PMOS管和第十六PMOS管的源极并连接电源电压，其漏极连接第十一PMOS管的源极；
第十二PMOS管的漏极连接第十三PMOS管的源极，第十四PMOS管的漏极连接第十五PMOS管的源极，第十六PMOS管的漏极连接第十七PMOS管的源极；
第十八PMOS管的栅极作为所述第一运算放大器的正相输入端，其源极连接第十九PMOS管的源极和第十三PMOS管的漏极，其漏极连接第一NMOS管的源极和第三NMOS管的漏极；
第十九PMOS管的栅极作为所述第一运算放大器的反相输入端，其漏极连接第二NMOS管的源极和第四NMOS管的漏极；
第三NMOS管的栅极连接第四NMOS管的栅极以及第十五PMOS管和第一NMOS管的漏极；
第二NMOS管的栅极连接第一NMOS管的栅极以及第一偏置电压，其漏极连接第十七PMOS管的漏极并作为所述第一运算放大器的输出端。
基于负压调节的雪崩光电二极管偏压调节电路
技术领域
背景技术
[0002] 单光子探测技术是近年来刚刚发展起来的一种基于单光子的新式探测技术，它可以实现对极微弱光信号的检测。在目前所用的光电探测器中，具有单光子探测能力的探测器主要有两种，即光电倍增管(Photo Multiplier Tube，PMT)和雪崩光电二极管(Avalanche Photo Diode，APD)。其中雪崩光电二极管APD(以下简称APD)在红外波段具有功耗低、体积小、工作频谱范围大、工作电压低等优点，因此被广泛应用。雪崩光电二极管APD探测器根据其偏置电压的不同，可分为线性和盖革两种工作模式。工作在盖革模式下的雪崩光电二极管APD被称为单光子雪崩二极管，具有单光子探测能力，被广泛应用于单光子探测技术。单光子探测技术可被用于光子测距、国防军事、荧光寿命测量等各方面。
[0003] 随着对探测器分辨率要求的提高，单光子探测技术正在向集成大阵列方向发展，阵列探测的一致性成为重要指标。APD阵列的灵敏度与偏压相关，但是由于APD阵列存在雪崩击穿电压不均匀分布的问题，因此最高偏压被阵列中最低击穿电压的像素所限制，APD阵列中将有大量像素处在偏压不足的状态，阵列探测器的性能受到严重影响，制约其阵列规模。
[0004] 目前，可通过调节APD偏置电压的方法来提高阵列探测器性能的均匀性。传统方案采用DAC(Digital to Analog Converter,数模转换器)和LDO(Low Dropout Regulator,低压差线性稳压器)结构相结合的调节方式来调节APD的偏置电压，即DAC产生同时调节数个像素的基准电压作为LDO中误差放大器的输入，随后LDO结构根据DAC提供的基准电压来实现APD偏置电压的调节。但是这种调节方式中LDO面积大且不能实现单个像素的调节，此外LDO有限的带宽较难实现APD快速充放电过程中的电压稳定性。
发明内容
[0005] 针对传统APD偏置电压调节方式中存在的面积大、不能实现单个像素的调节、电压稳定性不高等不足之处，本发明提出一种调节雪崩光电二极管APD偏置电压的方法，基于负压进行调节，扩大了APD偏置电压的调节范围，且能够实现逐像素可调的APD充电置位电压，有利于提升APD阵列的探测灵敏度，且具有面积小、响应速度快、电压准确度高等优点。
[0006] 本发明的技术方案为：
[0007] 基于负压调节的雪崩光电二极管偏压调节电路，包括像素外偏置电压产生模块和像素内偏压调节模块；
[0008] 所述像素外偏置电压产生模块包括第一运算放大器、第二运算放大器、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一电阻、第二电阻、第一电流源和第二电流源，[0009] 第一运算放大器的正相输入端连接基准电压，其反相输入端连接第二PMOS管的源极和第一电流源，其输出端连接第一PMOS管的栅极；
[0010] 第一PMOS管的源极连接电源电压，其漏极连接第二PMOS管的栅极并通过第一电阻后连接负电源电压；
[0011] 第二运算放大器的正相输入端接地，其反相输入端连接第四PMOS管的源极和第二电流源，其输出端连接第三PMOS管的栅极；
[0012] 第三PMOS管的源极连接电源电压，其漏极连接第四PMOS管的栅极并通过第二电阻后连接负电源电压；
[0013] 第二PMOS管和第四PMOS管的漏极连接负电源电压；
[0014] 所述像素内偏压调节模块包括第一电流镜单元、第二电流镜单元、第三电阻和第五PMOS管，
[0015] 所述第一电流镜单元用于将流过第一PMOS管的电流按比例镜像，所述第二电流镜单元用于镜像流过第三PMOS管的电流；
[0016] 第五PMOS管的栅极连接所述第一电流镜单元的输出端和所述第二电流镜单元的输出端并通过第三电阻后连接负电源电压，其漏极连接负电源电压，其源极输出浮动地电压作为所述雪崩光电二极管的偏置电压。
[0017] 具体的，所述第一电流镜单元包括第一开关、第二开关、第三开关、第六PMOS管、第七PMOS管和第八PMOS管，其中第一PMOS管、第六PMOS管、第七PMOS管和第八PMOS管的宽长比之比为1:1:2:4；
[0018] 第六PMOS管、第七PMOS管和第八PMOS管的栅极均连接第一PMOS管的栅极，其源极均连接电源电压，其漏极分别通过第一开关、第二开关和第三开关后连接所述第一电流镜单元的输出端。
[0019] 具体的，所述第二电流镜单元包括第九PMOS管，第九PMOS管的栅极连接第三PMOS管的栅极，其源极连接电源电压，其漏极连接所述第二电流镜单元的输出端。
[0020] 具体的，所述第一运算放大器的输出端和第一PMOS管的栅极之间还设置有第一电平位移电路，所述第二运算放大器的输出端和第三PMOS管的栅极之间还设置有第二电平位移电路。
[0021] 具体的，所述第一运算放大器和第二运算放大器均采用折叠式共源共栅运放结构，所述第一运算放大器包括第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第四电阻，其中第十八PMOS管和第十九PMOS管作为所述第一运算放大器的输入对管，其衬底均连接电源电压；
[0022] 第六NMOS管的栅极连接第七NMOS管和第八NMOS管的栅极以及第五NMOS管的栅极和漏极并连接基准电流，其源极连接第八NMOS管的漏极，其漏极连接第十一PMOS管、第十三PMOS管、第十五PMOS管和第十七PMOS管的栅极以及第四电阻的一端；
[0023] 第七NMOS管的漏极连接第五NMOS管的源极，其源极连接第八NMOS管、第三NMOS管和第四NMOS管的源极并接地；
[0024] 第十PMOS管的栅极连接第十二PMOS管、第十四PMOS管和第十六PMOS管的栅极、第十一PMOS管的漏极和第四电阻的另一端，其源极连接第十二PMOS管、第十四PMOS管和第十六PMOS管的源极并连接电源电压，其漏极连接第十一PMOS管的源极；
[0025] 第十二PMOS管的漏极连接第十三PMOS管的源极，第十四PMOS管的漏极连接第十五PMOS管的源极，第十六PMOS管的漏极连接第十七PMOS管的源极；
[0026] 第十八PMOS管的栅极作为所述第一运算放大器的正相输入端，其源极连接第十九PMOS管的源极和第十三PMOS管的漏极，其漏极连接第一NMOS管的源极和第三NMOS管的漏极；
[0027] 第十九PMOS管的栅极作为所述第一运算放大器的反相输入端，其漏极连接第二NMOS管的源极和第四NMOS管的漏极；
[0028] 第三NMOS管的栅极连接第四NMOS管的栅极以及第十五PMOS管和第一NMOS管的漏极；
[0029] 第二NMOS管的栅极连接第一NMOS管的栅极以及第一偏置电压，其漏极连接第十七PMOS管的漏极并作为所述第一运算放大器的输出端。
[0030] 本发明的有益效果为：本发明提出的雪崩光电二极管偏压调节电路利用运放在像素外构建偏置电压产生电路，利用运放将第四PMOS管MP4的源极电压和第二PMOS管MP2的源极电压分别钳位至0V和步进电压，利用第一PMOS管MP1和第三PMOS管MP3产生像素内的偏置电流；在像素内利用电流镜单元镜像第一PMOS管MP1和第三PMOS管MP3产生的偏置电流，第一电流镜单元通过数字开关控制像素内的比例电流镜镜像偏置电流的比例，从而实现雪崩光电二极管APD偏置电压的步进调节；通过引入负电源电压，扩大了APD偏置电压的调节范围，有利于提高APD阵列的均匀性和电压稳定性，提升光子探测的灵敏度；首次提出以PMOS源极，而不是LDO电路中的漏极产生步进电压，具有面积小、响应速度快，电压准确度高等优点；像素外的运放采用折叠式共源共栅运放结构时，选择PMOS管作为输入对管用于增大共模输入范围，另外将P输入对管的衬底接到最高电位，能够使得输入对管的阈值电压因衬底偏置效应而增大。附图说明
[0031] 图1为本发明提出的基于负压调节的雪崩光电二极管偏压调节电路的一种电路实现结构框图。
[0032] 图2为本发明提出的基于负压调节的雪崩光电二极管偏压调节电路中第一运算放大器在实施例中采用折叠式共源共栅运放的电路原理图。
具体实施方式
[0034] 下面结合附图和具体实施例对本发明进行详细的描述。
[0035] 本发明提出一种基于负压调节的雪崩光电二极管偏压调节电路，包括像素外偏置电压产生模块和像素内偏压调节模块，如图1所示，像素外偏置电压产生模块包括第一运算放大器OP1、第二运算放大器OP2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一电阻R1、第二电阻R2、第一电流源I1和第二电流源I2，第一运算放大器OP1的正相输入端连接基准电压VREF，其反相输入端连接第二PMOS管MP2的源极和第一电流源I1，其输出端连接第一PMOS管MP1的栅极；第一PMOS管MP1的源极连接电源电压，其漏极连接第二PMOS管MP2的栅极并通过第一电阻R1后连接负电源电压VNE；第二运算放大器OP2的正相输入端接地，其反相输入端连接第四PMOS管MP4的源极和第二电流源I2，其输出端连接第三PMOS管MP3的栅极；第三PMOS管MP3的源极连接电源电压，其漏极连接第四PMOS管MP4的栅极并通过第二电阻R2后连接负电源电压VNE；第二PMOS管MP2和第四PMOS管MP4的漏极连接负电源电压VNE。第二PMOS管MP2和第四PMOS管MP4用于产生第一运算放大器OP1和第二运算放大器OP2的反相输入端信号，第一电流源I1和第二电流源I2用于为第二PMOS管MP2和第四PMOS管MP4提供偏置电流，第一PMOS管MP1和第三PMOS管MP3用于产生第一电流镜单元偏置电压和第二电流镜单元偏置电压。
[0036] 像素外偏置电压产生模块包括运放钳位和产生电流镜偏置两部分，运放钳位部分包括第一运算放大器OP1、第二运算放大器OP2、第一电阻R1、第二电阻R2、第二PMOS管MP2、第四PMOS管MP4。第一运算放大器OP1的正相输入端接基准电压VREF，反相输入端接第二PMOS管MP2的源极即A点，A点通过运放钳位产生步进电压，步进电压的值通过基准电压VREF设置，基准电压VREF的大小即为想要实现的步进电压的值，一些实施例中基准电压VREF和基准电流Iref可由同一个带隙基准产生。第二运算放大器OP2的正相输入端接地，反相输入端接第四PMOS管MP4的源极即B点，B点通过运放钳位产生0V电压。产生电流镜偏置部分包括第一PMOS管MP1、第三PMOS管MP3，第一PMOS管MP1和第三PMOS管MP3分别与像素内偏压调节模块内的第一电流镜单元和第二电流镜单元构成电流镜结构，将流过第一PMOS管MP1和第三PMOS管MP3的电流进行镜像。
[0037] 像素内偏压调节模块包括第一电流镜单元、第二电流镜单元、第三电阻R3和第五PMOS管MP5，第一电流镜单元用于将流过第一PMOS管MP1的电流按比例镜像，第二电流镜单元用于镜像流过第三PMOS管MP3的电流；第五PMOS管MP5的栅极连接第一电流镜单元的输出端和第二电流镜单元的输出端并通过第三电阻R3后连接负电源电压VNE，其漏极连接负电源电压VNE，其源极输出浮动地电压作为雪崩光电二极管的偏置电压。浮动地电压连接复位管GN的源极，复位管GN的漏极连接淬灭管GP的源极和雪崩光电二极管的的阳极。
[0038] 第一电流镜单元用于将流过第一PMOS管MP1的电流按比例镜像，实施例中提出一种比例电流镜结构，能够步进调节镜像的电流比例，如图1所示，第一电流镜单元包括第一开关S1、第二开关S2、第三开关S3、第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8，其中第一PMOS管、第六PMOS管、第七PMOS管和第八PMOS管的宽长比之比为1:1:2:4；第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的栅极均连接第一PMOS管MP1的栅极，其源极均连接电源电压，其漏极分别通过第一开关S1、第二开关S2和第三开关S3后连接第一电流镜单元的输出端。本实施例中第一电流镜单元中第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8分别与第一PMOS管MP1构成电流镜结构，且由于第一PMOS管、第六PMOS管、第七PMOS管和第八PMOS管的宽长比之比为1:1:2:4，因此第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8分别能够按照1:1、1:2、1:4的比例镜像第一PMOS管MP1的电流，结合对第一开关S1、第二开关S2、第三开关S3的控制，可以将流过第一PMOS管MP1的电流按1-7倍的比例进行复制，如当仅有第一开关S1闭合时第一电流镜单元能够将流过第一PMOS管MP1的电流按1:1的比例进行复制，当第一开关S1和第二开关S2同时闭合时第一电流镜单元能够将流过第一PMOS管MP1的电流按1:3的比例进行复制，当第一开关S1、第二开关S2和第三开关S3都闭合时第一电流镜单元能够将流过第一PMOS管MP1的电流按1:7的比例进行复制。按照相同的原理可以设置多种开关组合实现想要的比例。
[0039] 第二电流镜单元用于镜像流过第三PMOS管MP3的电流，如图1所示给出第二电流镜单元的一种实现形式，包括第九PMOS管MP9，第九PMOS管MP9的栅极连接第三PMOS管MP3的栅极，其源极连接电源电压，其漏极连接第二电流镜单元的输出端。
[0040] 像素内偏压调节模块中第三电阻R3和第五PMOS管MP5分别与像素外偏置电压产生模块中的第一电阻R1和第二PMOS管MP2、第二电阻R2和第四PMOS管MP4钳位对称，再利用第一电流镜单元和第二电流镜单元镜像的电流，可以控制第五PMOS管MP5的源极处产生的浮动地电压大小。本实施例中第一PMOS管MP1栅极引出第一电流镜单元偏置电压为第一电流镜单元的第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8供电，比例电流镜结构按不同比例镜像第一PMOS管MP1的电流使得像素内的第五PMOS管MP5的源极电压达到步进电压的整数倍大小。第三PMOS管MP3栅极引出第二电流镜单元偏置电压为第二电流镜单元的第九PMOS管MP9供电，第二电流镜单元镜像的电流在第一开关S1、第二开关S2和第三开关S3都断开时能够使得像素内的第五PMOS管MP5的源极电压达到0V大小。具体过程为：像素外偏置电压产生模块中通过运放钳位作用将第四PMOS管MP4的源极电压钳位到0V，将第二PMOS管MP2的源极电压钳位到步进电压，步进电压的大小即为设置的基准电压VREF的电压值。当第一开关S1、第二开关S2和第三开关S3都断开时，钳位到0V的偏置电流通过第三PMOS管MP3被像素内偏压调节模块的第二电流镜单元的PMOS管镜像，镜像过来的电流流经像素内的第三电阻R3上，从而改变第五PMOS管MP5的栅极电压，进而将浮动地点的电压钳位到0V，因为0V对浮动地点的电压步进没有影响，所以该电流通路一直保持开启，随后调整第一开关S1、第二开关S2和第三开关S3来调节比例电流镜产生的电流继而调节浮动地的电压为步进电压的整数倍大小。钳位到步进电压的偏置电流通过第一PMOS管MP1被像素内偏压调节模块的三个宽长比同第一PMOS管MP1的宽长比比值为1:2:4的PMOS管镜像，镜像的电流大小分别为1:2:4，镜像的三条电流通路都汇集到第三电阻R3上，每个PMOS管下都有开关控制该条通路的导通与关断，以通过控制流到第三电阻R3上的电流大小来控制像素内第五PMOS管MP5的栅极电压的大小，进而控制浮动地点的电压大小，从而保证实现浮动地处电压的步进调节。本实施例中当第一开关S1、第二开关S2和第三开关S3至少有一个闭合时，通过第一电流镜单元镜像按不同比例镜像的电流将浮动地电位调节为步进电压的不同倍数，本实施例将步进电压即第一运算放大器OP1正相输入端的基准电压VREF设置为0.5V，将比例电流镜中三个PMOS管的宽长比设置为1:2:4，因此能将浮动地电位从0V～7倍步进电压即0V、0.5V、1V、
1.5V、2V、2.5V、3V、3.5V进行调节。
1.5V、2V、2.5V、3V、3.5V进行调节。
[0041] 当运放的正相输入端输入电压为0V时，若第二PMOS管MP2管的漏端接地，则源漏电压为0V，第二PMOS管MP2管只能工作在截止区或线性区，无法将其源端电压钳位到0V。因此，将第二PMOS管MP2管的漏端与负电源电压VNE相连接，因为第二PMOS管MP2管的栅极电压由第一电阻R1上的压降决定，则第二PMOS管MP2管栅极电压可为负，而第二PMOS管MP2管的栅源电压可低至为PMOS的阈值电压，所以通过调节第二PMOS管MP2管的尺寸，第二PMOS管MP2管的源极电压可以很容易的被钳位至0V。同理，当运放的正相输入端输入电压为步进电压时，流过电阻上的偏置电流发生变化，从而使得第二PMOS管MP2管的栅极电压改变，又因为其源漏电流不变，所以第二PMOS管MP2管的源极电压可以随着输入改变，从而将其钳位到步进电压处。
[0042] 本发明首次提出通过引入负电源电压VNE对APD的偏压进行调节，为了使第四PMOS管MP4和第五PMOS管MP5的源端电压为0V时，第四PMOS管MP4和第五PMOS管MP5仍能开启，第四PMOS管MP4和第五PMOS管MP5的栅极电压至少要比各自的源极电压低一个阈值电压Vth，而第四PMOS管MP4和第五PMOS管MP5的栅极电压分别由第二电阻R2和第三电阻R3上的压降决定，PMOS管的阈值电压Vth接近1V，所以负电源电压VNE可以设置为-1V。可见本发明通过引入负电源电压VNE扩大了APD偏置电压的调节范围。
[0043] 一些实施例中，第一运算放大器OP1的输出端和第一PMOS管MP1的栅极之间还设置有第一电平位移电路，第二运算放大器OP2的输出端和第三PMOS管MP3的栅极之间还设置有第二电平位移电路，电平位移电路能够保证第二PMOS管MP2、第四PMOS管MP4的源端电位更好地钳位在步进电压和0V处。
[0044] 为了精简电路，像素外偏置电压产生模块中第一运算放大器和第二运算放大器可以采用相同的结构，如均采用折叠式共源共栅运放结构或其他类型的运放结构。如图2所示给出了折叠式共源共栅运放结构的实现形式，本实施例以第一运算放大器为例进行说明，折叠式共源共栅运放结构的第一运算放大器OP1包括第十PMOS管M1、第十一PMOS管M2、第十二PMOS管M3、第十三PMOS管M4、第十四PMOS管M5、第十五PMOS管M6、第十六PMOS管M7、第十七PMOS管M8、第十八PMOS管M9、第十九PMOS管M10、第一NMOS管M11、第二NMOS管M12、第三NMOS管M13、第四NMOS管M14、第五NMOS管M15、第六NMOS管M16、第七NMOS管M17、第八NMOS管M18和第四电阻R0，其中第十八PMOS管M9和第十九PMOS管M10作为第一运算放大器OP1的输入对管，其衬底均连接电源电压；第六NMOS管M16的栅极连接第七NMOS管M17和第八NMOS管M18的栅极以及第五NMOS管M15的栅极和漏极并连接基准电流Iref，其源极连接第八NMOS管M18的漏极，其漏极连接第十一PMOS管M2、第十三PMOS管M4、第十五PMOS管M6和第十七PMOS管M8的栅极以及第四电阻R0的一端；第七NMOS管M17的漏极连接第五NMOS管M15的源极，其源极连接第八NMOS管M18、第三NMOS管M13和第四NMOS管M14的源极并接地；第十PMOS管M1的栅极连接第十二PMOS管M3、第十四PMOS管M5和第十六PMOS管M7的栅极、第十一PMOS管M2的漏极和第四电阻R0的另一端，其源极连接第十二PMOS管M3、第十四PMOS管M5和第十六PMOS管M7的源极并连接电源电压，其漏极连接第十一PMOS管M2的源极；第十二PMOS管M3的漏极连接第十三PMOS管M4的源极，第十四PMOS管M5的漏极连接第十五PMOS管M6的源极，第十六PMOS管M7的漏极连接第十七PMOS管M8的源极；第十八PMOS管M9的栅极作为第一运算放大器OP1的正相输入端，其源极连接第十九PMOS管M10的源极和第十三PMOS管M4的漏极，其漏极连接第一NMOS管M11的源极和第三NMOS管M13的漏极；第十九PMOS管M10的栅极作为第一运算放大器OP1的反相输入端，其漏极连接第二NMOS管M12的源极和第四NMOS管M14的漏极；第三NMOS管M13的栅极连接第四NMOS管M14的栅极以及第十五PMOS管M6和第一NMOS管M11的漏极；第二NMOS管M12的栅极连接第一NMOS管M11的栅极以及第一偏置电压Vb，其漏极连接第十七PMOS管M8的漏极并作为第一运算放大器OP1的输出端。
[0045] 本实施例使用的折叠式共源共栅运放包括电流镜和折叠式共源共栅运放两部分，第五NMOS管M15、第六NMOS管M16、第七NMOS管M17和第八NMOS管M18构成电流镜结构用于镜像基准电流Iref，第十PMOS管M1、第十一PMOS管M2、第十二PMOS管M3、第十三PMOS管M4、第十四PMOS管M5、第十五PMOS管M6、第十六PMOS管M7、第十七PMOS管M8和第四电阻R0构成一个自偏置Cascode电流镜，第十二PMOS管M3、第十三PMOS管M4是运放的尾电流源，第十四PMOS管M5、第十五PMOS管M6、第十六PMOS管M7、第十七PMOS管M8作为所述运放的电流源负载，第一偏置电压Vb为外部给定，用于使第一NMOS管M11、第二NMOS管M12工作在饱和区。
[0046] 本实施例提出的折叠式共源共栅运放以PMOS管作为输入对管，其中第十八PMOS管M9的栅极即VIP端为正相输入端，第十九PMOS管M10的栅极VIN端为反相输入端。选择使用P管作为输入对主要是出于对共模输入范围的考虑。因为该运放需钳位步进电压和0V的电压，倘若使用NMOS管作为输入对，为了使得第三NMOS管M13(第四NMOS管M14)管处于饱和区，则NMOS输入对的源端电压应该大于第三NMOS管M13(第四NMOS管M14)的过驱动电压，共模输入范围最低点VGS9+VOV13，VGS9为第十八PMOS管MP9的栅源电压，VOV13为第三NMOS管M13的过驱电压。不妨假设VOV13＝0.2V，NMOS的阈值电压VTH＝0.9V，步进电压为0.5V，很明显其共模输入范围最低点为1.3V，0.5V或0V并未达到NMOS输入对的共模输入范围，因此不能使用NMOS输入对。此外，当使用PMOS输入对管时，其漏端电压的大小也应该满足第三NMOS管M13(第四NMOS管M14)处于饱和区对于第三NMOS管M13(M14)的VDS的要求。为了保证输入对管处于饱和区，栅漏之间的电压差应该小于P管的阈值电压，所以当对管的漏极电压不变时，阈值电压越大，输入电压所能到达的最低电压就会越小，也即其共模输入范围越大。所以本发明创新地采用了将P输入对管的衬底接到最高电位，输入对管的阈值电压会因衬底偏置效应而增大。
[0047] 运放的尾电流源第十二PMOS管M3、第十三PMOS管M4采用共源共栅电流镜的形式，目的是增加复刻电流的精确度。电流镜采用自偏置共源共栅结构，自偏置电阻即第四电阻R0的两端分别接第十PMOS管M1、第十一PMOS管M2的栅极，其中所述自偏置电流镜结构正常工作的前提是第十PMOS管M1、第十一PMOS管M2需要都工作在饱和区，因此第四电阻R0的大小需要满足一定的要求，才能使基准电流Iref被精确地镜像过来。假设电阻上电压为VR0，则电阻R0上的电压需要满足：VOV
[0048] 用virtuoso软件对本实施的方案进行仿真分析，结果如下：附图3为本发明实施方案中在不同配置的情况下APD接口电压的仿真波形，其中EN、UVP是一个二输入与门的输入，与门的输出为使能信号，只有当EN、UVP同时为高时，使能信号有效，电路开启。仿真条件为：APD接口处的电流为从1uA到1mA，周期为10us，上升时间、下降时间和脉冲宽度均为100ns，延迟时间为11us；第三开关S3、第二开关S2、第一开关S1分别为关关关、关关开、关开开、开开开，设定步进电压为0.5V，则对应的偏置电压分别为0V、0.5V、1.5V、3.5V。从图3可以看出，在不同配置字的情况下，APD的接口电压APD_IO可以由0V变化至3.5V。因此本发明可以实现APD偏置电压的步进调节，且电压准确性较高。
[0049] 从上述具体实施方式可知：本发明提出的APD偏压调节电路采用负压调节的方式，包括像素外和像素内两部分，像素外为偏置电压产生电路，利用运放在像素外构建偏置电压产生电路，将雪崩光电二极管APD偏置电压分别钳位至0V和步进电压；像素内为偏压调节模块，通过数字开关控制像素内的比例电流镜镜像偏置电流的方式，从而实现雪崩光电二极管APD偏置电压的步进调节。传统APD偏压调节使用LDO电路中的漏极产生步进电压，但本发明首次提出以PMOS管源极产生步进电压，具有响应速度快，电压准确度高等优点。本发明提出的APD偏压调节电路引入负电源电压VNE后，扩大了APD偏置电压的调节范围，可实现逐像素可调的APD充电置位电压即APD偏置电压，有利于提升APD阵列的探测灵敏度，且具有面积小、响应速度快，电压准确度高等优点。
[0050] 值得说明的是，本实施例适用于所有工作在盖革模式下的APD的偏压调节，并且本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内，例如电流镜单元可以选择普通电流镜结构，也可以选择cascode电流镜结构或其他类型的电流镜结构；第一开关S1、第二开关S2、第三开关S3也可以利用MOS管作开关管。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 侧面接收光的硅增益光探测阵列器件的制作方法 | 2020-05-08 | 322 |
| 半导体受光模块 | 2020-05-11 | 574 |
| 一种定位系统和方法 | 2020-05-12 | 324 |
| 一种光模块 | 2020-05-08 | 40 |
| 使用多个雪崩光电二极管元件检测光 | 2020-05-11 | 411 |
| 波导集成雪崩光电二极管 | 2020-05-11 | 628 |
| 一种测量雪崩光电二极管的雪崩信号的装置及方法 | 2020-05-12 | 422 |
| 固态光探测和测距(LIDAR)系统 | 2020-05-08 | 878 |
| 一种量子随机数发生器 | 2020-05-08 | 378 |
| 一种二维扫描成像结构、显微镜及显微探头 | 2020-05-11 | 602 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈