技术领域
[0001] 本
发明涉及光电技术领域，尤其涉及一种探测基板及其制备方法以及包括该探测基板的x射线探测器。
背景技术
[0002]
X射线是一种
波长约为10-0.01纳米之间的超短
电磁波，X射线穿过物体后，物体吸收和散射会使X射线的强度或
相位发生变化，而这种变化与物体的材料、结构、厚度、
缺陷等特性相关，因此可以通过
信号检测物体内部结构，在医疗影像检测、工业生产安全检测、天文探测、高能离子检测、环境安全探测等多个领域中得到广泛应用。
[0003] 数字化X射线探测通常指
电子成像板技术-
平板探测器技术。其中电子成像板由大量微小的带有
薄膜晶体管(TFT)的探测器成阵列排列而成,其关键部位是获取图像的平板探测器，由X射线转换层，PIN光电
二极管，
薄膜晶体管，信号储存基本
像素单元以及信号放大与信号读取等组成。
[0004] 在X射线探测基板的制备过程中，在PIN器件形成时容易在其Si层中产生膜应
力，导致PIN薄膜制备条件苛刻且制得的PIN
光电二极管灵敏度下降。
发明内容
[0005] 有鉴于此，本发明
实施例提出了一种探测基板，其中的PIN器件具有降低的薄膜
应力，从而能够提高PIN器件的灵敏度。
[0006] 在本发明的探测基板中形成有TFT器件和PIN器件，探测基板包括：基板；源漏极金属层，其形成在所述基板上方，所述源漏极金属层包括TFT
电极区和PIN电极区，TFT电极区用作TFT器件的源漏电极，PIN电极区用作PIN器件的下部电极，其中，所述TFT电极区上形成有
钝化层，所述
钝化层的邻近PIN电极区的部分的表面与PIN电极区的表面相接并齐平。
[0007] 作为优选，所述源漏极金属层的TFT电极区和PIN电极区一体形成。
[0008] 作为优选，所述PIN器件为非晶
硅PIN光电二极管，其包括所述下部电极、N型非晶硅层、本征非晶硅层、P型非晶硅层和上部电极。
[0009] 作为优选，N型非晶硅层和P型非晶硅层的厚度选自300-1000埃米，本征非晶硅层的厚度选自1-1.5微米。
[0010] 作为优选，TFT器件的
栅极金属形成在所述基板上，在栅极金属和源漏极金属层之间形成有栅极绝缘层。
[0011] 本发明实施例还提供了一种x射线探测器，其包括上述探测基板。
[0012] 本发明实施例同时提供了一种制备探测基板的方法，包括：制备一基板；在所述基板上形成TFT器件，其中，形成TFT器件包括形成源漏极金属层，形成所述源漏极金属层包括形成TFT电极区和PIN电极区，TFT电极区用作TFT器件的源漏电极；在所述TFT电极区上形成钝化层，使得所述钝化层的邻近PIN电极区的部分的表面与PIN电极区的表面相接并齐平；形成PIN器件，所述PIN电极区用作所述PIN器件的下部电极。
[0013] 作为优选，在形成所述源漏极金属层时，同时形成TFT电极区和PIN电极区。
[0014] 作为优选，形成所述源漏极金属层包括：在基板上方形成金属层；制备半
色调掩模板，使得所述半色调掩模板的用于形成PIN电极区的部分的透光率低于用于形成TFT电极区的部分的透光率；使用所述半色调掩模板对所述金属层进行
图案化形成所述源漏极金属层，使得所形成的PIN电极区的厚度大于所形成的TFT电极区的厚度。
[0015] 作为优选，PIN器件为非晶硅PIN光电二极管，形成PIN器件包括：在PIN电极区以及所述钝化层的邻近PIN电极区的部分上依次
镀N型非晶硅膜、本征非晶硅膜和P型非晶硅膜；对所形成的N型非晶硅膜、本征非晶硅膜和P型非晶硅膜进行图案化，去除形成在所述钝化层的邻近PIN电极区的所述部分上的N型非晶硅膜、本征非晶硅膜和P型非晶硅膜；在P型非晶硅膜上形成上部电极。
[0016] 本发明实施例通过使探测基板中与PIN器件集成的TFT器件上的钝化层与PIN器件下部电极的表面齐平，消除了钝化层对PIN成膜造成的应力影响，降低了PIN薄膜应力，改善了PIN器件性能，提高了PIN器件的灵敏度，从而提高了探测基板的探测
精度。
附图说明
[0017] 图1为本发明实施例的探测基板的截面示意图；
[0018] 图2为本发明实施例的制备探测基板的方法的示意性
流程图；
[0019] 图3A-图3D为本发明实施例的制备探测基板的方法的工艺过程示意图。
[0020] 附图标记列表
[0021] 31基板 32栅极金属
[0022] 33栅极绝缘层 34非晶硅层
[0023] 35n+a-Si层 36源漏极金属层
[0024] 361TFT电极区 361PIN电极区
[0025] 37PIN n Si层 38PIN非晶硅层
[0026] 39PIN p Si层 310透明电极层
[0028] 313平坦化层 3110第一钝化层
[0029] 30半色调掩膜板
具体实施方式
[0030] 下面结合附图对本发明实施例进行详细说明。本发明实施例以示例的方式给出，并不作为对本发明的限定。
[0031] 图1为本发明实施例的探测基板的截面示意图。
[0032] 如图1所示，探测基板包括基板31，形成于基板31上的栅极金属32，形成于栅极金属32以及基板31上的栅极绝缘层33，依次在栅极绝缘层33上形成的非晶硅层34、n+a-Si层35和源漏极金属层36。图1所示探测基板中的TFT器件除了源漏极金属层36外的结构仅为示例性的。
[0033] 源漏极金属层36包括TFT电极区361和PIN电极区362。在图1所示的实施例中，示例性地示出了源漏极金属层36包括一体形成的TFT电极区361和PIN电极区362，但本发明不限于此。在本发明其他实施例中，在形成源漏极金属层36时可将TFT电极区361和PIN电极区362形成在分离的两个区域，然后将TFT电极区361和PIN电极区362相互电连接。
[0034] 根据本发明实施例的方案，TFT电极区361的表面在垂直于基板31的方向上的
位置比PIN电极区362的表面在垂直于基板31的方向上的位置更靠近基板31。在图1所示的实施例中示例性地示出为TFT电极区361的厚度小于PIN电极区362，但本发明不限于此。例如在TFT电极区361和PIN电极区362分别形成在不同区域的实施例中，TFT电极区361可能具有比PIN电极区362更大的厚度，但只要TFT电极区361的表面比PIN电极区362的表面更靠近基板31，就可实现本发明的技术方案。
[0035] TFT电极区361用作探测基板中TFT器件的源漏电极，栅极金属32为TFT器件的栅极。TFT器件的源漏极电极上
覆盖有第一钝化层3110，第一钝化层3110的邻近PIN电极区362的部分的表面与PIN电极区362的表面相接并齐平。
[0036] PIN电极区362用作PIN器件的下部电极。图1中作为示例示出的PIN器件包括该下部电极、PIN n Si层37、PIN非晶硅层38、PIN p Si层39以及透明电极层310，但本发明对PIN器件的具体组成结构没有限制，只要具有布置于PIN器件底部的下部电极即适用于本发明。
[0037] TFT器件和PIN器件上共同覆盖有第二钝化层311，在第二钝化层311上形成有偏压电极层312，在偏压电极层312上覆盖有平坦化层313。
[0038] 本发明实施例通过使得探测基板中的TFT器件上的钝化层与PIN器件下部电极的表面相接并齐平，消除了钝化层对PIN成膜造成的应力影响，降低了PIN薄膜应力，改善了PIN器件性能，提高了PIN器件的灵敏度，从而提高了探测基板的探测精度。
[0039] 在本发明一个实施例中，PIN器件为非晶硅PIN光电二极管，其包括作为下部电极的PIN电极区362、N型非晶硅层37、本征非晶硅层38、P型非晶硅层39和上部电极，上部电极例如为透明电极层310。本发明实施例能够大幅提高非晶硅PIN光电二极管的性能，提高包括非晶硅PIN光电二极管的探测基板的探测精度。作为示例，在本发明实施例中，N型非晶硅层和P型非晶硅层的厚度可以选自300-1000埃米，本征非晶硅层的厚度可以选自1-1.5微米，以利于光的入射以及光电转换效率。
[0040] 本发明实施例提供了一种x射线探测器，其包括上述任一实施例的探测基板。通过本发明实施例的方案，能够大幅提高x射线探测器的探测精度。
[0041] 图2为本发明实施例的制备探测基板的方法的示意性流程图。
[0042] 如图2所示，本发明实施例的制备探测基板的方法包括：
[0043] S101、制备一基板；
[0044] S102、在基板上形成TFT器件，其中，形成TFT器件包括形成源漏极金属层，形成源漏极金属层包括形成TFT电极区和PIN电极区，TFT电极区用作TFT器件的源漏电极；
[0045] S103、在TFT电极区上形成钝化层，使得钝化层的邻近PIN电极区的部分的表面与PIN电极区的表面相接并齐平；
[0046] S104、形成PIN器件，所述PIN电极区用作所述PIN器件的下部电极。
[0047] 其中，S101步骤中例如可制备玻璃基板作为本发明实施例中探测基板的基板部分。在完成基板的制备后，在基板上形成TFT器件，其中在形成TFT器件的源漏极金属层时，形成TFT电极区和PIN电极区，使得TFT电极区的表面在垂直于基板的方向上的位置比PIN电极区的表面在垂直于基板的方向上的位置更靠近基板，从而在TFT电极区上形成钝化层后，钝化层的邻近PIN电极区的部分的表面与PIN电极区的表面相接并齐平。
[0048] 在本发明实施例中，在形成TFT器件的源漏极金属层时，可以同时形成TFT电极区和PIN电极区，例如可以一体地形成或者分别形成TFT电极区和PIN电极区。
[0049] 本发明实施例的制备探测基板的方法通过使得探测基板中的TFT器件上的钝化层与PIN器件下部电极的表面相接并齐平，消除了钝化层对PIN成膜造成的应力影响，降低了PIN薄膜应力，改善了PIN器件性能，提高了PIN器件的灵敏度，从而提高了探测基板的探测精度。
[0050] 图3A-图3D为本发明实施例的制备探测基板的方法的示意性工艺过程图，下面结合图2与图3A-图3D对本发明的制备探测基板的方法的实施例进行详细说明。应当理解的是，图中示出的工艺过程仅为一种示例，并不作为对本发明的限制。
[0051] 首先，参照图3A，在玻璃基板31上沉积并图案化栅极金属32，之上覆盖栅极绝缘层33，非晶硅层34及N+a-Si层35，再在其上沉积源漏极金属层36。
[0052] 在形成源漏极金属层36时，可以先在N+a-Si层35上形成一层均匀的金属层，然后制备半色调掩膜板30(例如PR胶)对源漏极金属层36进行图案化。
[0053] 半色调掩模板例如可以采用PR胶进行制备。在制备半色调掩膜板时，将半色调掩模板的用于形成PIN电极区的部分的透光率调整为低于用于形成TFT电极区的部分的透光率。
[0054] 如图3B所示，使用上述制备的半色调掩模板对上述金属层进行图案化形成源漏极金属层36时，可使得源漏极金属层36中的PIN电极区的表面高于TFT电极区的表面，在图示实施例中示出为PIN电极区的厚度大于TFT电极区的厚度。
[0055] 本发明实施例虽然以半色调掩膜板形成源漏极金属层36为例进行了说明，但本发明并不限于采用半色调掩膜板30形成源漏金属层36。例如，参照图3A，在N+a-Si层35上形成一层均匀的金属层后，替代半色调掩膜板30，可通过在该均匀金属层上对应PIN器件的区域上沉积另一金属层形成PIN电极区，使得PIN电极区的表面高于TFT电极区，从而形成源漏极金属层36。
[0056] 如图3C所示，在TFT器件上层沉积第一钝化层3110进行覆盖，调节形成第一钝化层3110的工艺参数，使覆盖了第一钝化层3110后的TFT部分与PIN部分相接的区域表面齐平没有段差。
[0057] 如图3D所示，在PIN电极区以及第一钝化层的邻近PIN电极区的部分上依次镀N型非晶硅膜、本征非晶硅膜和P型非晶硅膜，并进行PIN的图案化，图案化时可去除形成在第一钝化层的邻近PIN电极区的部分上的N型非晶硅膜、本征非晶硅膜和P型非晶硅膜。PIN图案化完成以后，在P型非晶硅膜上形成透明电极层310，完成探测基板中非晶硅PIN光电二极管的制备。
[0058] 最后参见图1，在图3D所示的结构上形成第二钝化层311、偏压电极312及平坦化层313，即完成探测基板的制备。
[0059] 以上所述仅为本发明较佳的实施例，并非因此限制本
申请要求保护的范围，所以凡运用本申请
说明书及图示内容作出等效结构变化，均包含在本申请的保护范围内。
