首页 / 专利库 / 传感器与探测器 / 光电二极管 / 雪崩光电二极管 / 应用于高密度集成SPAD阵列的淬灭电路与整形电路

应用于高密度集成SPAD阵列的淬灭电路与整形电路

阅读:556发布:2020-05-12

专利汇可以提供应用于高密度集成SPAD阵列的淬灭电路与整形电路专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种应用于高 密度 集成SPAD阵列中的淬灭 电路 以及整形电路,该电路主要包含PMOS被动淬灭电路以及整形电路。该淬灭电路利用SPAD 雪 崩后的大 电流 在PMOS管上的 电压 降进行被动淬灭,产生脉冲 信号 ,该脉冲信号通过 反相器 进行整形,并增加驱 动能 力 。本发明电路结构简单,可有效减小版图面积,尤其适用于高密度集成SPAD阵列中;同时本发明电路功能完整,满足高密度集成SPAD阵列中单一 像素 所需的电路要求。,下面是应用于高密度集成SPAD阵列的淬灭电路与整形电路专利的具体信息内容。

1.一种应用于高密度集成SPAD阵列中的淬灭电路以及整形电路,其特征在于:包括一个PMOS管Mq,一个反相器I1;PMOS管Mq栅上接外部输入VQ,源极接额外电压VE,漏极接SPAD阴极;反相器I1输入端接SPAD单管的阴极,输出端作为所述SPAD单管的输出端;所述SPAD单管为单光子崩光电二极管阳极接负击穿电压-VBD。
2.根据权利要求1所述的应用于高密度集成SPAD阵列中的淬灭电路以及整形电路,其特征在于:所述的PMOS管Mq由栅极电压VQ控制源漏间电阻值,作为被动淬灭电阻,且阻值大小可调;所述反相器I1作为整形电路,将SPAD单管的阴极输出脉冲进行整形后输出。

说明书全文

应用于高密度集成SPAD阵列的淬灭电路与整形电路

技术领域

[0001] 本发明涉及一种应用于高密度集成SPAD阵列的淬灭电路与整形电路,属于半导体技术领域,尤其是基于半导体技术的SPAD单光子成像领域。

背景技术

[0002] 单光子探测技术是一种基于单光子的探测技术,它可以检测极微弱光信号,是一项新兴探测技术。单光子探测技术应用极其广泛,包括医疗诊断、天文观测、光谱测量、量子通信等领域。单光子二极管(Single photon avalanche diode,SPAD)工作在盖革模式下,是一种最有前景的单光子探测器。
[0003] 单光子雪崩二极管在盖革模式下,所施加的反偏电压高于雪崩电压,具有极高的电流增益,可用于单光子检测。具体工作原理为:当一个光子进入SPAD感光区,光子有一定概率被耗尽区吸收并产生电子-空穴对,该电子-空穴对在耗尽区强电场作用下能通过倍增效应迅速产生大量载流子,即触发一次雪崩击穿。这种雪崩击穿是一种自持续行为,没有外界的干扰抑制,其雪崩电流是无法自主停止的,长时间的大电流会造成探测器发热甚至烧毁,且探测器也无法进入新的探测周期,故需要淬灭电路及时对雪崩进行及时抑制。
[0004] 另一方面,随着集成电路技术的发展以及SPAD探测器制作平的提高,SPAD正朝着阵列化、集成化方向发展。淬灭电路与整形电路需要与SPAD单管一起集成在单一像素中,故其结构的精简度以及版图的小型化在集成过程中具有至关重要的作用。
[0005] 在SPAD像素密集集成的过程中,一个像素需要包括一个SPAD单管,与之紧密集成的淬灭电路以及整形电路。每个像素在版图布局时,必须考虑淬灭电路以及整形电路版图占用面积与像素感光面积相互匹配的问题。淬灭电路和整形电路的面积如果过大,将直接导致感光面积的占比过小,即填充系数过小,从而导致像素收光能差,量子效率低下。所以,亟需具有精简电路结构以及小型版图面积的淬灭电路以及整形电路。
[0006] 另一方面,随着阵列规模的扩大,像素电路的数目成倍增加,单个像素电路的功耗问题将是必须考虑的关键技术。如果单个像素电路的功耗过大,整个芯片的功耗将十分巨大,将产生严重的发热现象,这将导致SPAD器件性能的变差,如暗计数的大量增加。单个像素的静态电流过大,还会容易引起电源总线上的电压降比较明显,从而引起芯片内部不同像素间偏置电压不一致,导致探测效率的不确定波动等不利现象发生。
[0007] 淬灭电路目前主要有被动淬灭电路、主动淬灭电路以及控淬灭电路等几种模式。现有技术中,主动淬灭电路以及门控淬灭电路的结构都比较复杂,版图占用面积大,不适合在阵列集成中使用;基于普通电阻设计的被动淬灭电路,由于电阻占用面积过大,也不利于大规模集成。

发明内容

[0008] 发明目的:为了克服现有技术中存在的不足,本发明提供了一种应用于高密度集成SPAD阵列的淬灭电路与整形电路;本发明利用单一PMOS管作为被动淬灭电路,有效的解决了SPAD像素大规模集成中淬灭电路版图占比大的问题,同时相比于电阻型被动淬灭电路,本发明中PMOS管淬灭电阻具有阻值可调的优点;本发明利用单一反相器作为整形电路,不仅在版图设计中减少了占用面积,而且可以增加驱动电流。
[0009] 技术方案:为实现上述目的,本发明的技术方案如下:一种应用于高密度集成SPAD阵列的淬灭电路与整形电路,用于SPAD探测单光子信息并向后级输出,包括包括一个PMOS管Mq,一个反相器I1;PMOS管Mq栅上接外部输入VQ,源极接额外电压VE,漏极接SPAD阴极;反相器I1输入端接SPAD单管的阴极,输出端作为所述SPAD单管的输出端;所述SPAD单管为单光子雪崩光电二极管阳极接负击穿电压-VBD。
[0010] 具体的,所述的PMOS管Mq由栅极电压VQ控制源漏间电阻值,作为被动淬灭电阻,且阻值大小可调;所述反相器I1作为整形电路,将SPAD单管的阴极输出脉冲进行整形后输出。
[0011] 有益效果:本发明提供的一种应用于高密度集成SPAD阵列的淬灭电路与整形电路,相对于现有技术,具有如下优势:1、单一PMOS管作为被动淬灭电阻,结构简单,版图占用面积小,且淬灭电阻阻值可通过栅极电压调制,比较灵活可变;2、反相器作为整形电路,结构简单,版图占用面积小,且可以通过反相器增加驱动电流。附图说明
[0012] 图1为本发明提供的电路的结构示意图;图2为本发明提供电路的时序图。

具体实施方式

[0013] 下面将结合附图对本发明作进一步的说明。
[0014] 如图1所示是一种应用于高密度集成SPAD阵列的淬灭电路与整形电路,用于SPAD探测单光子信息并向后级输出,包括包括一个PMOS管Mq,一个反相器I1;PMOS管Mq栅上接外部输入VQ,源极接额外电压VE,漏极接SPAD阴极;反相器I1输入端接SPAD单管的阴极,输出端作为所述SPAD单管的输出端;所述SPAD单管为单光子雪崩光电二极管,阳极接负击穿电压-VBD。所述的PMOS管Mq由栅极电压VQ控制源漏间电阻值,作为被动淬灭电阻,且阻值大小可调;所述反相器I1作为整形电路,将SPAD单管的阴极输出脉冲进行整形后输出。
[0015] 具体的,在SPAD单管阳极施加一个负的击穿电压值-VBD,在SPAD单管的阴极连接一个PMOS管,并将PMOS管的源极接在额外电压VE上;在雪崩发生前,SPAD单管两端的电压差值基本等于VBD+VE,高于雪崩击穿点,SPAD处于强反偏的等待模式。此时,当一个光子进入SPAD的感光区,被强反偏的耗尽区吸收后,将在瞬间产生一个雪崩大电流。大电流从VE端流向- VBD端,在PMOS管源漏电阻上产生电压降,当PMOS管上的电压降大于VE时,SPAD单管两端的电压差值将小于击穿点,SPAD单管耗尽区内电场将无法满足雪崩所需的强度,SPAD单管的雪崩被淬灭,进入恢复阶段,直至SPAD单管两端的电压差恢复到等待模式时的状态。
[0016] 如图2所示是本发明所提供电路的时序图。VQ信号是一个在时序上恒定不变的电压信号,但其具体的电压值是可以调节的,用于控制PMOS管的电阻值;SPAD信号是SPAD单管阴极,也即PMOS管漏极的电压信号,当光子进入SPAD的感光区,被强反偏的耗尽区吸收产生雪崩时,所述SPAD信号电压值瞬间由VE下降到0以下,然后雪崩被淬灭,流经SPAD单管和PMOS管的电流下降,PMOS管源漏两端电压降减小,所述SPAD信号电压缓慢回升至VE值。VO信号是反相器的输出信号,是经过反相器整形后的信号,波形比较规整且对后级的电流驱动能力较强,可用于后级电路对脉冲个数的计数。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈