显示装置及其驱动方法
阅读：971发布：2024-01-11
专利汇可以提供显示装置及其驱动方法专利检索，专利查询，专利分析的服务。并且本 发明 涉及显示装置及其驱动方法，提供了一种显示装置，包括： 显示面板 ，其包括栅极线、数据线、和连接到所述栅极线和所述数据线的 像素 、连接到所述数据线的数据 驱动器 、连接到所述栅极线的栅极驱动器、和控制所述数据驱动器和所述栅极驱动器的 信号 控制器 ，其中，在所述信号控制器不向所述数据驱动器供应图像数据的新图像空白时间期间，选择性不施加正常被用于驱动所述数据驱动器的 电路 供电电源 电压 。，下面是显示装置及其驱动方法专利的具体信息内容。
1.一种选择性驱动显示装置的机器实现方法，所述显示装置包括显示面板，所述显示面板包括栅极线、数据线、和连接到所述栅极线和所述数据线的像素、连接到所述数据线的数据驱动器、连接到所述栅极线的栅极驱动器、和控制所述数据驱动器和所述栅极驱动器的信号控制器，所述方法包括：
在所述信号控制器未同时向所述数据驱动器供应新图像数据的新图像空白时间期间，选择性不施加驱动所述数据驱动器的电路电源电压。
2.根据权利要求1所述的方法，其中，
所述电路电源电压是模拟电路供电电压。
3.根据权利要求2所述的方法，其中，
所述显示装置还包括被配置为用于产生至少一个电路电源电压的电源管理集成电路单元。
4.根据权利要求2所述的方法，其中，
所述显示装置还包括传输灰度电压的灰度电压生成器，
以及在所述新图像空白时间期间，所述信号控制器不将所述模拟电路供电电压施加至接收模拟电源电压的所述灰度电压生成器。
5.根据权利要求4所述的方法，其中，
所述灰度电压生成器包括多个存储器组，所述多个存储器组包括存储用于在所述新图像空白时间期间输出的空白时间功率控制灰度电压的一个存储器组，以及所述灰度电压生成器在所述新图像空白时间期间输出所述空白时间功率控制灰度电压。
6.一种驱动包括显示面板的显示装置的方法，所述显示面板包括栅极线、数据线、和连接到所述栅极线和所述数据线的像素、连接到所述数据线的数据驱动器、连接到所述栅极线的栅极驱动器、和控制所述数据驱动器和所述栅极驱动器的信号控制器，所述方法包括：
在所述信号控制器未同时向所述数据驱动器供应新图像数据的新图像空白时间期间，选择性不向所述数据驱动器施加时钟信号。
7.根据权利要求6所述的方法，其中，
所述信号控制器包括被配置为用于产生所述时钟信号的锁相环单元和输出所述时钟信号的输出端，
所述数据驱动器包括用于接收所述时钟信号的接收端，以及
所述信号控制器利用使能信号控制所述锁相环单元，以便在所述新图像空白时间期间选择性不产生所述时钟信号。
8.根据权利要求6所述的方法，其中，
所述信号控制器包括用于输出所述时钟信号的输出端，
所述数据驱动器包括用于接收所述时钟信号的接收端，以及
所述信号控制器利用使能信号控制所述输出端，以在所述新图像空白时间期间选择性不输出所述时钟信号。
9.根据权利要求8所述的方法，其中，
所述输出端和所述接收端作为一对引线而被连接，以及
所述信号控制器浮置所述一对引线中的一个以使所述时钟信号不被输出。
10.根据权利要求6所述的方法，其中，
所述信号控制器在所述新图像空白时间期间不施加驱动所述数据驱动器的电源电压，其中，所述新图像空白时间是图像数据未被供应到所述数据驱动器的时间。
显示装置及其驱动方法
技术领域
[0001] 本发明公开涉及一种显示装置及其驱动方法。更具体地，本公开涉及一种具有降低功耗的显示装置及其驱动方法。
背景技术
[0003] 所谓平面或曲面的面板显示装置通常包括显示面板和可操作地耦接到面板的信号控制器。信号控制器产生一个或多个控制信号来控制显示面板的驱动，且它还与一个或多个控制信号同步地将图像数据传输到显示面板，从而驱动显示面板以形成所期望的图像。
[0005] 通常，当要显示静态图像时，信号控制器在每个连续帧中从外部图形处理单元重复接收相同的图像数据，即使其显示不变化的静态图像也如此。同样地，当要显示动态图像时，信号控制器连续接收不同帧的图像数据，以便显示相应的动态画面。即使当要显示静态图像时也从外部图形处理单元将相同的图像数据重复传输到信号控制器会导致功耗高于所需功耗。
[0006] 应理解，该背景技术部分旨在提供有用的背景以用于理解在此公开的技术，且因此，该背景技术部分可包括不属于在本文公开的主题的相应发明日期之前的相关领域技术人员已知或理解的部分的想法、概念或认可。
发明内容
[0007] 本发明公开提供了一种具有降低功耗的显示装置及其驱动方法。
[0008] 根据示例性实施方式的一种显示装置包括：显示面板，其包括栅极线、数据线、和连接到栅极线和数据线的像素；连接到数据线的数据驱动器；连接到栅极线的栅极驱动器；和控制数据驱动器和栅极驱动器的信号控制器，其中，在新图像空白（blanking，消隐）时间期间选择性不施加正常驱动数据驱动器的电路供电电源电压，该新图像空白时间是信号控制器不向数据驱动器施加新图像数据的时间。
[0009] 电路供电电源电压可以是向显示装置的一个或多个模拟电路供电的模拟电路供电电压。
[0010] 还可包括产生电源电压的单片集成电源管理集成电路（PMIC）单元。
[0011] 还可包括将灰度电压传输到数据驱动器的灰度电压生成器，且灰度电压生成器正常可接收模拟电路供电电压，但在新图像空白时间期间可不接收模拟电路供电电压。
[0012] 灰度电压生成器可包括多个数据存储器组，该多个数据存储器组包括存储在空白时间输出的空白时间功率控制（BPC）灰度电压的一个数据存储器组，且BPC灰度电压可在新图像空白时间期间选择性被输出。
[0013] BPC灰度电压可以是0V电压。
[0014] 还可包括将共用电压施加到显示面板的DC-DC单元。
[0015] DC-DC单元正常可接收模拟电路供电电压，但在空白时间期间可不接收模拟电源电压。
[0016] DC-DC单元正常可产生栅极导通电压、栅极截止电压和共用电压中的至少一个。
[0017] DC-DC单元可产生栅极截止电压和共用电压，且可分别形成产生栅极截止电压的DC-DC单元和产生共用电压的DC-DC单元。
[0018] 数据驱动器、灰度电压生成器和DC-DC单元正常可接收模拟电路供电电压，数据驱动器和灰度电压生成器在空白时间期间可不接收模拟电源电压，且DC-DC单元在空白时间期间可继续接收模拟电源电压。
[0020] PMIC单元正常还可产生栅极导通电压或共用电压以及电源电压。
[0021] 电源电压也可包括数字电路供电电压。
[0022] 数字电路供电电压正常也可被施加到数据驱动器，且模拟电路供电电压和数字电路供电电压中的至少一个在新图像空白时间期间可选择性不被施加到数据驱动器。
[0023] 数据驱动器可包括输出缓冲器单元、数-模转换器、锁存器单元和移位寄存器，且输出缓冲器单元和数-模转换器正常可接收模拟电路供电电压，但在空白时间期间可不接收模拟电路供电电压。
[0024] 锁存器单元和移位寄存器正常可接收数字电路供电电压，但在空白时间期间可选择性不接收数字电路供电电压。
[0025] 还可包括将灰度电压传输到数据驱动器的灰度电压生成器，且灰度电压生成器正常可接收数字电路供电电压和模拟电路供电电压，但在空白时间期间可不接收数字电源电压和模拟电源电压中的至少一个。
[0026] 在预定时间之后，可首先施加数字电路供电电压，可在此之后施加模拟电源电路供电，且接下来，在选择性阻断数字电路供电电压之前，可首先选择性阻断模拟电路供电电压。
[0027] 不施加模拟电源电压的时间可以是新图像空白时间。
[0028] 电源电压可以是数字电路供电电压。
[0029] 数据驱动器可包括输出缓冲器单元、数-模转换器、锁存器单元和移位寄存器，且锁存器单元和移位寄存器正常可接收数字电路供电电压，但在新图像空白时间期间可选择性不接收数字电路供电电压。
[0030] 还可包括将灰度电压传输到数据驱动器的灰度电压生成器，且灰度电压生成器正常可接收数字电路供电电压，但在空白时间期间可选择性不接收数字电路供电电压。
[0031] 根据示例性实施方式的一种显示装置包括：显示面板，其包括栅极线、数据线、和连接到栅极线和数据线的像素；连接到数据线的数据驱动器；连接到栅极线的栅极驱动器；和控制数据驱动器和栅极驱动器的信号控制器，其中，在新图像空白时间期间选择性不向数据驱动器施加时钟信号，该新图像空白时间是信号控制器不向数据驱动器施加图像数据的时间。
[0032] 信号控制器可包括产生时钟信号的锁相环（PLL）单元和输出时钟信号的输出端，数据驱动器可包括接收时钟信号的接收端，且可利用信号控制器的使能信号控制PLL单元，使得在新图像空白时间期间选择性不产生时钟信号。
[0033] 信号控制器可包括输出时钟信号的输出端，数据驱动器可包括正常接收时钟信号的接收端，且输出端可通过信号控制器的使能信号的控制在新图像空白时间期间选择性不输出时钟信号。
[0034] 输出端和接收端可作为一对引线而被连接，且在选择性不输出时钟信号时可选择性浮置一对引线中的一个。
[0035] 在不向数据驱动器施加图像数据的空白时间期间，信号控制器可不施加驱动数据驱动器的电源电压。
[0036] 电源电压可以是模拟电源电压。
[0037] 还可包括将灰度电压传输到数据驱动器的灰度电压生成器，且灰度电压生成器正常可接收模拟电源电压，但在空白时间期间可选择性不接收模拟电源电压。
[0038] 还可包括将共用电压施加到显示面板的DC-DC单元。
[0039] DC-DC单元正常可接收模拟电源电压，但在空白时间期间可选择性不接收模拟电源电压。
[0040] DC-DC单元可产生栅极导通电压、栅极截止电压和共用电压中的至少一个。
[0041] 数据驱动器、灰度电压生成器和DC-DC单元正常可接收模拟电源电压，数据驱动器和灰度电压生成器在空白时间期间可不接收模拟电源电压，且DC-DC单元在空白时间期间可继续接收模拟电源电压。
[0042] 数据驱动器可包括输出缓冲器单元、数-模转换器、锁存器单元和移位寄存器，且输出缓冲器单元和数-模转换器正常可接收模拟电源电压，但在新图像空白时间期间可选择性不接收模拟电源电压。
[0043] 一种驱动包括显示面板的显示装置的方法，所述显示面板包括栅极线、数据线、和连接到栅极线和数据线的像素、连接到数据线的数据驱动器、连接到栅极线的栅极驱动器、和控制数据驱动器和栅极驱动器的信号控制器，其中，根据示例性实施方式的方法包括在信号控制器不向数据驱动器施加图像数据的新图像空白时间期间选择性不向数据驱动器施加电源电压。
[0044] 电源电压可以是模拟电源电压。
[0045] 显示装置还可包括产生电源电压的电源管理集成电路（PMIC）单元。
[0046] 显示装置还可包括正常传输灰度电压的灰度电压生成器，且在空白时间期间，信号控制器可选择性不向灰度电压生成器施加模拟电源电压，否则该灰度电压生成器正常接收模拟电源电压。
[0047] 灰度电压生成器可包括存储在空白时间输出的空白时间功率控制（BPC）灰度电压的存储器组，且灰度电压生成器可在空白时间期间输出BPC灰度电压。
[0048] BPC灰度电压可具有0V电压。
[0049] 显示装置还可包括将共用电压施加到显示面板的DC-DC单元。
[0050] 在空白时间期间，信号控制器可不将模拟电源电压施加到正常接收模拟电源电压的DC-DC单元。
[0051] 所述方法还可包括由DC-DC单元产生栅极导通电压、栅极截止电压和共用电压中的至少一个。
[0052] 所述方法还可包括由DC-DC单元产生栅极截止电压和共用电压，且产生栅极截止电压的DC-DC单元和产生共用电压的DC-DC单元可被包括在该DC-DC单元中。
[0053] 对于接收模拟电源电压的数据驱动器、灰度电压生成器和DC-DC单元，信号控制器可控制数据驱动器和灰度电压生成器，以在新图像空白时间期间选择性不被施加模拟电源电压，以及控制DC-DC单元在空白时间期间继续被施加模拟电源电压。
[0054] 数据驱动器可包括输出缓冲器单元、数-模转换器、锁存器单元和移位寄存器，且信号控制器可控制接收模拟电源电压的输出缓冲器单元和数-模转换器在空白时间期间被施加模拟电源电压。
[0055] PMIC单元还可产生栅极导通电压或共用电压以及电源电压。
[0056] 电源电压还可包括数字电源电压。
[0057] 信号控制器可控制接收数字电源电压的数据驱动器在空白时间期间选择性不被施加模拟电源电压和数字电源电压中的至少一个。
[0058] 数据驱动器可包括输出缓冲器单元、数-模转换器、锁存器单元和移位寄存器，且信号控制器可控制正常接收模拟电源电压的输出缓冲器单元和数-模转换器在空白时间期间选择性不被施加模拟电源电压。
[0059] 信号控制器可控制正常接收数字电源电压的锁存器单元和移位寄存器在空白时间期间选择性不被施加数字电源电压。
[0060] 显示装置还可包括将灰度电压传输到数据驱动器的灰度电压生成器，且信号控制器可控制接收模拟电源电压和数字电源电压的灰度电压生成器在空白时间期间不被施加数字电源电压或模拟电源电压。
[0061] 可首先施加数字电源电压，可在首先施加数字电源电压之后的预定时间之后施加模拟电源电压，且接下来，在选择性阻断数字电源电压之前，可首先选择性阻断模拟电源电压。
[0062] 不施加模拟电源电压的时间可以是空白时间。
[0063] 电源电压可以是数字电源电压。
[0064] 数据驱动器可包括输出缓冲器单元、数-模转换器、锁存器单元和移位寄存器，且信号控制器可控制正常接收数字电源电压的锁存器单元和移位寄存器在空白时间期间继续被施加数字电源电压。
[0065] 显示装置还可包括将灰度电压传输到数据驱动器的灰度电压生成器，且信号控制器可控制正常接收数字电源电压的灰度电压生成器在空白时间期间继续被施加数字电源电压。
[0066] 一种根据示例性实施方式的驱动包括显示面板的显示装置的方法包括：在信号控制器不向数据驱动器施加新图像数据的新图像空白时间期间，选择性不向数据驱动器施加时钟信号，所述显示面板包括栅极线、数据线、和连接到栅极线和数据线的像素、连接到数据线的数据驱动器、连接到栅极线的栅极驱动器、和控制数据驱动器和栅极驱动器的信号控制器。
[0067] 信号控制器可包括正常产生时钟信号的锁相环（PLL）单元和输出时钟信号的输出端，数据驱动器可包括接收时钟信号的接收端，且信号控制器可通过使能信号的方式控制PLL单元以在新图像空白时间期间选择性不产生时钟信号。
[0068] 信号控制器可包括正常输出时钟信号的输出端，数据驱动器可包括正常接收时钟信号的接收端，且信号控制器可通过使能信号的方式控制输出端以在空白时间期间选择性不输出时钟信号。
[0069] 输出端和接收端可作为一对引线而被连接，且信号控制器可浮置一对引线中的一个以使时钟信号不被输出。
[0070] 在不向数据驱动器施加图像数据的空白时间期间，信号控制器可选择性不施加驱动数据驱动器的电源电压。
[0071] 电源电压可以是模拟电源电压。
[0072] 显示装置还可包括正常将灰度电压传输到数据驱动器的灰度电压生成器，且信号控制器可控制正常接收模拟电源电压的灰度电压生成器在空白时间期间继续被施加模拟电源电压。
[0073] 显示装置还可包括将共用电压施加到显示面板的DC-DC单元。
[0074] 信号控制器可控制接收模拟电源电压的DC-DC单元在空白时间期间不被施加模拟电源电压。
[0075] DC-DC单元可产生栅极导通电压、栅极截止电压和共用电压中的至少一个。
[0076] 对于接收模拟电源电压的数据驱动器、灰度电压生成器和DC-DC单元，信号控制器可控制数据驱动器和灰度电压生成器在空白时间期间选择性不被施加模拟电源电压，以及控制DC-DC单元在空白时间期间继续被施加模拟电源电压。
[0077] 数据驱动器可包括输出缓冲器单元、数-模转换器、锁存器单元和移位寄存器，且信号控制器可控制正常接收模拟电源电压的输出缓冲器单元和数-模转换器在空白时间期间选择性不被施加模拟电源电压。
[0079] 图1是根据本发明公开的示例性实施方式的显示装置的框图。
[0080] 图2是根据示例性实施方式的阻断显示装置中的信号的结构的框图。
[0081] 图3是根据示例性实施方式的显示装置的信号施加时序图。
[0082] 图4是根据示例性实施方式的灰度电压生成器的框图。
[0083] 图5是根据另一示例性实施方式的电源管理集成电路（PMIC）单元的框图。
[0084] 图6是根据另一示例性实施方式的DC-DC单元的框图。
[0085] 图7是根据示例性实施方式的PMIC单元650和外围电路的示图。
[0086] 图8是根据图7的信号施加时序图。
[0087] 图9是根据示例性实施方式的AVDD电压的施加方法的框图。
[0088] 图10是根据示例性实施方式的数据驱动器的框图。
[0089] 图11是在根据图10的示例性实施方式的数据驱动器中使用AVDD电压的部分的放大图。
[0090] 图12是在根据另一示例性实施方式的数据驱动器中使用DVDD电压的放大部分的示图。
[0091] 图13是根据示例性实施方式控制数字电源电压和模拟电源电压的时序图。
[0092] 图14和图15分别是通过使用根据示例性实施方式的时钟信号降低功耗的方法的框图和时序图。
具体实施方式
[0095] 为清楚起见，在附图中，层、膜、面板、区域等的厚度被放大。在整个说明书中，相同的附图标记表示相同的元件。应理解，当元件（诸如层、膜、区域或衬底）被称作“在”另一元件“上”时，它可直接位于另一元件上，或者也可能存在中间元件。与此相反，当元件被称为“直接在”另一元件上时，不存在中间元件。
[0096] 现将参照图1描述根据示例性实施方式的显示装置。
[0097] 图1是根据示例性实施方式的显示装置的框图。
[0098] 如图1所示，根据示例性实施方式的显示装置包括显示面板300，其被配置为显示图像（包括动态画面图像），且其还包括数据驱动器电路500和栅极驱动器电路400，它们各自均被耦接以用于分别驱动显示面板300的相应数据线和栅极线。此外，提供信号控制器600用于控制数据驱动器500和栅极驱动器400以及用于控制灰度电压生成器800，其中，后者（800）生成数据驱动器电路500所需的电压。此外，信号控制器600被配置为用于控制DC-DC功率转换单元660和脉冲式开关电源单元650（这里也被称为PMIC单元650）。PMIC单元650从外部电源单元700接收电力。
[0099] 接下来，将更详细描述图1的每个部分。将首先描述显示面板300。
[0100] 显示面板300包括多根栅极线G1-Gn和多根数据线D1-Dm，其中，多根栅极线G1-Gn在横向方向上延伸且多根数据线D1-Dm与多根栅极线G1-Gn相交并同时在纵向方向上延伸。
[0101] 栅极线G1-Gn中的相应一个和数据线D1-Dm中的相应一个被连接到重复的像素单元中的对应的一些。每个像素单元包括分别被连接到G1-Gn的栅极线中的相应一个和D1-Dm的数据线中的相应一个的至少一个相应开关元件Q（图1中未示出，但可以是薄膜半导体晶体管或具有栅电极和源电极的TFT）。开关元件Q可包括被连接到像素单元的相应像素电极的输出端（例如，漏电极）。在液晶显示器（LCD）的情况下，像素电极限定液晶电容器的一个极板，而相对板由所谓的共用电极限定。在有机发光器件（OLEDD）的情况下，漏电极向驱动晶体管提供电容存储的控制信号，其中，所述驱动晶体管控制被传送到有机发光二极管（OLED）的一端的电流幅值。开关元件Q的输出功能可以不同，这取决于所涉及的显示装置的种类（例如，等离子体、LCD、OLED、电泳、表面润湿电解质等）。
[0102] 下文中，将描述显示面板300，同时聚焦于液晶显示器（LCD）类型的面板。然而，应用于本发明的显示面板300可以是各种显示面板，诸如上述有机发光面板、电泳显示面板和等离子体显示面板以及液晶面板。
[0103] 显示面板300可被用于显示静态图像或动态图像。若形成具有相同图像数据的多个连续帧，则用户可看到对应的静态图像。另一方面，若它们具有不同图像数据，则显示装置的用户可看到对应的动态图像。此外，信号控制器600可输出静态图像指示信号，作为其输出控制信号的一部分，并在显示静态图像时可以低于用于显示通用图像的正常频率来操作，其中，与显示动态画面时相比，低于正常频率对应于信号控制器600的降低的功耗状态。
[0104] 信号控制器600适当地处理从外部输入的图像信号R、G和B以适应于液晶面板300的工作条件，并响应于从外部输入的相应输入的控制信号，例如，垂直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK和数据使能信号DE，且随后信号控制器600产生并输出对应的图像数据R’、G’和B’、栅极控制信号CONT1、数据控制信号CONT2和时钟信号Clock。
[0105] 栅极控制信号CONT1包括指示栅极导通脉冲的输出开始（栅极信号GS的高电平时段）的扫描开始信号STV（被称为“STV信号”）和指示顺序栅极导通脉冲的输出时序的栅极时钟信号CPV（被称为“CPV信号”）。
[0106] 数据控制信号CONT2还包括指示图像数据DAT的输入开始的水平同步开始信号STH和指示用于向数据线D1-Dm施加对应的数据电压的时序的负载信号TP。
[0107] 显示面板300的多个栅极线G1-Gn被连接到栅极驱动器400，且栅极驱动器400根据从信号控制器600接收的栅极控制信号CONT1将栅极导通电压Von和栅极截止电压Voff交替地施加到栅极线G1-Gn。在图1的示例性实施方式中，从栅极驱动器400输出的栅极导通电压Von和栅极截止电压Voff使用从DC-DC单元660输入的参考电压（Von、Voff）。然而，根据替代性实施方式，可以是从DC-DC单元660仅施加栅极导通电压Von和栅极截止电压Voff中的一个电压，且例如根据从DC-DC单元660所施加的一个电压，在栅极驱动器400的内部产生其他电压。
[0108] 显示面板300的多个数据线D1-Dm被连接到数据驱动器500，且数据驱动器500从信号控制器600接收数据控制信号CONT2和图像数据DAT。数据驱动器500通过使用在灰度电压生成器800中产生的参考灰度级电压将数字图像数据信号DAT转换成对应的模拟数据电压，并将对应的模拟数据电压传输到数据线D1-Dm中的相应一个。
[0109] 在图1的示例性实施方式中，分别由数据驱动器500、灰度电压生成器800和DC-DC单元660产生的输出电压根据输出为来自本文所述的电源装置（例如，650和700）的电源电压的AVDD电压和/或DVDD电压中的至少一个。更具体地，在这里，AVDD电压可以是由模拟信号输出单元（诸如图1的示例性实施方式的500、800）使用的模拟电源电压，且DVDD电压可以是由数字信号处理单元（诸如图1的示例性实施方式的500、800）使用的数字电源电压。
[0110] 还更具体地，在图1的示例性实施方式中，AVDD电源电压和/或DVDD电源电压从由外部电源单元700提供的一个或多个外部电源信号中产生，其中，外部电源单元700的电源信号例如在图1的电源管理PMIC单元650的控制下被转换。
[0111] 电源管理PMIC单元650可由单片集成电路（IC）形成，其中，该单片集成电路具有多个输入端和多个输出端。在一种实施方式中，PMIC单元650通过输入端①的方式从外部电源单元700接收主外部电源电压，并通过输入端④的方式从信号控制器600接收功率管理控制信号。PMIC单元650包括切换电感电路，其用于与外部电感器（L）协作并根据由信号控制器600提供的控制信号（④）基于外部电源电压产生DVDD电压和AVDD电压。
[0112] 参照图1的输入端②和⑤，在示例性PMIC单元650中，AVDD电压通过基于外部电源电压产生的开关信号以及电感器和二极管来产生。此外，参照图1的输入端③和⑥，在示例性PMIC单元650中，DVDD电压通过使用切换电感技术将外部电源电压转换为所需电平而产生。（更具体地和在一种实施方式中，使第一电流脉冲流过所示的外部电感器（L），且随后将其切断。响应于此，外部电感器（L）产生通过二极管输出的第二电流脉冲。外部电容器（未示出）将第二电流脉冲积分以产生作为AVDD电平的相应电压电平。通常，AVDD电平大于外部电源电压且大于DVDD电平。
[0113] 在图1中，端①是外部电源电压（例如，5伏）从外部电源单元700被输入到PMIC单元650以一同产生AVDD电压和DVDD电压的情况，而端②是外部电源也从外部电源单元700被输入到外部电感器（L）和PMIC单元650以产生AVDD电压的情况，以及端③是外部电源电压从外部电源单元700被输入到PMIC单元650以产生DVDD电压的情况。
[0114] 根据不同的示例性实施方式，端①、②和③全部均可被使用，且根据至少一些其他实施方式，不是所有端均被使用或包括。
[0115] 在图1中，路线④示出了控制信号从信号控制器600被传输到PMIC单元650所通过的路径，路线⑤是AVDD电压在PMIC单元650中被输出所通过的路径，以及路线⑥示出了DVDD电压在PMIC单元650中被输出所通过的路径。
[0116] 从PMIC单元650输出的AVDD电压被施加到数据驱动器500、灰度电压生成器800和DC-DC单元660，而DVDD电压被施加到数据驱动器500和灰度电压生成器800以用于每个部分的工作。
[0117] DC-DC转换器单元660从PMIC单元650接收AVDD电压并使用所接收的AVDD电压电平来通过DC-DC转换处理相应地生成栅极导通电压Von、栅极截止电压Voff和共用电压Vcom。栅极导通电压Von和栅极截止电压Voff被传输到栅极驱动器400。共用电压Vcom被传输到显示面板300的共用电极（未示出）。
[0118] 在根据示例性实施方式的显示装置中，显示装置的至少一个驱动器400和500在新图像空白时间期间不运行，在此期间内，用于显示新图像的新图像数据不从信号控制器600被传输到面板驱动器，从而降低了功耗。根据本公开，面板驱动器（例如，400、500）中的至少一个驱动器在新图像空白时间期间不在正常全功率下运行，以便进一步降低功耗。在一种实施方式中，在新图像空白时间期间断电的电路单元包括PMIC单元650、灰度电压生成器800、数据驱动器500、DC-DC单元660和栅极驱动器400中的一个或多个。
[0119] 在图1的示例性实施方式中，路线①至⑥中的至少一个在新图像空白时间期间被阻断，以便不产生AVDD电压或DVDD电压并使得由AVDD电压或DVDD电压操作的每个面板驱动器也不运行，从而降低功耗。
[0120] 即，在一种实施方式中，功率输入路线①在新图像空白时间期间被选择性阻断，使得外部功率在新图像空白时间期间不从外部电源单元700被施加到PMIC单元650，其中，PMIC单元650被配置为使得PMIC单元650在新图像空白时间期间不运行（例如，不向电感器（L）供能）。结果，不产生通常应由PMIC单元650产生的AVDD电压和DVDD电压的电平，而是AVDD电压和DVDD电压低于各自预定的阈值电平。
[0121] 同时，电感器馈送路线②在新图像空白时间期间被选择性阻断，使得外部电源单元700的外部电力不被施加到电感器（L）馈送路线②，并因此不会产生正常由PMIC单元650产生的AVDD电压的正常电平且AVDD电压降到低于其各自的预定最小阈值电平。在它们接收AVDD电压的正常电平时工作的驱动电路中的一个或多个被配置为在AVDD电压降到低于其各自预定最小阈值电平时自身断电。结果，接收亚阈值AVDD电压电平的一个或多个驱动器（例如，数据驱动器500、灰度电压生成器800和DC-DC单元660）自身自动断电（例如，暂时从接地断开），并因此在新图像空白时间期间不运行。
[0122] 同时，电力被输入到PMIC单元650的DVDD产生部分所通过的DVDD供电路线③在新图像空白时间期间被选择性阻断，使得从外部电源单元700被正常施加到PMIC单元650以产生正常DVDD电平的外部电力不被施加到DVDD电源路线③，且因此由PMIC单元650产生亚阈值DVDD电压而不是正常产生的DVDD电压电平。当它们接收DVDD电压的正常电平时在全功率下运行的一个或多个驱动电路被配置为在DVDD电压降到低于其各自预定最小阈值电平时自身断电。结果，接收DVDD电压的驱动器电路（例如，数据驱动器500和灰度电压生成器800）在新图像空白时间期间不在各自的全功率消耗电平下运行。
[0123] 同时，控制提供路线④在新图像空白时间期间被选择性阻断，使得从信号控制器600正常传输到PMIC单元650的控制信号（用于在显示动态图像时控制正常AVDD电压和正常DVDD电压的产生）被撤销。结果，此时，不通过路线④将控制信号从信号控制器600施加到PMIC单元650，且响应于此，PMIC单元650停止产生正常AVDD电压和正常DVDD电压中的一个或两个。在替代性实施方式中，在新图像空白时间期间施加不产生正常AVDD电压和/或正常DVDD电压的控制信号。因此，不产生正常AVDD电压和正常DVDD电压中的至少一个（其中，正常是在显示动态画面时正常使用的各自电平）。
[0124] 同时，电压输出路线⑤和/或路线⑥在新图像空白时间期间被选择性阻断，使得正常AVDD电压和/或正常DVDD电压不被输出。即，在PMIC单元650中，输出端被阻断以使AVDD电压不通过路线⑤的方式被输出，或输出端被阻断以使DVDD电压不通过路线⑥的方式被输出。
[0125] 如上所述，通过一种或多种上述技术，通过不产生正常AVDD电压和/或正常DVDD电压，不施加正常电源电压，而是将各自亚阈值电压或电流分别施加到数据驱动器500、灰度电压生成器800和DC-DC单元660。此外，栅极驱动器400可通过不从DC-DC单元660接收正常栅极导通电压Von和/或正常栅极截止电压Voff而是接收亚阈值电平而断电。结果，显示装置在新图像空白时间期间不在正常功耗电平下运行，使得功耗可被降低。
[0126] 接下来，参照图3，新图像空白时间可具有对应于水平空白时间（1H）和垂直空白时间（1V）中的一个或两个的持续时间。在所示实例中，新图像空白时间的持续时间对应于垂直空白时间（1V，例如，新图像空白时间具有略小于STV脉冲之间的时段的持续时间）。
[0127] 在图1中，主要描述了一个或多个信号路线①至⑥的选择性阻断，然而，示例性实施方式不限于此。
[0128] 此外，为了阻断路线①至⑥中的一个，开关（例如，导通晶体管）或MUX可被用于相应路线中。
[0129] 将参照图2描述这方面。
[0130] 图2是根据示例性实施方式的被配置为选择性阻断显示装置中的功率使能信号的结构的框图。
[0131] 在图2的示例性实施方式中，模拟多路复用器（MUX）或替代性的模拟信号开关610被安装在外部电源单元700和PMIC单元650之间，以便选择性供给接地电平GND或从外部电源单元700提供的功率使能信号，以供PMIC单元650使用，其中，信号控制器600控制MUX或模拟信号开关610的开关状态。即，MUX或开关610根据从信号控制器600供给的控制信号来选择性传输或阻断从外部电源单元700提供到PMIC单元650的外部电力信号。MUX或开关610接收接地电压GND，并可将外部电力和接地电压GND中的一个传输到PMIC单元650。
[0132] 图2的示例性实施方式是MUX或开关被安装在图1的信号供应路线①中的情况。可替代地，可通过将MUX或开关安装到图1的路线②至⑥上来进行选择性信号阻断操作。
[0133] 在MUX或开关中，MUX通过作为数字控制的方法的电路操作来进行阻断，而开关可通过打开布线连接并作为模拟驱动方法来进行选择性阻断。
[0134] 接下来，将参照图3描述根据图1的示例性实施方式的显示装置中的波形图。
[0135] 图3是根据示例性实施方式的显示装置的信号施加时序图。
[0136] 如图3所示，与约100ms的持续时间（该时间在施加第一扫描开始信号STV之后，紧接在施加下一扫描开始信号STV之前发生）同步，存在约84ms的第二持续时间（新图像空白时间段），在此期间，没有数据信号Data被传输来表示要显示的下一新图像。在（例如，约84毫秒的持续时间的）该新图像空白时间期间，上述驱动器中的至少一个不运行。图3是在电源电压之间不施加AVDD电压的正常工作电平而是AVDD线承载低于预定阈值电平的电压电平的示例性实施方式。
[0137] 即，在图3中，在施加用于新图像信息的数据信号Data的时间期间，也产生AVDD电压，使得每个驱动器（例如，栅极驱动器400和数据驱动器500）接收正常AVDD电压电平且对应的驱动器因此可正常运行。然而，当在新图像空白时间期间不产生正常电平AVDD电压，而是亚阈值电平存在于AVDD提供路线上时，对应的驱动器（例如，栅极驱动器400和数据驱动器500）响应式地自身切换到非工作或低功率模式，并因此不能正常运行。结果，功耗可被降低。
[0138] 接下来，将参照图4描述根据示例性实施方式的灰度电压生成器800的结构和操作。
[0139] 图4是根据示例性实施方式的灰度级电压生成器的框图。
[0140] 如图1所述，在图4所示的灰度级电压生成器800从PMIC单元650接收正常AVDD电压和正常DVDD电压的第一情况下，且结果是灰度级电压生成器800正常运行并产生对应的灰度级参考电压GMA1到GMA14。另一方面，在这些电压中的至少一个电压在新图像空白时间期间被阻断以降低功耗的第二情况下，如图4中由选择性可阻断的路线①和②所示，灰度级电压生成器800不正常运行，且不产生对应的灰度级参考电压GMA1到GMA14。即，当路线①和路线②从PMIC单元650被施加正常AVDD电压和正常DVDD电压时，发生正常运行；且当它们中的至少一个在新图像空白时间期间被阻断时，灰度级电压生成器800不在全（正常）功耗电平下运行。
[0141] 图4还被理解为表示灰度级电压生成器800通过不同方法被选择性从正常运行阻断的其他示例性实施方式以及如上所述的阻断AVDD电压或DVDD电压的情况。
[0142] 在图4的所指示的路线③中，灰度电压生成器800具有第一寄存器组BANK A作为内部寄存器，该内部寄存器被配置为用于存储表示被正常输出的相应灰度电压GMA1-14的第一数字信号。此外，在图4的示例性实施方式中，灰度电压生成器800具有第二寄存器组BANK B，该第二寄存器组被配置为用于存储表示在掉电模式生效时被输出的相应灰度电压GMA1-14的第二数字信号。在一种实施方式中，第二组B寄存器全部均存储表示对应于在新图像空白时间期间输出的电压的信号的BPC灰度电压（其中，BPC代表空白时间功率控制）。在一种实施方式中，对应于BPC灰度电压信号的输出电压为0V。结果，由于灰度电压生成器
800在新图像空白时间期间输出0V的灰度电压GMA1-14，所以在数据驱动器500中和/或由数据驱动器500产生的数据电压为0V，从而降低了功耗。
800在新图像空白时间期间输出0V的灰度电压GMA1-14，所以在数据驱动器500中和/或由数据驱动器500产生的数据电压为0V，从而降低了功耗。
[0143] 相应示例性实施方式的各个灰度电压生成器800可仅沿图4的路线①’、②’和③中的一个和/或在它们中的多于一个之间仅输出正常的运行阻断信号。
[0144] 图5示出了根据另一示例性实施方式的PMIC单元650。
[0145] 图5是根据另一示例性实施方式的PMIC单元的框图。
[0146] 图5示出了一种示例性实施方式，其中，图1中示出的如在DC-DC单元660中产生的栅极截止电压Voff和共用电压Vcom相反由PMIC单元650产生，这不同于图1的示例性实施方式。
[0147] 图5是一种示例性实施方式，其额外包括来自图1的示例性实施方式的PMIC单元650的IC电路构成，以不同地产生栅极截止电压Voff和共用电压Vcom。
[0148] 参照图5的路线①，在所示PMIC单元650中，栅极截止电压Voff或共用电压Vcom的输出端在空白时间期间被选择性阻断以相应地不输出正常栅极截止电压Voff或正常共用电压Vcom，从而降低电路的功耗。
[0150] 在图1，为产生正常栅极截止电压Voff或正常共用电压Vcom，外部电源单元700、PMIC单元650和DC-DC单元660是必需的，然而在图5中，示例性实施方式从PMIC芯片产生栅极截止电压Voff或共用电压Vcom，从而简化图5的电路（减少电路元件的数量）。
[0151] 图6是示出根据另一示例性实施方式的DC-DC转换单元的替代实施方式的框图。
[0152] 根据图6的示例性实施方式的DC-DC单元660包括两个独立的DC-DC转换单元661和662，其中，两个DC-DC单元661和662各自均从外部电源单元700直接接收外部功率。此时，所施加的外部功率分别被DC-DC转换以产生正常共用电压Vcom和正常栅极截止电压Voff。
[0153] 尽管在图6的示例性实施方式中未示出，但应理解，提供可选择的MUX装置或模拟开关装置，以便在新图像空白时间期间不将外部电源单元700的外部功率施加到DC-DC单元661和662。因此，在新图像空白时间期间，DC-DC单元661和662的功耗被降低，因为DC-DC单元661和662不会分别输出正常共用电压Vcom或正常栅极截止电压Voff。
[0154] 接下来，将参照图7和图8描述单片集成PMIC单元650和其外围电路以及信号施加时序图。
[0155] 图7是根据示例性实施方式的PMIC单元650和外围电路的示图。图8是根据图7的信号施加时序图。
[0156] 在图7中，在PMIC单元650中用作IC的芯片是RT9910A芯片，且据此提供外围电路。
[0157] RT9910A IC芯片具有使能输入端（参照图7的BPC-EN引脚19）和端子（在图7中被称为VONS_22V），该端子被配置为输出栅极导通电压Von。此外，输出AVDD电压（在图7中被称为AVDD_7.9V引脚）。
[0158] 信号控制器600传输被施加到IC芯片的使能输入端（参照图7的19）的信号以选择性控制PMIC单元650，例如，控制其以通过使用相应的空白周期控制（BPC）信号在新图像空白时间期间不正常运行。结果，在使用根据图7的示例性实施方式的PMIC单元650的示例性实施方式中，正常AVDD电压和正常栅极导通电压Von在新图像空白时间期间不被输出，从而降低了装置的整体功耗。
[0159] 在包括根据图7的示例性实施方式的PMIC单元650的显示装置中，提供如图8中所示的信号时序。
[0160] 在图8中，BPC/EN信号从信号控制器600被施加到PMIC单元650的使能输入端。当新图像空白时间段（BP）为真且PMIC单元650不正常运行时，BPC/EN信号处于逻辑高电平。当PMIC单元650的正常运行被启用（/EN=0）时，BPC/EN信号处于逻辑低电平。换言之，当BPC/EN信号具有低电平时，PMIC单元650可正常运行。在替代实施方式中，图8的用于BPC/EN信号的低逻辑对高逻辑可交换，在这种情况下，该信号将被称为EN/BPC信号。
即，不管高电平和低电平如何被分配为BPC/EN信号的操作模式，该BPC/EN信号均可被用于选择性阻断或启用PMIC单元650的正常运行，其中，PMIC单元650的正常运行在新图像空白时间期间被阻断。
即，不管高电平和低电平如何被分配为BPC/EN信号的操作模式，该BPC/EN信号均可被用于选择性阻断或启用PMIC单元650的正常运行，其中，PMIC单元650的正常运行在新图像空白时间期间被阻断。
[0161] 如图8所示，在100ms的持续时间之间，在施加第一扫描开始信号STV之后施加下一扫描开始信号STV之前，存在84ms的持续时间，其不包括用于出现显示不同图像的数据Data信号的时间，且空白持续时间被称为新图像空白时间。在新图像空白时间期间，施加到PMIC单元650的使能输入端的BPC/EN信号具有高电平，该高电平指示正常运行被阻断。结果，在PMIC单元650中，不产生正常AVDD电压和栅极导通电压Von。图8仅示出了在新图像空白时间期间不产生AVDD电压和正常栅极导通电压Von（未示出后者的波形）。
[0162] 由于在新图像空白时间期间不产生正常AVDD电压和正常栅极导通电压Von，所以使用并因此响应AVDD电压和/或栅极导通电压Von的电平的响应驱动器在新图像空白时间期间不正常运行，但反而将它们自身置于低功率或断电模式下。
[0163] 即，参照图1的示例性实施方式，使用AVDD电压并响应其电平（正常对亚阈值）的驱动器是灰度电压生成器800、数据驱动器500和DC-DC单元660，且这些可在新图像空白时间期间在相应的降低功耗模式下运行。此外，使用栅极导通电压Von的栅极驱动器400也可在新图像空白时间期间不正常运行。
[0164] 不同于图1的示例性实施方式，在图7的示例性实施方式中，在PMIC单元650中产生栅极导通电压Von，且在未启用PMIC单元650时，不产生图7的正常栅极导通电压Von。
[0165] 接下来，将参照图9描述在新图像空白时间期间不正常操作驱动器的另一方法。
[0166] 图9是根据示例性实施方式的AVDD电压的施加方法的框图。这里，D-IC表示被发送到数据驱动器500的正常运行使能信号，伽马表示被发送到灰度电压生成器800的正常运行使能信号，且Vcom-en表示被发送到DC-DC单元660的正常运行使能信号，其中，由DC-DC单元660正常产生的Vcom参考电压信号随后被施加到显示面板的共用电极。
[0167] 在图9的示例性实施方式中，具有三个单独致动的电枢（优选为电子电枢，而不是机械电枢）的模拟开关被用于选择性转发在PMIC单元650中产生的AVDD电压，以用于相应施加到数据驱动器500（D-IC信号）、灰度电压生成器800（伽马信号）和DC-DC单元660（Vcom使能信号）。如图9所示，多电枢模拟开关被设置在AVDD电压源和通过截留或提供AVDD电压而可控的第三可控驱动器之间。换言之，开关的相应电枢分别在各自开启/关闭模式之间切换，使得AVDD电压在新图像空白时间期间被选择性不施加到数据驱动器500、灰度电压生成器800和DC-DC单元660中的至少一个。在所示实施方式中，开关电枢的运行由从信号控制器600（T-CON）施加的3位使能信号Enable[2:0]控制。
[0168] 在图9中，示出了模拟开关，然而，可使用数字形式的开关，诸如Mux。此外，从信号控制器600施加的使能信号Enable可以是分别控制三个电枢开关的信号。
[0169] 根据图9的示例性实施方式的在新图像空白时间期间AVDD电压的开/关的一些情况如以下表1中所示。
[0170] （表1）
[0171]数据驱动器 灰度电压生成器 DC-DC单元
1 不施加 不施加 不施加
2 不施加 施加 不施加
3 施加 不施加 不施加
4 施加 施加 不施加
5 不施加 不施加 施加
6 不施加 施加 施加
7 施加 不施加 施加
1 不施加 不施加 不施加
2 不施加 施加 不施加
3 施加 不施加 不施加
4 施加 施加 不施加
5 不施加 不施加 施加
6 不施加 施加 施加
7 施加 不施加 施加
[0172] 这里，不施加是指AVDD电压被阻断的情况，以及施加是AVDD电压被施加到相应驱动器的情况。
[0173] 如表1中所示，有总共七种3位控制信号En[2:0]的情况，且AVDD电压在新图像空白时间期间不被施加到至少一个驱动器。
[0174] 在七种情况中，当显示装置显示图像时功耗的降低比良好且不产生问题的情况是第五种情况。即，AVDD电压在空白时间期间不被施加到数据驱动器500和灰度电压生成器800以便不正常工作，使得功耗被降低，然而，AVDD电压被施加到DC-DC单元660，从而允许后者正常产生正常的共用电压Vcom。当不施加正常共用电压Vcom时，在显示面板中，可能产生显示退化，同时参考电压发生改变，使得共用电压Vcom可能不会在新图像空白时间期间在显示区域之间恒定且均匀地保持。
[0175] 然而，在七种情况中，当功耗和显示质量没有问题时，其他情况均可被应用。
[0176] 在图9中，仅示出了AVDD电压的施加，然而根据示例性实施方式，DVDD电压、栅极导通电压Von、栅极截止电压Voff和共用电压Vcom可同样被选择性施加。
[0177] 接下来，将参照图10至图12描述DVDD电压与被选择性施加的AVDD电压一起被选择性施加到其上的数据驱动器500的内部结构。
[0178] 图10是根据示例性实施方式的数据驱动器的框图。图11是在正常运行期间且根据示例性实施方式的在数据驱动器中使用正常AVDD电压的部分的放大图。图12是在正常运行期间且根据示例性实施方式的在数据驱动器中使用正常DVDD电压的放大部分的示图。
[0179] 首先，现将描述图10。
[0180] 根据示例性实施方式的数据驱动器500包括输出缓冲器单元501，其接收AVDD电压和DVDD电压作为电源电压，其中，数据驱动器500的模拟部分由从选择性可阻断的模拟电源电压单元输出的AVDD电压驱动。数据驱动器500还包括数-模转换器（R-DAC）502、锁存器单元（数据锁存器）511（其由作为来自选择性可阻断的数字电源电压单元的输出的DVDD数字信号电压驱动）。数据驱动器500还包括移位寄存器（例如，342位移位寄存器）512和RVDS接收器（eRVDS RX核）513，其中，后者将输入串行数据流转换为多个并行数据流。
[0181] 更具体地，RVDS接收器513具有被配置为接收在RVDS（降低电压差分信号）方法中从信号控制器600施加的串行数据（R’、G’、B’）的部分，且其根据RVDS方法来解码数据（R’、G’、B’）。
[0182] 移位寄存器512从信号控制器600接收移位控制信号（未示出）以每次将解码的图像数据移位一组相同颜色的子像素（每个子像素的宽度为8位，且1026除以3是342位）且并排布置反序列化的子像素（例如，作为并排子像素的342位），并因此将它们输出。
[0183] 锁存器单元511存储从移位寄存器512施加的所布置的图像数据，并根据从信号控制器600施加的控制信号将其输出。
[0184] 数-模转换器502将从锁存器单元511施加的数字图像数据信号转换成对应的模拟数据电压。数-模转换处理在这里使用从灰度级电压生成器800提供的参考灰度级电压GMA1-14（例如，伽马校正电压）。
[0185] 输出缓冲器单元501存储数据电压（例如，电容）达预定时间，并随后根据从信号控制器600施加的控制信号将其输出至显示面板300的Y1至Y1026数据线。
[0186] 参照图10和图11，在其之间，输出缓冲器单元501和数-模转换器502使用AVDD电压作为电源电压，使得若不施加正常AVDD电压，则输出缓冲器单元501和数-模转换器502不正常运行。即，若正常AVDD电压在新图像空白时间期间不被施加到数据驱动器500，则输出缓冲器单元501和数-模转换器502被切换到断电模式，并因此不运行，使得在数据驱动器500中数据电压不被输出到显示面板300的数据线，且结果，功耗被降低。
[0187] 此外，锁存器单元511、移位寄存器512和RVDS接收器513使用DVDD电压作为电源电压，使得在不施加正常DVDD电压时它们不正常运行。即，若正常DVDD电压在新图像空白时间期间不被施加到数据驱动器500，则锁存器单元511、移位寄存器512和RVDS接收器513被切换到各自的断电模式，并因此不运行，使得在数据驱动器500中数据电压不被输出到显示面板300的数据线，且结果，功耗被降低。
[0188] 若正常AVDD和DVDD电压不被施加到数据驱动器500，则输出缓冲器单元501、数-模转换器502、锁存器单元511、移位寄存器512和RVDS接收器513不在全功率下运行，而是在大幅降低的功率下运行，且因此功耗被降低。
[0189] 同时，图12是根据另一示例性实施方式的数据驱动器500的框图，且图12的数据驱动器具有使用DVDD电压的部分的块，其不同于图10。
[0190] 图12的示例性实施方式包括串行到并行转换器514和逻辑控制器515，而不是RVDS接收器513。
[0191] 逻辑控制器515和串行到并行转换器514基于来自信号控制器600的控制信号接收从信号控制器600施加的数据（R’、G’、B’），以重新布置被从串行数据布置为并行数据的数据（R’、G’、B’）。重新布置的并行数据（R’、G’、B’）随后被施加到移位寄存器512并被移位，以进行在数据驱动器500中要被处理的并排子像素状态的重新布置并将其输出。
[0192] 图12的示例性实施方式是有两种DVDD电压的示例性实施方式。即，DVDD1电压和DVDD1A电压被应用为数字电源电压（DVDD电压）。DVDD1电压被用作锁存器单元511和移位寄存器512中的数字电源电压，且DVDD1A电压被用作串行到并行转换器514中的数字电源电压。
[0193] 在图12的示例性实施方式中，因此有必要产生这两种数字电源电压，且在示例性实施方式中，两个数字电源电压（DVDD1和DVDD1A）中的至少一个在新图像空白时间期间被阻断。
[0194] 根据图12的示例性实施方式在新图像空白时间期间开启/关闭DVDD1电压和DVDD1A电压的一些情况在以下表2中示出。
[0195] （表2）
[0196]DVDD1 DVDD1A
1 不施加 不施加
2 不施加 施加
3 施加 不施加
1 不施加 不施加
2 不施加 施加
3 施加 不施加
[0197] 这里，不施加是阻断相应数字电源电压的情况，以及施加是施加相应数字电源电压的情况。
[0198] 如表2中所示，有总共三种情况，且在至少一种情况下，在空白时间期间不施加数字电源电压。
[0199] 对于所述三种情况，同等程度的功耗被减少，且根据示例性实施方式，尽管三种情况中的任何一种被应用，但在功耗或显示质量方面的差异很小。
[0200] 然而，根据示例性实施方式，两个数字电源电压可以是相同电平的信号。
[0201] 如上所述，数字电源电压（DVDD电压）可被控制，且在这种情况下，当施加模拟电源电压（AVDD电压）且仅阻断数字电源电压（DVDD电压）时，在数据驱动器500中输出不期望的电压，同时输出缓冲器单元501运行，使得可显示不期望的图像。这一问题可能是或不是根据示例性实施方式而产生的，且在产生这一问题的示例性实施方式中，可通过如图13中的控制防止显示质量的退化。
[0202] 图13是根据示例性实施方式的一起控制数字电源电压和模拟电源电压的时序图。
[0203] 图13示出了正常AVDD电压和正常DVDD电压（由DVDD1表示）的电压施加时序，其中，相应的正常电平是各自的峰值电平。
[0204] 当一起阻断的DVDD电压和AVDD电压被选择性阻断时，如图13的时序图的情况，首先施加DVDD电压（较早去阻断），并随后在预定时间之后施加AVDD电压，且随后；后续在新图像空白时间期间再次启动时，是首先被阻断的AVDD电压，且随后DVDD电压被阻断。参照图3和图8，AVDD电压被施加的时间是新图像空白时间，使得AVDD电压对应于空白时间被阻断，然而，DVDD电压被部分施加的时段可在空白时间期间存在。即，在新图像空白时间开始之后，DVDD电压在预定时间之后被阻断，且DVDD电压在空白时间结束之后预定时间之前被施加。这里，空白时间开始之后的预定时间和空白时间结束之前的预定时间可以是不同的时间。
[0205] 如图13，通过在施加AVDD电压之前施加（去阻断）DVDD电压，被定位在数据驱动器500的输入侧以便首先运行的部分（锁存器单元511、移位寄存器512、RVDS接收器513和串行到并行转换器514）首先被启动以正常运行，且接下来，被定位在数据驱动器500的输出侧的部分（输出缓冲器单元501和数-模转换器502）基于从已经正常运行的数字电路接收的有效数据来二次正常运行。
[0206] 此外，通过在AVDD电压被阻断之后阻断DVDD电压，被定位在数据驱动器500的输入侧以便首先运行的部分（锁存器单元511、移位寄存器512、RVDS接收器513和串行到并行转换器514）首先被阻断，且接下来，被定位在数据驱动器500的输出侧以便二次运行的部分（输出缓冲器单元501和数-模转换器502）被二次阻断。此时，数据驱动器500的输出侧被设置为输出仅提供在输入上的数据，使得不提供的图像可不被显示。
[0207] 如图13所示，DVDD电压中的部分时段可包括施加逻辑输入信号的时段。
[0208] 此外，在图13中，GMA曲线表示相应的参考灰度电压的上升和下降，并可被设置为在AVDD电压被施加之后灰度电压生成器800运行时产生并在移除AVDD电压之前不被预先输出。
[0209] 接下来，将参照图14和图15描述通过使用时钟信号阻断数据驱动器500的运行的示例性实施方式。
[0210] 图14和图15分别是通过选择性使用和不使用所需的和根据示例性实施方式的时钟信号来降低功耗的方法的框图和时序图。
[0211] 图14和图15示出了阻断在信号控制器（600；T-con）和数据驱动器500之间施加的时钟信号以使数据驱动器500在新图像空白时间期间不运行的示例性实施方式。
[0212] 首先，图14示出了通过开启/关闭被配置为用于在信号控制器600内产生时钟信号（I/F CLK）的所利用的锁相环（PLL）单元602而选择性地不产生时钟信号的示例性实施方式。
[0213] 在图14中，信号控制器600包括产生时钟信号的PLL单元602和接口（I/F）输出端（Tx）601。产生时钟信号的PLL单元602根据在信号控制器600内提供的BPC-使能信号BPC/EN选择性地产生或阻断时钟信号。参照图14的时序图，当BPC使能信号BPC EN是高电平时，PLL单元602不产生时钟信号。BPC使能信号BPC/EN是高电平时的时间是空白时间。当BPC使能信号BPC/EN是低电平时，PLL单元602响应性地产生时钟信号。
[0214] 由PLL单元602产生的时钟信号被传输到定位在信号控制器600内的接口（I/F）输出端601。
[0215] 同时，数据驱动器（D-IC）500还包括定位在其中的接口（I/F）接收端（Rx）603，如图15所示。
[0216] 数据驱动器500的接口（I/F）接收端603接收并传输从接口（I/F）输出端601输出的时钟信号到数据驱动器500的至少一部分（锁存器单元511、移位寄存器512、RVDS接收器513、串行到并行转换器514、输出缓冲器单元501和数-模转换器502）以根据相应的时钟信号运行。
[0217] 当BPC-使能信号BPC/EN具有较高值，使得PLL单元602不产生时钟信号时，接口（I/F）接收端603不被施加时钟信号，使得定位在数据驱动器500内的至少一部分在没有作为用于运行的参考的时钟信号的情况下不运行。相反，保持静态浮接状态。结果，在空白时间期间减少功耗。
[0218] 参照图14的波形图，在图14的示例性实施方式中，在空白时间期间不产生AVDD电压且时钟信号不被施加到数据驱动器（D-IC）500和灰度电压生成器（伽马）800。然而，在图14的示例性实施方式中，AVDD电压也被运行以用于产生共用电压Vcom，其中可选地，在空白时间期间不产生该共用电压Vcom，且根据图1的示例性实施方式，在这种情况下，显示面板可显示伪像。为克服这一问题，即使在空白时间期间，AVDD电压也被施加到DC-DC单元660。
[0219] 然而，不同于图14，可在空白时间期间施加AVDD电压，且在空白时间期间也可产生共用电压Vcom。此外，可适用根据先前示例性实施方式的各种示例性变化。
[0220] 此外，在图14中，仅一根施加时钟信号的引线被示出于信号控制器600和数据驱动器500之间，然而，施加数据（R’、G’、B’）的引线和施加时钟信号的引线可单独形成。此外，施加各种控制信号的引线可单独形成。
[0221] 同时，不同于图14，图15是一种示例性实施方式，其中，在信号控制器600的输出端（eRVDS Tx）601’和数据驱动器500的接口（I/F）接收端603之间连接的引线由三态单元605断开，以便使时钟信号不被施加到数据驱动器500。
[0222] 在图15的示例性实施方式中，如图14所示，可形成向信号控制器600产生时钟信号的PLL单元602。
[0223] 此外，在图15的示例性实施方式中，用于在断开模式下时提供高阻抗输出的三态输出单元605被定位在信号控制器600的输出端（eRVDSTx）601’的端部，且输出单元605通过信号控制器600内的BPC-使能信号（BPC/EN）输出或不输出时钟信号。
[0224] 根据图15的示例性实施方式的信号控制器600和数据驱动器500通过差分信号方法传输/接收信号。在图15中，在差分信号方法中，使用RVDS方法，且也可使用LVDS方法。
[0225] 差分信号方法在传输/接收如图15的放大的上部图中所示的信号时使用两根引线（一对引线）。通过经由两根引线施加具有电压差的信号，具有低电压的信号施加是可行的。在通过两根引线施加信号的差分信号方法中，可形成电流在空白时间期间在箭头方向（或与其相反的方向）上流过的电流路径，且因此不希望消耗功率。因此，在图15的示例性实施方式中，位于输出单元605和数据驱动器（D-IC）500的接口（I/F）接收端（Rx）603之间的引线中的一个通过向三态输出单元605施加逆向BPC-使能信号（BPC/EN）而被浮接或断开。结果，数据驱动器500在空白时间期间可不被施加时钟信号，并可降低功耗。
[0226] 参照图15的波形，在图15的示例性实施方式中，在空白时间期间不产生时钟信号且也不产生AVDD电压，使得AVDD电压不被施加到数据驱动器（D-IC）500和灰度电压生成器（伽马）800。然而，在图15的示例性实施方式中，操作AVDD电压以在空白时间期间不产生共用电压Vcom，且根据图1的示例性实施方式，AVDD电压在空白时间期间被施加到DC-DC单元660。
[0227] 然而，不同于图15，可在空白时间期间施加AVDD电压，或在空白时间期间也可不产生共用电压Vcom。此外，可适用根据先前示例性实施方式的各种示例性变化。
[0228] 此外，在图15中，连同在信号控制器600和数据驱动器500之间施加时钟信号的引线一起，施加数据（R’、G’、B’）的引线和施加时钟信号的引线也可单独形成。此外，施加时钟信号的引线和施加数据（R’、G’、B’）的引线可形成一对引线。此外，施加各种控制信号的引线（一对引线）可单独形成。
[0229] 接下来，将参照图16描述根据示例性实施方式的降低功耗的效果。
[0230] 图16是根据示例性实施方式和比较实例的图像显示频率的电流消耗的曲线图。
[0231] 图16的比较实例是这样一种情况，其中，电源电压、时钟信号等全部在新图像空白时间期间被施加到每个驱动器，且示例性实施方式是表1的示例性实施方式中的情况5（其中，仅产生共用电压Vcom）。
[0232] 在图16中，x轴是显示装置的图像显示频率（每秒刷新的帧）且y轴是电流消耗。本领域技术人员将理解，帧刷新每秒小于约10次（小于10Hz）的情况可对应于显示静态图像的情况。
[0233] 如图16所示，当图像显示频率高时，电流消耗的差不大，且当图像显示频率低时，（在新图像空白时间期间）总是开启的AVDD和选择性关闭的AVDD之间的功耗差较大。
[0234] 即，当显示装置（在较高频率下）显示动态图像时，与它（在较低频率下）显示静态图像时相比，则它使得差异很小以便在供应图像数据的依次更新的帧之间关闭AVDD。另一方面，若当显示静态图像（以较低的帧刷新速率）时驱动器中的至少一个在新图像空白时间期间选择性地不运行，则功耗差与动态图像的比较实例相比可能比较大。然而，在动态图像或具有超过预定程度的图像显示频率的情况下，驱动器中的至少一个在空白时间期间可不运行，且不产生大差异，然而，功耗可有所降低，使得也可应用本示例性实施方式。
[0235] 尽管已结合目前被认为是实际的示例性实施方式的内容描述了本发明公开，但应理解，本教导不限于所公开的实施方式，而是与此相反，本教导旨在涵盖被包括在本教导的精神和范围内的各种修改和等同布置。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种重力流排水转化为压力流排水的装置 | 2020-05-08 | 668 |
| 一种种养循环用浮萍清理装置 | 2020-05-08 | 401 |
| Resurf半导体器件及其制作方法 | 2020-05-08 | 508 |
| 近红外光增强的ZnO基晶体管型存储器及其制备方法 | 2020-05-08 | 808 |
| 高氨氮高有机物玉米深加工废水的处理装置 | 2020-05-08 | 151 |
| 一种用于磁浮车悬浮间隙检测的栅形平面电容式传感器 | 2020-05-08 | 658 |
| 一种养殖业污水污泥模块化处理系统 | 2020-05-08 | 471 |
| 一种具有自动清洗功能的高效沉淀池 | 2020-05-11 | 947 |
| 一种母牛产床 | 2020-05-11 | 788 |
| 一种组装式水利灌溉装置 | 2020-05-11 | 975 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
浮栅热门专利
QQ群二维码
意见反馈
意见反馈