技术领域
[0001] 本
专利文档中公开的技术和实现方式涉及互补金属
氧化物
半导体(CMOS)图像 传感器。
背景技术
[0002] 随着消费者对高
分辨率、低噪声数字成像应用的需求不断增长，CMOS图像传感 器制造商一直致
力于
模数转换技术的创新，诸如包括输入
信号的多次
采样、模数转换 和求平均的多采样技术。
[0003] 在CMOS图像传感器的操作速度和功耗之间存在折衷关系。在这方面，列并行 结构是最佳结构。然而，将诸如
模数转换器(ADC)之类的读出
电路集成到窄
像素宽 度中存在困难。因此，简单的单斜ADC广泛用于列并行结构中。
[0004] 当单斜ADC使用连续时间信号时，可实现最佳性能。然而，如果连续时间信号 在模数转换的中间变为离散时间信号，则由于相邻列之间的耦合而可产生不需要的噪 声。随着入射光量的增加，散粒噪声变得在高照度时段中占主导。因此，重要的是降 低低照度时段的噪声。
[0005] 目前正在研究各种技术以减少这种噪声，其包括预先确定低照度时段和高照度时 段以在低照度时段期间以高分辨率模式操作CMOS图像传感器，改变斜坡信号的斜 率，给出斜坡信号多次采样像素信号的时间差，并且当比较器确定像素信号已与斜坡 信号交叉时，通过向比较器的输入或输出施加偏移使斜坡信号再次与像素信号交叉。
发明内容
[0006] 本专利文档提供一种单斜比较装置以及一种包括该单斜比较装置的CMOS图像 传感器，该单斜比较装置通过在模数转换(ADC)操作期间在预定定时将偏移全局地 施加到像素信号而产生多次交叉事件。基于所公开的技术的各种实施方式实现的单斜 比较装置可通过控制像素信号的
电压来获得多采样效果。
[0007] 在所公开的技术的一实施方式中，一种比较装置可包括：多步像素信号发生电路， 所述多步像素信号发生电路联接到像素以接收像素信号，并且根据多步触发信号和多 步长
控制信号，基于所述像素信号生成多步像素信号；比较电路，所述比较电路联接 到所述多步像素信号发生电路，以将斜坡信号和所述多步像素信号进行比较并输出比 较信号；以及控制电路，所述控制电路联接到所述多步像素信号发生电路和所述比较 电路，以基于来自所述比较电路的比较信号来检测所述多步像素信号和所述斜坡信号 的交叉，并将所述多步长控制信号输出到所述多步像素信号发生电路。
[0008] 在所公开的技术的一实施方式中，一种
互补金属氧化物半导体(CMOS)图像传 感器可包括：像素阵列，所述像素阵列包括多个像素，每个像素输出与入射光对应的 像素信号；行
解码器，所述行解码器联接到所述像素阵列以在各个行线处选择并控制 所述像素阵列中的所述多个像素；斜坡信号发生器，所述斜坡信号发生器被构造为生 成斜坡信号；多个多步像素信号发生电路，所述多个多步像素信号发生电路联接至所 述像素阵列以从所述像素阵列接收对应像素信号，并且根据全局多步触发信号和多步 长控制信号生成多步像素信号；多个比较电路，所述多个比较电路联接到所述多个多 步像素信号发生电路，以将来自所述斜坡信号发生器的斜坡信号与来自所述多个多步 像素信号发生电路的多步像素信号进行比较，并输出比较信号；多个控制电路，所述 多个控制电路联接到所述多个多步像素信号发生电路和所述多个比较电路，以基于来 自所述多个比较电路的对应比较信号来检测所述多步像素信号和所述斜坡信号的交 叉，并将所述多步长控制信号输出到多个对应的多步像素信号发生电路；计数电路， 所述计数电路联接到所述多个比较电路，以根据来自所述多个比较电路的对应比较信 号对时钟脉冲的数目进行计数；存储电路，所述存储电路联接至所述计数电路，以存 储来自所述计数电路的计数信息；
控制器，所述控制器被构造为控制所述行解码器、 所述斜坡信号发生器、所述多个比较电路，所述计数电路和所述存储电路的操作；以 及列读出电路，所述列读出电路被构造为根据所述控制器的控制信号输出存储在所述 存储电路中的数据。
附图说明
[0009] 图1是CMOS图像传感器的示例的配置图。
[0010] 图2A是例示基于所公开的技术的实施方式实现的比较装置的示例的图。
[0011] 图2B是例示图2A中所示的两步像素信号发生
块的示例的电路图。
[0012] 图2C是图2A和图2B中所示的比较装置的定时图。
[0013] 图2D是例示图2A中所示的两步像素信号发生块的另一示例的电路图。
[0014] 图3是基于所公开的技术的另一实施方式实现的比较装置的图。
[0015] 图4是例示基于所公开的技术的一些实施方式的CMOS图像传感器的示例的图。
具体实施方式
[0016] 图1是例示CMOS图像传感器的示例的图。图1中所示的CMOS图像传感器具 有使用单斜模数转换装置实现的列并行结构。列并行结构可在不消耗大量功率的情况 下促进大像素阵列的高速读出，并且单斜模数转换装置非常适于列并行结构，这是因 为它可使用非常简单的列电路来实现，并且要求比其它类型的模数转换器(ADC)小 很多的芯片面积。对于使用单斜模数转换装置的列并行结构或者对于使用不同类型的 模数转换装置的其它类型结构，所公开的技术的各种实施方式可通过多采样像素信号 来降低噪声。
[0017] 参照图1，CMOS图像传感器包括具有按行和列布置的成像像素的像素阵列10、 行解码器20、斜坡信号发生电路30、比较电路40、计数电路50、存储电路60、列 读出电路70和控制电路80。
[0018] 每个成像像素可由光电
二极管、光电晶体管、光电
门或能够将光转换为像素信号 (例如，电荷、电压或
电流)的其它光敏电路实现。在成像像素的顶部，设置不同滤 色器的阵列以
覆盖光敏像素，从而在不同像素
位置处将入射光过滤为不同
颜色，以捕 获感测图像中的颜色信息。图1中的具体示例示出了彩色成像像素的像素布置，将红 色像素标记为“R”，将绿色像素标记为“G”，将蓝色像素标记为“B”。
[0019] 像素阵列10响应于个体成像像素处的入射光而输出像素信号。行解码器20逐行 选择和控制像素阵列的像素。斜坡信号发生电路30响应于控制电路的控制信号而生 成斜坡信号VRAMP。比较电路40将斜坡信号发生电路30的斜坡信号VRAMP与从像素 阵列10输出的各个像素信号进行比较。
[0020] 计数电路50根据比较电路40的
输出信号对控制电路80的时钟脉冲的数目进行 计数。存储电路60根据由控制电路80提供的指令来存储由计数电路50提供的信息 (例如，时钟脉冲的数目)。列读出电路70根据由控制电路80提供的指令将存储在 存储电路60中的信息依次输出为像素数据PXDATA。控制电路80控制行解码器20、 斜坡信号发生电路30、比较电路40、计数电路50、存储电路60和列读出电路70的 操作。
[0021] CMOS图像传感器可包括利用相关双采样CDS技术来去除像素的偏移值的比较 电路40。
[0022] 比较电路40包括多个比较器41，计数电路50包括多个计数器51，并且存储电 路60包括多个
存储器61。在示例配置中，像素阵列10的各个列包括比较器41、计 数器51和存储器61。
[0023] 比较器41、计数器51和存储器61的操作将参照图1被描述如下。
[0024] 比较器41具有两个输入
端子，其分别接收从像素阵列10的列输出的像素信号和 从斜坡信号发生电路30输出的斜坡信号VRAMP。比较器41响应于控制电路80提供 的控制信号而将斜坡信号VRAMP与像素信号进行比较并输出比较信号。
[0025] 由于斜坡信号VRAMP的电压电平随着时间的推移而增大或减小，斜坡信号VRAMP在某个时间点与像素信号交叉。在该交叉点之后，从比较器41输出的比较信号的值 被反转。
[0026] 计数器51用于在一段时间期间(例如，当像素信号高于斜坡信号时)对脉冲进 行计数。计数器51通过控制电路80的复位控制信号来进行初始化。
[0027] 存储器61根据控制电路80的控制信号存储与由计数器51提供的计数(例如， 脉冲的数目)有关的信息并将信息输出到列读出电路70。这里，CMOS图像传感器 可对复位信号(或复位电压)执行计数操作，然后对图像信号(信号电压)执行计数 操作。
[0028] 图2A是例示基于所公开的技术的一实施方式实现的比较装置的示例的图。
[0029] 如图2A所示，基于所公开的技术的一实施方式实现的比较器可包括两步 (two-step)像素信号发生块210、比较块220和控制块230。两步像素信号发生块 210可根据两步触发信号和两步长(two-step size)控制信号来基于像素信号生成两步 像素信号VPOS。比较块220可将斜坡信号VRAMP与从两步像素信号发生块210输出 的两步像素信号VPOS进行比较，并输出比较信号。控制块230可根据来自比较块220 的比较信号检测两步像素信号VPOS和斜坡信号VRAMP的交叉，并将两步长控制信号 输出到两步像素信号发生块210。
[0030] 在所公开的技术的一实施方式中，两步像素信号发生块210可在基于斜坡信号 VRAMP对像素信号进行采样的同时
修改像素信号的幅值。尽管为方便起见使用了术语 “两步”，但是在像素信号的采样过程期间像素信号的幅值变化的次数不受术语“两 步”的限制。相反，术语“两步”可指示像素信号的幅值在像素信号的采样过程期间 被多次修改。
[0031] 将参照图2B和图2D来描述两步像素信号发生块210的详细配置。比较块220 可使用众所周知的比较器电路来实现，因此将省略其详细描述。
[0032] 控制块230可包括交叉检测器231和两步长控制器232。交叉检测器231可根据 来自比较块220的比较信号来检测两步像素信号VPOS和斜坡信号VRAMP的交叉，并 且可确定比较信号的输出定时(例如，输出比较信号的时间点)。两步长控制器232 可在预定定时处将具有预定电压电平的两步长控制信号输出到两步像素信号发生块 210。这里，交叉检测器231可确定比较信号的输出定时是在两步触发定时之前还是 在两步触发定时之后，并且生成标志信息。
[0033] 图2A中所示的比较器可包括两步像素信号发生块210，其位于输出像素信号VPIX的像素M1和M2与用于对像素信号值进行模数转换的比较块220的输入
节点之间， 并且还可包括两步触发定时控制器260和两步长控制器232，其分别输出两步触发信 号和两步长控制信号以用于驱动两步像素信号发生块210。
[0034] 两步触发定时控制器260可生成两步触发信号并且将两步触发信号全局地应用 于每列的两步像素信号发生块210，并且可设置在CMOS图像传感器的外围区域或外 围装置(例如，Peri-Block)中。两步长控制器232可将两步长控制信号施加到对应 列的两步像素信号发生块210，并且可设置在每个列通道的控制块230中。这里，两 步长控制信号可具有从图像
信号处理器(ISP)或外围装置或寄存器获取的值。例如， 可将预定值存储在寄存器中以用作两步长控制信号。两步长控制器232可被配置为根 据来自诸如定时发生器(未示出)之类的外部控制电路的时钟或控制信号，在预定定 时处将具有预定电压电平的两步长控制信号输出到两步像素信号发生块210。
[0035] 此外，交叉检测器231可确定从比较块220输出的比较信号的值是在两步触发定 时之前还是在两步触发定时之后具有指示存在像素信号值和斜坡信号值的交叉的特 定值，并且交叉检测器231可用
锁存电路来实现。
[0036] 当比较块220在两步触发定时之前输出比较信号时(例如，当在两步触发定时之 前检测到像素信号值与斜坡信号值交叉时)，交叉检测器231可存储值为“1”的标志 信息。这里，存储器250可根据来自交叉检测器231的交叉检测信号，存储从计数器 240输出的第一计数值，该第一计数值是从
模拟信号转换的数字值。来自交叉检测器 231的交叉检测信号可用于开启存储器250。当由两步像素信号发生块210生成的两 步像素信号在两步触发定时被施加到比较块220时，计数器240可再次开始对时钟脉 冲进行计数并输出第二计数值，第二计数值是从模拟信号转换的数字值。存储在存储 器250中的第一计数值、从计数器
240输出的第二计数值以及交叉检测器231的存储 值可在ISP中被平均以减少噪声。求平均过程可在ISP中来执行，但也可由设置在列 中的
逻辑电路来执行。
[0037] 求平均计算方法可以以各种形式实现。如下式1所表示的，可对包括像素信号、 斜坡信号和两步像素信号的信号值的噪声分量进行平均，以提高
信噪比(SNR)。
[0038] (D1+(D2-DFxDTS))/2＝DAVG [式1]
[0039] 这里，D1表示第一计数值，D2表示第二计数值，DF表示交叉检测器231的存 储值，DTS表示通过两步像素信号发生块210施加到像素信号的步长(例如，预定电 压值)。
[0040] 两步像素信号发生块210可根据来自两步长控制器232的两步长控制信号来调整 步长。例如，可将步长设置为大于在应用两步之前像素信号具有的值。
[0041] 交叉检测器231可以确定当比较块220输出比较信号时，像素信号不处于低照度， 这是因为在两步触发定时之后存在像素信号值和斜坡信号值的交叉。这表明散粒噪声 大于像素信号的热噪声。低照度(例如，低的程度)可被认为是像素信号在两步触发 定时处的大小。这里，交叉检测器231可存储并输出值为“0”的标志信息，由计数 器240计数的值可以不存储在存储器250中，并且计数器240可继续计数并输出第一 计数值。
[0042] 然而，在两步触发定时处共同施加到像素信号的步导致比较信号的变化。因此， 应从自模拟信号转换的最终数字值中减去这些变化。因此，可将计数器240的值输出 为第一计数值，并且交叉检测器231的存储值可被一起输出并用于ISP中的减法过程。 减法过程可在ISP中执行，但是也可由设置在列中的逻辑电路执行。
[0043] 减法计算方法可以以各种形式实现。例如，减法计算可表示为：
[0044]
[0045] 这里，D1表示第一计数值， 表示交叉检测器231的存储值，DTS表示由两步 像素信号发生块210施加到像素信号的步长(例如，预定电压值)。
[0046] 如上所述，在模数转换操作期间，偏移电压在预定定时被全局地施加到像素信号。 例如，像素信号偏移了两步像素信号发生块210的晶体管的栅源电压(Vgs)。以这种 方式，当在预定定时之前已经存在像素信号和斜坡信号的交叉时，可通过将偏移电压 施加到像素信号来使像素信号和斜坡信号的第二交叉发生。
[0047] 在偏移电压在预定定时被全局地施加到像素信号的同时，单斜模数转换器的、已 经线性减小或增加的斜坡信号保持其值，并且在施加了偏移之后，斜坡信号继续线性 减小或增加，从而使耦合噪声最小化。
[0048] 此外，当在预定定时之前没有交叉时，将偏移电压施加到像素信号以获得比原始 像素信号值大偏移电压的模数转换代码。然而，该
缺陷可通过当交叉发生在施加偏移 电压之前时将标志信息设置为“1”并且当交叉发生在施加偏移电压之后时将标志信 息设置为“0”来抵消。
[0049] 图2B是示出图2A中所示的两步像素信号发生块的示例的电路图。
[0050] 如图2B所示，两步像素信号发生块210可包括
开关211、两步长控制电路212、 两步像素信号发生电路213和
偏置电路214。开关211可根据来自两步触发定时控制 器260的两步触发信号来接通/关断。两步长控制电路212可与开关211相互作用， 并根据来自控制块230的两步长控制器232的两步长控制信号来控制(调整)两步长。 两步像素信号发生电路
213可根据来自两步长控制电路212的两步长控制来调整来自 像素的像素信号并生成两步像素信号。偏置电路214可与两步像素信号发生电路213 相互作用。
[0051] 开关211联接在像素
电源电压VDD的端子与两步长控制电路212之间，并且可 根据来自两步触发定时控制器260的两步触发信号来将像素电源电压VDD施加到两 步长控制电路212或阻断像素电源电压VDD。
[0052] 两步长控制电路212可包括多个开关，每个开关的一个端子联接至开关211并且 另一个端子联接到两步像素信号发生电路213，并且可根据来自两步长控制器232的 两步长控制信号接通或关断，并且控制两步长。
[0053] 两步像素信号发生电路213可通过根据来自两步长控制电路212的两步长控制将 偏移电压施加到来自像素的像素信号，来生成两步像素信号。
[0054] 也就是说，两步像素信号发生电路213可通过根据来自两步长控制电路212的两 步长控制，使用跨越
源极跟随器电路的栅源端子的电压(Vgs)降来控制像素信号的 幅值。
[0055] 换句话说，两步像素信号发生电路213可包括源极跟随器电路，该源极跟随器电 路通过根据来自两步长控制电路212的两步长控制，使用栅源电压(Vgs)降来将偏 移电压施加到来自像素的像素信号，以生成两步像素信号。例如，源极跟随器电路可 包括源极跟随器晶体管，该源极跟随器晶体管通过栅源电压(Vgs)降来使被馈送到 源极跟随器晶体管的栅极端子的像素信号的幅值下降。在所公开的技术的一个示例实 施方式中，两步像素信号发生电路213可包括：一个NMOS晶体管，其漏极端子与 提供像素电源电压VDD的端子连接，栅极端子与像素联接，并且源极端子与偏置电 路214联接；以及多个NMOS晶体管，其每一个的漏极端子与两步长控制电路212 联接，栅极端子与像素连接，并且源极端子与偏置电路214连接。
[0056] 偏置电路214可包括NMOS晶体管，其漏极端子与两步像素信号发生电路213 连接，栅极端子被施加以偏置电流，并且源极端子与接地电源连接。
[0057] 在所公开的技术的一实施方式中，可通过在每个列线处附加地设置源极跟随器电 路来控制像素信号。可通过在每列的两步像素信号发生块210中设置包括源极跟随器 晶体管的两步像素信号发生电路213来控制像素信号。模数转换器的比较电路210 通过设置在每个列线上的源极跟随器电路接收来自像素的像素信号，而不是直接从像 素接收像素信号，使得像素信号可在每个列线中被更灵活地控制。
[0058] 因此，可通过使用源极跟随器电路的栅源电压(Vgs)降来控制像素信号的幅值 来获得多采样效果。
[0059] 图2C是图2A和图2B中所示的比较装置的定时图。X轴表示操作定时，Y轴表 示电压。
[0060] 在图2C中，第一像素信号VPIX1表示在两步触发定时之前存在像素信号值和斜 坡信号值的交叉的情况，第二像素信号VPIX2表示在两步触发定时之前不存在像素信 号值和斜坡信号值的交叉的情况。在所公开的技术的一示例实施方式中，斜坡信号 VRAMP可以是在两步触发定时保持其幅值的线性增加或减小的信号。从图2C中可看 出，第一像素信号VPIX1和斜坡信号VRAMP发生两次交叉。这里，比较信号值指示在 两步触发定时之前存在像素信号值和斜坡信号值的第一交叉，因此像素信号值可被视 为低照度的像素信号值。在将步骤施加到像素信号之后，第一像素信号VPIX1的值变 为VPIX1+VOS，并且第一像素信号VPIX1+VOS和斜坡信号发生第二交叉。在图2C中， 在两步触发定时之前，在第二像素信号VPIX2和斜坡信号VRAMP之间没有发生交叉。 即使当比较信号在两步触发定时内没有改变(没有发生交叉)时，偏移电压VOS也修 改了第二像素信号VPIX2的值。这可被处理为简单偏移。
[0061] 图2D是例示图2A中所示的两步像素信号发生块的另一示例的电路图。与图2B 中所示的两步像素信号发生电路不同的是，两步像素信号发生电路213通过使用偏置 电流来实现。图2D中所示的两步像素信号发生电路213的操作、定时和效果可与图 2B中所示的两步像素信号发生电路的操作、定时和效果相同或相似。
[0062] 如图2D所示，两步像素信号发生块210可包括开关211、两步长控制电路212 和两步像素信号发生电路213。开关211可根据来自两步触发定时控制器260的两步 触发信号进行开关控制。两步长控制电路212可与开关211相互作用，并且根据来自 控制块230的两步长控制器232的两步长控制信号控制(调整)两步长。两步像素信 号发生电路213可根据来自两步长控制电路212的两步长控制来调整来自像素的像素 信号并且生成两步像素信号。图2D中所示的两步像素信号发生块210还可包括源极 跟随器电路215，其控制来自像素的像素信号。
[0063] 开关211联接在源极跟随器电路215的源极端子与两步长控制电路212之间，并 可根据来自两步触发定时控制器260的两步触发信号来接通或关断。
[0064] 两步长控制电路212可包括多个开关，每个开关的一个端子联接到开关211并且 另一端子联接到两步像素信号发生电路213，并且两步长控制电路212可根据来自两 步长控制器232的两步长控制信号接通或关断，并控制两步长。
[0065] 两步像素信号发生电路213可通过根据来自两步长控制电路212的两步长控制， 将偏移电压施加到从源极跟随器电路215输出的像素信号来生成两步像素信号。
[0066] 换句话说，两步像素信号发生电路213可包括偏置电路，该偏置电路通过根据来 自两步长控制电路212的两步长控制，使用跨越源极跟随器电路215的栅源端子的电 压(Vgs)降将偏移电压施加到从源极跟随器电路215输出的像素信号，来生成两步 像素信号。例如，源极跟随器电路可包括源极跟随器晶体管，其通过栅源电压(Vgs) 降来使被馈送到源极跟随器晶体管的栅极端子的像素信号的幅值下降。在所公开的技 术的一示例实施方式中，两步像素信号发生电路213可包括：一个NMOS晶体管， 其漏极端子连接到源极跟随器电路215的源极端子，栅极端子被施加以偏置电流，并 且源极端子连接到接地电源；以及多个NMOS晶体管，其每一个的漏极端子连接到 两步长控制电路212，栅极端子被施加以偏置电流，并且源极端子连接到接地电源。
[0067] 源极跟随器电路215可包括NMOS晶体管，该NMOS晶体管的漏极端子连接到 像素电源电压VDD，栅极端子连接到像素，并且源极端子连接到两步像素信号发生 电路213。
[0068] 图3是基于所公开的技术的另一实施方式实现的比较装置的图。
[0069] 所公开的技术可以以各种方式实现。例如，如图3所示，可在图2A所示的比较 器中进一步设置开关电路270。开关电路270可根据来自两步触发定时控制器260的 控制信号来通过或阻断从像素输出到两步像素信号发生块210或比较块220的像素信 号。
[0070] 尽管该专利文档使用了术语“两步”，但是所公开的技术的一些实施方式可通过 施加超过两步来实现。当使用超过两步像素信号调整来实现上述多采样方案时，可另 外需要列存储器。
[0071] 在所公开的技术的一些实施方式中，由于添加的源极跟随器电路，导致可能发生
固定模式噪声(FPN)，但是这可通过数字双采样(DDS)操作来抵消。此外，信息 值可通过应用光学黑像素(OBP)操作原理利用一个行存储器来存储，并且可被减去。
[0072] 图4是基于所公开的技术的一些实施方式实现的CMOS图像传感器的示例的图。
[0073] 如图4所例示的，基于所公开的技术的一些实施方式而实现的CMOS图像传感 器包括像素阵列10、行解码器20、斜坡信号发生电路30、比较电路40、计数电路 50、存储电路60、列读出电路70和控制电路80。
[0074] 像素阵列10输出与入射光对应的像素信号。行解码器20逐行选择和控制像素阵 列的像素。斜坡信号发生电路30响应于控制电路的控制信号而生成斜坡信号VRAMP (包括粗斜坡信号和精细斜坡信号)。比较电路40将斜坡信号发生电路30的斜坡信 号VRAMP与从像素阵列输出的每个像素信号进行比较。
[0075] 计数电路50根据比较电路40的输出信号对控制电路80的时钟脉冲的数目进行 计数。存储电路60根据由控制电路80提供的指令存储由计数电路50提供的信息(例 如，时钟脉冲的数目)。列读出电路70根据由控制电路80提供的指令依次输出存储 在存储电路60中的信息作为像素数据PXDATA。控制电路80控制行解码器20、斜 坡信号发生电路30、比较电路40、计数电路50、存储电路60和列读出电路70的操 作。
[0076] 这里，比较电路40包括比较装置42，比较装置42使用根据所公开的技术的实 施方式的图2A所示的比较装置或图3所示的比较装置来实现。
[0077] 比较电路40可在每列包括比较器42，并且计数器51和存储器61可按照与参照 图2A描述的计数器240和存储器250相同的方式实现。
[0078] 在所公开的技术的一些实施方式中，可通过在单斜ADC方法中控制像素信号的 电压来获得多采样效果。
[0079] 也就是说，可通过在ADC操作期间在预定定时处将偏移全局地施加到像素信号 来产生多次交叉以获得多采样效果。
[0080] 此外，由于低照度时段中的噪声去除性能很重要，因此可通过在低照度像素信号 的情况下获取如上所述的多采样效果来提高噪声去除性能。
[0081] 尽管已经描述了各种实施方式和具体示例，但是可基于所描述和例示的内容进行 各种改变和修改。
[0083] 本专利文档要求于2018年3月9日提交的韩国专利申请No.10-2018-0028107的 优先权和权益，该韩国专利申请通过引用整体并入本文中。
