技术领域
[0001] 本
发明属于
开关电源领域，特别涉及一种具有抗振铃模块电路的Buck型DC/DC转换器电路。
背景技术
[0002] DC/DC转换器具有集成度高，效率高，稳压范围宽的优点，因此广泛应用于各种
电子通讯等技术领域。而Buck型DC/DC转换器是一种
输出电压小于输入电压的直流电压转换器。
[0003] 现如今的大多数电子设备在大部分时间都处于空闲待机状态，对于Buck型DC/DC转换器来说就需要其在空载和轻载的情况下保证高
稳定性和高效率。实际中，尽管采用了DCM模式来提高空载和轻载效率，但还是不可避免的触发了LC谐振，出现了振铃现象，严重的会使得电路工作不正常。目前的抗振铃电路多数是通过芯片外围电路进行振铃衰减，但从降低成本、缩小体积、减小串扰和提高可靠性的
角度来看，将抗振铃电路集成在片内是很有必要的。
[0004] Buck型DC/DC转换器的部分电路如图1所示，由逻辑驱动电路102，功率MOS管103，LC滤波电路和负载104组成。所述功率MOS管103是由上功率管MTOP，下功率管MBOT和自举电容CB构成，通过芯片内部的逻辑驱动模块102控制它们的导通时间来调节系统占空比，从而调节输出电压VOUT达到预定值，电路进入稳定状态。所述LC滤波电路和负载104由电感L和输出电容COUT构成功率
滤波器，分别利用电感储存磁能和电容储存
电能的原理完成
能量交换，对负载持续供电，一般因体积较大置于片外。
[0005] 电路中的振铃是由于电路中的电容和电感在形成回路时会在谐振
频率处产生自激振荡。CCM模式下，由于电感
电流始终大于零，负载
电阻RL较小。在系统工作的整个周期内，上功率管MTOP和下功率管MBOT两者不会同时关断，那么它们各自的寄生电容要么被下功率管MBOT
短路，要么被上功率管MTOP和电源组成的低阻抗回路短路，此时构成的二阶系统处于过阻尼状态，系统逐渐趋于稳定。随着负载电阻RL增大，负载电流会逐渐减小，系统工作在DCM模式下。当上功率管MTOP或下功率管MBOT导通时，电路中的振铃和CCM模式下的分析完全相同。而当上功率管MTOP和下功率管MBOT关断时，电感L与上功率管MTOP和下功率管MBOT各自的寄生电容CP和CD构成LC环路，因为寄生电容CP和CD远小于负载电容CL，此时构成的二阶系统处于欠阻尼状态，系统会发生振荡，并且振荡频率约为：
[0006]
[0007] 该频率一般很高，会在SW端产生明显的振荡。如果当上功率管MTOP和下功率管MBOT关断时电感上并没有储蓄能量，电路刚刚好进入稳态，就不会产生振铃现象，但实际中很难保证系统切换到DCM模式时电感没有储蓄能量，所以存在控制理论中提到的系统由一个暂态向稳态过渡的过程，这个过程需要考虑它的阻尼系数。顾名思义，阻尼系数指系统为了趋向稳定，阻止向振荡转变的程度。欠阻尼指阻尼系数过小，系统将会出现长时间的振荡。综上所述，轻载应用中的DCM模式SW端形成的振铃一般持续较长时间，这样就有可能通过电路中寄生电容之间或者寄生互感之间的相互影响，将高频
信号传至整个系统，影响芯片正常工作。
发明内容
[0008] 本发明的目的在于克服上述技术缺点，提供一种使电路在轻载或空载的情况下能正常稳定的工作，消除振铃对电路工作性能影响的具有抗振铃模块电路的Buck型DC/DC转换器电路。
[0009] 本发明的目的是这样实现的，具有抗振铃模块电路的Buck型DC/DC转换器电路，其特征是：至少包括：抗振铃模块电路、逻辑驱动电路、功率MOS管、LC滤波电路和负载，LC滤波电路和负载电连接在功率MOS管的输出端，抗振铃模块电路通过逻辑驱动电路和功率MOS管电连接。
[0010] 所述的抗振铃模块电路和逻辑驱动电路之间至少包括电连接的过零比较信号ZCD检测端和模式选择信号Mode端。
[0011] 所述的抗振铃模块电路包括
振荡器时钟模块、电荷
泵模块、高压电平转移模块和高压NMOS管MSW；所述的振荡器时钟模块、
电荷泵模块、高压电平转移模块和高压NMOS管MSW依次电连接。
[0012] 所述振荡器时钟模块产生
时钟信号，提供给电荷泵模块作为参考时钟输入，电荷泵模块用于完成对输入电压的升压。
[0013] 所述电荷泵模块至少包括：死区时间电路和充电泵电路，死区时间电路包括4个
反相器和两个二输入与非
门，两个二输入与非门的第一与非门输出与第二与非门输入端电连接，第二与非门输出与第一与非门输入端电连接；第一与非门输出经第三反相器与充电泵电路的电容C1一端电连接，第二与非门输出经第四反相器与充电泵电路的电容C2一端电连接；第一与非门另一输入端与第一反相器输出端电连接，第二与非门另一输入端与第二反相器输出端电连接，第二反相器输入端与第一反相器输出端电连接，第一反相器输入端与时钟方波信号CLK电连接；充电泵电路包括4个MOS管M1、M2、M3、M4，两个电容C1和电容C2，4个MOS管M1、M2、M3、M4构成充电泵电路，充电泵电路输出端通过电容C2接第四反相器输出，充电泵电路输入端通过电容C1接第三反相器输出，充电泵电源端是VG和VX。
[0014] 所述第三反相器的输出为CLKX1，第四反相器的输出为CLK1；充电泵电路中CLKX1连接电容C1，CLK1连接电容C2； 电容C1另一端分别连接M1和M3的漏端、M2和M4的Gate端，电容C2另一端分别连接M2和M4的漏端、M1和M3的Gate端；M1和M2的源端连接DC/DC稳压器的外接PIN脚VX，PIN脚VX与DC/DC转换器输出电压VOUT相连,M3和M4的源端连接升压电压VG；M1和M2为增强型NMOS管，M3和M4为增强型PMOS管。
[0015] 所述振荡器时钟模输出稳定时钟信号CLK，经过死区时间电路得到时钟信号CLK1和CLKX1，用于在完成充电泵电路的过程中，防止M1或M2误打开将能量释放掉；当CLKX1由高电平变为低电平时，CLK1即由低电平变为高电平；由于电容C1两端电压不能突变，B点电压为低即M2为关断状态，而M4为导通状态；电容C2两端电压亦不能突变，A点电压为高即M1为导通状态，而M3为关断状态，此时A点电压近似等于VDD，则VG 约等于VDD；当CLKX1由低电平变为高电平时，CLK1即由高电平变为低电平；由于电容C2两端电压不能突变，A点电压为低即M1为关断状态，而M3为导通状态；电容C1两端电压亦不能突变，B点电压为高即M2为导通状态，而M4为关断状态，此时B点电压抬升，则VG 也被抬升；最终经过多个周期循环往复地调节，可以得到电荷泵的输出电压VG(VG＝VDD+VX)；高压电平转移模块使能时，高压NMOS管MSW的Gate端和源端电压分别为VG(VG＝VDD+VX)，则高压NMOS打开，强制SW和VX相等；而当高压电平转移模块不使能时，高压NMOS管MSW的Gate端和源端电压都等于VX，高压NMOS关断，SW和VX无关。
[0016] 所述高压电平转移模块用于完成电平转移，当过零比较信号ZCD检测端检测到电感电流为负，同时模式选择信号Mode端选择DCM模式，则使能高压电平转移电路，可分别将逻辑电压的最低最高电压GND和VDD转换为最低最高电压为VX和VG(VG＝VDD+VX)，其中VX作为外接PIN脚可与DC/DC转换器输出电压VOUT相连。
[0017] 本发明相比于
现有技术，具有以下有益效果：
[0018] 1本发明适合应用于多种控
制模式的Buck型DC/DC转换器，明显改善现有的Buck型DC/DC转换器在轻载下振铃现象影响系统正常工作的问题，增加了系统的稳定性。
[0019] 2本发明采用高压NMOS做开关管，其在导通电阻、响应时间和制造工艺等方面都有优势。同时不会像传统消除振铃的方法那样难以控制，而是直接从根本上切断振铃回路消除振铃现象。
[0020] 3本发明设计新颖，将抗振铃电路集成在片内，大大减小了芯片面积，降低了成本。
附图说明
[0021] 图1示出了现有Buck型DC/DC转换器部分电路图；
[0022] 图2示出了本发明增加抗振铃模块电路的Buck型DC/DC转换器部分电路图；
[0023] 图3示出了抗振铃模块电路中电荷泵电路的电路原理图；
[0024] 图4示出了增加抗振铃模块电路的Buck型DC/DC转换器和没有抗振铃模块电路的Buck型DC/DC转换器的相关时序变换
波形比较；
[0025] 下面结合附图对本发明做进一步的功能性说明。
具体实施方式
[0026] 如图2所示，具有抗振铃模块电路的Buck型DC/DC转换器电路，至少包括：抗振铃模块电路101、逻辑驱动电路102、功率MOS管103、LC滤波电路和负载104，LC滤波电路和负载104电连接在功率MOS管103的输出端，抗振铃模块电路101通过逻辑驱动电路102和功率MOS管103电连接。
[0027] 所述的抗振铃模块电路101和逻辑驱动电路102之间至少包括电连接的过零比较信号ZCD检测端和模式选择信号Mode端。
[0028] 所述的抗振铃模块电路101包括振荡器时钟模块101_1、电荷泵模块101_2、高压电平转移模块101_3和高压NMOS管MSW；所述的振荡器时钟模块101_1、电荷泵模块101_2、高压电平转移模块101_3和高压NMOS管MSW依次电连接。
[0029] 所述振荡器时钟模块101_1产生时钟信号，提供给电荷泵模块101_2作为参考时钟输入，电荷泵模块101_2用于完成对输入电压的升压。
[0030] 如图3所示，给出电荷泵模块101_2的具体电路；所述电荷泵模块101_2至少包括：死区时间电路101_21和充电泵电路101_22，死区时间电路101_21包括4个反相器和两个二输入与非门，两个二输入与非门的第一与非门输出与第二与非门输入端电连接，第二与非门输出与第一与非门输入端电连接；第一与非门输出经第三反相器与充电泵电路101_22的电容C1一端电连接，第二与非门输出经第四反相器与充电泵电路101_22的电容C2一端电连接；第一与非门另一输入端与第一反相器输出端电连接，第二与非门另一输入端与第二反相器输出端电连接，第二反相器输入端与第一反相器输出端电连接，第一反相器输入端与时钟方波信号CLK电连接；充电泵电路101_22包括4个MOS管M1、M2、M3、M4，两个电容C1和电容C2，4个MOS管M1、M2、M3、M4构成充电泵电路，充电泵电路输出端通过电容C2接第四反相器输出，充电泵电路输入端通过电容C1接第三反相器输出，充电泵电源端是VG和VX。
[0031] 工作时，时钟方波信号CLK经过第一反相器后，分别与第二反相器和第一与非门的一端输入相连。
[0032] 第三反相器的输出为CLKX1，第四反相器的输出为CLK1。
[0033] 充电泵电路101_22中CLKX1连接电容C1，CLK1连接电容C2。
[0034] 电容C1另一端分别连接M1和M3的漏端、M2和M4的Gate端，电容C2另一端分别连接M2和M4的漏端、M1和M3的Gate端。M1和M2的源端连接DC/DC稳压器的外接PIN脚VX，PIN脚VX与DC/DC转换器输出电压VOUT相连,M3和M4的源端连接升压电压VG。
[0035] 振荡器时钟模块101_1输出稳定时钟信号CLK，经过死区时间电路101_21得到时钟信号CLK1和CLKX1，目的是为了在完成充电泵电路101_22的过程中，防止M1或M2误打开将能量释放掉；当CLKX1由高电平变为低电平时，CLK1即由低电平变为高电平。由于电容C1两端电压不能突变，B点电压为低即M2为关断状态，而M4为导通状态。电容C2两端电压亦不能突变，A点电压为高即M1为导通状态，而M3为关断状态，此时A点电压近似等于VDD，则VG 约等于VDD；当CLKX1由低电平变为高电平时，CLK1即由高电平变为低电平。由于电容C2两端电压不能突变，A点电压为低即M1为关断状态，而M3为导通状态。电容C1两端电压亦不能突变，B点电压为高即M2为导通状态，而M4为关断状态，此时B点电压抬升，则VG 也被抬升。最终经过多个周期循环往复地调节，可以得到电荷泵的输出电压VG
[0036] (VG＝VDD+VX)。
[0037] 所述抗振铃模块电路101中高压NMOS管MSW一旦导通，即可将SW电压和VX拉至相等，从而起到短路电感的作用，消除振铃。当高压电平转移模块101_3使能时，高压NMOS管MSW的Gate端和源端电压分别为VG (VG＝VDD+VX)和VX，则高压NMOS打开，强制SW和VX相等；而当高压电平转移模块101_3不使能时，高压NMOS管MSW的Gate端和源端电压都等于VX，高压NMOS关断，SW和VX无关。
[0038] 所述高压电平转移模块101_3 用于完成电平转移，当过零比较信号ZCD检测端检测到电感电流为负，同时模式选择信号Mode端选择DCM模式，则使能高压电平转移电路，可分别将逻辑电压的最低最高电压GND和VDD转换为最低最高电压为VX和VG (VG＝VDD+VX)，其中VX作为外接PIN脚可与DC/DC转换器输出电压VOUT相连。
[0039] 所述的功率MOS管103包括上功率管MTOP，下功率管MBOT和自举电容CB；LC滤波电路和负载104包括电感L、输出电容COUT和负载电阻RL。
[0040] 图4所示为无抗振铃模块电路的Buck型DC/DC转换器和有抗振铃模块电路的Buck型DC/DC转换器的相关时序变换波形比较。
[0041] 所述应用于Buck型DC/DC转换器的抗振铃模块电路工作过程为：若DC/DC转换器的模式选择信号判断出选择DCM工作模式，且过零比较信号检测出电感电流小于零，则系统会通过抗振铃模块电路101强制SW和VX近似相等。这样就相当于将滤波电路和负载电阻110中的电感L短路，从而切断了功率管本身的寄生电容和电感形成的LC振荡回路，消除了振铃现象。
[0042] 有一点需要注意，当系统切换到DCM模式时，抗振铃模块电路将电感短路不是瞬间完成的，因为开关速度不可能无限快，所以有一点轻微振荡。同时由于电感短路，由电感、寄生电容CP和CD、输出电容COUT和负载RL构成的二阶系统不再存在，电感剩余少量能量会通过高压开关管MSW释放掉。
[0043] 不论是峰值电流模式控制还是谷值电流模式控制都需要通过外接PIN脚VX与DC/DC转换器输出电压VOUT相连来实现更好的功能应用，例如峰值电流模式中采用的远端
采样差分放大器Remote Sensing Differential Amplifier需要外接PIN脚连接DC/DC转换器输出电压VOUT，作为放大器的正向输入电压；谷值电流模式中采用的导通时间
控制模块TON需要外接PIN脚连接DC/DC转换器输出电压VOUT，用来使DC/DC转换器工作频率在不同输出电压VOUT的情况下保持恒定。
[0044] 可以看到，本发明提供的抗振铃模块电路设计新颖，性能良好，应用范围广。
[0045] 以上所述，仅是本发明的较佳
实施例，并非对本发明做任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单
修改，变更以及等效结构变化，均仍属于本发明技术方案的保护范围内。
