一种读出电路以及包括这种读出电路的探测设备
阅读：224发布：2020-05-11
专利汇可以提供一种读出电路以及包括这种读出电路的探测设备专利检索，专利查询，专利分析的服务。并且本 发明 涉及一种读出 电路 包括一个或多个 像素 读出模 块 ，配置为将光电 二极管 输出的 电流 信号 转化为 电压 信号，每个所述像素读出模块包括第一源跟随器；一个或多个列级传输模块，其中每个所述列级传输模块包括第二源跟随器；输出级传输模块，配置为对所述一个或多个列级传输模块的 输出信号 进行缓冲；其中所述输出级传输模块电连接在其输出端与第一输入端之间的、与所述第一源跟随器相应的第一校准单元和与所述第二源跟随器相应的第二校准单元，二者共同配置为对所述输出级传输模块的输出信号进行校准以消除所述第一和第二源跟随器引入的偏差。本发明还涉及一种探测设备。，下面是一种读出电路以及包括这种读出电路的探测设备专利的具体信息内容。
1.一种读出电路，包括：
一个或多个像素读出模块，配置为将光电二极管输出的电流信号转化为电压信号，每个所述像素读出模块包括第一源跟随器；
一个或多个列级传输模块，其中每个所述列级传输模块包括第二源跟随器；
输出级传输模块，配置为对所述一个或多个列级传输模块的输出信号进行缓冲；
其中所述输出级传输模块包括电连接在其输出端与第一输入端之间的、与所述第一源跟随器相应的第一校准单元和与所述第二源跟随器相应的第二校准单元，二者共同配置为对所述输出级传输模块的输出信号进行校准以消除所述第一和第二源跟随器引入的偏差。
2.根据权利要求1所述的读出电路，其中
所述第一源跟随器至少包括第一晶体管，其控制极配置为接收所述探测信号，其第一极配置为接收电源电平或者地电平，其第二极电连接到相应的所述列级传输模块的输如端；以及
所述第二源跟随器至少包括第二晶体管，其控制极配置为接收所述像素输出模块的输出，其第一极配置为接收地电平或者电源电平，其第二极电连接到所述输出级传输模块的第二输入端；
其中所述第一晶体管和第二晶体管的类型彼此互补。
3.如权利要求2所述的读出电路，其中
所述第一校准单元包括第三晶体管，其控制极配置为接收所述输出级传输模块的输出，其第一极配置为接收电源电平或地电平，其第二极电连接到所述第二校准单元；
所述第二校准单元包括第四晶体管，其控制极与所述第三晶体管的第二极电连接，其第一极电连接到所述输出级传输模块的所述第一输入端，其第二极配置为接收地电平或电源电平。
4.如权利要求3所述的读出电路，其中所述第三晶体管与所述第一晶体管类型相同尺寸相同，和/或所述第四晶体管与所述第二晶体管类型相同尺寸相同。
5.如权利要求2所述的读出电路，其中所述列级传输模块还包括：
第一电流源，其电连接在所述第一晶体管的第二极以及地电平或电源电平之间；
第一电容，其第一极板电连接到所述第一晶体管的第二极，其第二极板配置为接收地电平。
6.如权利要求2所述的读出电路，其中所述输出级传输模块还包括：
第二电流源，其电连接在所述第二晶体管的第二极以及电源电平或地电平之间。
7.如权利要求6所述的读出电路，其中所述第一电容和所述第一电流源分别通过第一和第二开关与所述第一晶体管的第二极电连接，其中所述第一和第二开关的状态被与相应行对应的第一开关信号控制。
8.如权利要求7所述的读出电路，其中所述输出级传输模块的第二输入端和所述第二电流源分别通过第三和第四开关与所述第二晶体管的第二极电连接，其中所述第三和第四开关的状态被与相应列对应的第二开关信号控制。
9.如权利要求1所述的读出电路，其中所述输出级传输模块包括：
运算放大器，其反向端作为所述输出级传输模块的第一输入端，其同相端作为输出级传输模块的第二输入端，其输出端作为输出级传输模块的输出端。
10.一种探测设备，其中所述设备包括如权利要求1-9所述任一种读出电路。
一种读出电路以及包括这种读出电路的探测设备
技术领域
[0001] 本发明涉及一种读出电路，特别地涉及一种焦平面读出电路以及包括这种读出电路的探测设备。
背景技术
[0002] 红外焦平面探测器组件在光学探测领域发挥着重要作用，而红外焦平面读出电路则是红外探测器组件的重要组成部分。在组件中，红外焦平面探测器阵列将采集到的物理信号转换为了电信号，但是焦平面阵列中数量庞大的信号在未经处理时难以读出，因此需要读出电路对其进行依序读出，同时进行进一步处理。
[0003] 所描述的用于红外焦平面大阵列探测设备内读出电路的校准电路，工作时源跟随器将像素内部的电压传输到列级电路中，在列级电路中通过相反的源跟随器种类抬升电压后，将电压输出到输出级的单位增益运放通过单位增益运放将信号输出到片外。因为源跟随器在输入电压变化时阈值电压的大小会发生变化，因此会产生一个非均匀性。并且由于在大阵列输出电路中，由于长距离连线的寄生效应会引入寄生电阻，从而导致不同空间位置上的像素点的电压存在空间的非均匀性。此外，大规模阵列也会导致寄生电容电阻随之上升，同时导致输出速率的降低。
发明内容
[0004] 针对现有技术中存在的技术问题，本申请提供了一种读出电路，包括一个或多个像素读出模块，配置为将光电二极管输出的电流信号转化为电压信号，每个所述像素读出模块包括第一源跟随器；一个或多个列级传输模块，其中每个所述列级传输模块包括第二源跟随器；输出级传输模块，配置为对所述一个或多个列级传输模块的输出信号进行缓冲；其中所述输出级传输模块包括电连接在其输出端与第一输入端之间的、与所述第一源跟随器相应的第一校准单元和与所述第二源跟随器相应的第二校准单元，二者共同配置为对所述输出级传输模块的输出信号进行校准以消除所述第一和第二源跟随器引入的偏差。
[0005] 特别的，所述第一源跟随器至少包括第一晶体管，其控制极配置为接收所述探测信号，其第一极配置为接收电源电平或者地电平，其第二极电连接到相应的所述列级传输模块的输如端；以及所述第二源跟随器至少包括第二晶体管，其控制极配置为接收所述像素输出模块的输出，其第一极配置为接收地电平或者电源电平，其第二极电连接到所述输出级传输模块的第二输入端；其中所述第一晶体管和第二晶体管的类型彼此互补。
[0006] 特别的，所述第一校准单元包括第三晶体管，其控制极配置为接收所述输出级传输模块的输出，其第一极配置为接收电源电平或地电平，其第二极电连接到所述第二校准单元；所述第二校准单元包括第四晶体管，其控制极与所述第三晶体管的第二极电连接，其第一极电连接到所述输出级传输模块的所述第一输入端，其第二极配置为接收地电平或电源电平。
[0007] 特别的，所述第三晶体管与所述第一晶体管类型相同尺寸相同，和/或所述第四晶体管与所述第二晶体管类型相同尺寸相同。
[0008] 特别的，所述列级传输模块还包括第一电流源，其电连接在所述第一晶体管的第二极以及地电平或电源电平之间；第一电容，其第一极板电连接到所述第一晶体管的第二极，其第二极板配置为接收地电平。
[0009] 特别的，所述输出级传输模块还包括第二电流源，其电连接在所述第二晶体管的第二极以及电源电平或地电平之间。
[0011] 特别的，所述输出级传输模块的第二输入端和所述第二电流源分别通过第三和第四开关与所述第二晶体管的第二极电连接，其中所述第三和第四开关的状态被与相应列对应的第二开关信号控制。
[0013] 本申请还提供了一种探测设备，其中所述探测设备包括前述任一种读出电路。
[0014] 本发明主要可以被应用于大规模红外焦平面阵列读出电路，包括了光导型红外焦平面读出电路和光子型红外焦平面读出电路。本发明可以被应用于紫外APD焦平面阵列读出电路。其不但能降低读出电路非线性偏差对设备读出结果的影响，同时还能通过电流与电压分路传输的方式减少大阵列电路中寄生电容和寄生电阻对输出电压的影响。附图说明
[0015] 下面，将结合附图对本发明的优选实施方式进行进一步详细的说明，其中：
[0016] 图1是传统无校准读出电路；
[0017] 图2是根据本发明的一个实施例具有非线性校准功能读出电路示意图；
[0018] 图3是根据本发明的一个实施例具有非线性校准功能读出电路工作时序图；
[0019] 图4是根据本发明的一个实施例具有非线性校准和大阵列校准功能的读出电路示意图；
[0020] 图5是根据本发明一个实施例两种读出电路输入与输出电压的仿真结果图；
[0021] 图6为根据本发明一个实施例一种探测设备架构示意图。
具体实施方式
[0022] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0023] 在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
[0024] 晶体管可指任何结构的晶体管，例如场效应晶体管(FET)或者双极型晶体管(BJT)。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极；当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极。
[0025] 图1为传统无校准读出电路。
[0026] 如图所示，传统无校准读出电路包括作为示例的单个像素读出模块11、列级传输模块12和输出级传输模块13。其中像素读出模块11，用于将光电二极管输出的电流信号转化为电压信号，在一个像素阵列中可以有多个这样的像素电路。列级传输模块12，即为整个像素阵列中同一列像素的读出传输电路，同一列的像素电路共用一个列级传输模块12，其用于将同列不同行的像素级电路转化的电信号读出并依照阵列顺序依次传输给输出级传输模块13。输出级传输模块13，为整个像素阵列中多个列级像素共同的传输电路，多个列级电路共用一个输出级传输模块13，其用于将多个列级电路信号读出并传输。
[0027] 上述结构在实际应用中输出电压会不可避免的产生一定的偏差。本文中“偏差”是指像素内部源跟随器晶体管115和列级源跟随器晶体管124的阈值电压对输出信号会产生影响，如果由于工艺失配的影响导致晶体管115和晶体管124的阈值电压产生非线性的变化，会因此导致源跟随器输出的电压与理想电压之间的差异。这种偏差经过输出级运放输出后会在输出信号中引入非线性变化，最终导致输出信号无法满足实际需求。
[0028] 针对上述问题，本发明提出了一种应用于探测设备具有非线性校准机制的读出电路。下面以像素级电路晶体管为NMOS，列级电路晶体管为PMOS为例对本申请做详细的说明。可以理解的是，在其它实施例中，像素级电路晶体管可以为PMOS，列级电路晶体管为NMOS，那么该探测设备的电路中相应的设置例如电流源类型，或者连接电源电平或地电平的连接关系也会需要以互补的方式加以调整，但这些都是本领域技术人员所熟知的。
[0029] 图2为依据本发明一个实施例具有非线性校准功能的读出电路示意图。该电路包括作为示例的单个像素读出模块21、输出级传输模块23、电连接在像素读出模块21与输出级传输模块23之间的列级传输模块22以及光电二极管212。其中像素读出模块21，即为整个像素阵列中某一像素内像素电路，其用于将光电二极管输出的电流信号转化为电压信号，在一个像素阵列中可以有多个这样的像素电路。列级传输模块22，即为整个像素阵列中同一列像素电连接的读出传输电路，同一列多个像素读出模块21共用一个列级传输模块22，其用于将同列不同行的像素读出模块21转化的电压信号读出并传输至输出级传输模块23。输出级传输模块23，为整个像素阵列中多个列级传输模块22的校准传输电路，多个列级传输模块22共用一个输出级传输模块23。输出级传输模块23可以配置为对像素读出模块21和列级传输模块22内阈值电压变化引起的非线性变化进行相应的补偿。在本发明一个实施例中，下面以同一列全部像素读出模块21对应一个列级传输模块22，全部列级传输模块22对应一个输出级传输模块23为例，将具体校准原理做详细解释。根据本发明一个实施例，额外的还包括一个逻辑控制电路(并未在图中示出)，其配置为为所需晶体管提供控制信号和/或控制读出电路中开关的通断。
[0030] 根据一个实施例，像素读出模块21可以包括显示开关晶体管212、重置开关213,、第一电容214、第一晶体管215以及第一开关216。
[0031] 光电二极管211电连接在显示开关晶体管212第一极和地电平之间，配置为将接收到的光信号转化为电流信号。显示开关晶体管212的栅极电连接至第一信号V1，配置为由第一信号V1控制其导通或关断，第二极电连接至第一晶体管215的栅极。根据一个实施例，第一信号V1是由逻辑控制电路输出的控制信号。重置开关213电连接在重置信号和第一电容214上极板之间。第一电容214下极板电连接至地电平。其中，重置信号为一固定电平，能在初始阶段将第一电容214上极板充电至某一固定电位。第一晶体管215的第二极电连接至电源电平。第一开关216一端电连接在第一晶体管215的第一极。
[0032] 根据一个实施例，列级传输模块22可以包括第一电流源221、第二电容222、第三开关223、第二晶体管224以及第四开关225。
[0033] 第一电流源221电连接在地电平和第三开关223左端之间。第二电容222电连接在地电平和第三开关223左端之间。第三开关的左端与当前列不同行的所有像素读出模块21中的开关216电连接。第二晶体管224的栅极电连接至第三开关223的右端，其第一极电连接至地电平，第二极电连接至第四开关225。
[0034] 根据一个实施例，输出级传输模块23可以包括第二电流源231、运算放大器232、第三晶体管236、第三电流源237、第四晶体管238和第四电流源239。
[0035] 电流源231电连接在电源电平和运算放大器232同相端之间。第三晶体管236的栅极电连接至运算放大器232的输出端，其第二极电连接至电源电平。第三电流源237电连接在第三晶体管236的第一极和地电平之间。第四晶体管238的栅极电连接至第三晶体管236的第一极，其第一极电连接至地电平，其第二极电连接至运算放大器232的反相端。第四电流源239电连接在电源电平和第四晶体管238的第二极之间。
[0036] 本发明中，晶体管215与晶体管224是类型互补的两种晶体管。晶体管215和晶体管236是相互匹配的，晶体管224和晶体管238是相互匹配的。根据一个实施例，晶体管215和晶体管236是极性与尺寸相同的晶体管，晶体管224和晶体管238是极性与尺寸相同的晶体管。
[0037] 图3是根据本发明的一个实施例具有非线性校准功能的读出电路工作时序图，下面结合图2和图3详细描述本发明第一实施例工作原理。此处以晶体管212为NMOS、晶体管215为NMOS晶体管、晶体管224为PMOS、晶体管236为NMOS、晶体管238为PMOS为例进行说明。
当然，如本领域技术人员所知的，本实施例的整体配置也可以是晶体管212为PMOS、晶体管
215为PMOS晶体管、晶体管224为NMOS、晶体管236为PMOS、晶体管238为NMOS。其中RST为重置信号，其为高电平时，开关213闭合，反之则断开。Vint为电容214上极板电压。RS为第m行对应的控制信号，其为高时控制第m行的所有像素读出模块内开关216闭合，反之则断开。CS为第n列对应的控制信号，其为高时控制第n列的所有列级传输模块内开关223和开关
225闭合，反之则断开。
当然，如本领域技术人员所知的，本实施例的整体配置也可以是晶体管212为PMOS、晶体管
215为PMOS晶体管、晶体管224为NMOS、晶体管236为PMOS、晶体管238为NMOS。其中RST为重置信号，其为高电平时，开关213闭合，反之则断开。Vint为电容214上极板电压。RS
225闭合，反之则断开。
[0038] 如图3所示，根据一个实施例，在初始化阶段301，逻辑控制电路发出初始化命令，将初始化信号RST置为高电平，开关213闭合。此时V1为高电平，晶体管212导通。重置信号对存电容214上极板充电至某一个高电位，其中该高电位需大于光电二极管211产生最大电压的绝对值。此过程是为电容214进行预充电，为下一阶段光电二极管感光放电做准备。
[0039] 随后，在信号接收阶段302，逻辑控制电路将初始化信号RST置为低电平，开关213断开。晶体管212的栅极信号V1持续为高电平，晶体管持续导通，光电二极管接收到光信号后产生一个反向电压拉低电容214上极板电压，此过程将当前像素光信号转化为了电信号并存储在电容214上。
[0040] 然后，在信号传输阶段303，此时，逻辑控制电路将信号V1置为低电平，晶体管212关断。逻辑控制电路将像素阵列中的行选信号RS逐一接入电路，从第一行开始，在行选信号RS控制下将当前行所有像素读出模块21内开关216闭合。在像素读出模块21内，此时晶体管215在电容214控制下输出固定电压至当前像素所在列级输出模块22，第二电容222的上极板被充电，此过程是将一个像素读出模块输出电压存储在对应列的电容222内。在某一行选信号RS为高电平的时间内，逻辑控制电路将像素阵列中全部的列选信号CS逐一接入电路中，即逐一将CS<1>、CS<2>......至CS设置为高电平。在当前列选信号CS为高时，对应列级输出模块22内开关223和开关225闭合，电容222存储的信号输出至第二晶体管224栅极，第二晶体管224在其控制下输出固定电压，将信号传输至输出级传输模块23中运算放大器
232同相端。
232同相端。
[0042] 如果晶体管212和/或晶体管224因为工艺失配等问题导致阈值电压发生变化，进而导致运算放大器232同相输入端的输入电压发生升高/降低的变化，而最终导致输出电压升高/降低的变化。而在运算放大器232输出端引入与晶体管212和晶体管224分别匹配的晶体管237和晶体管238后，这种同相端输入电压升高/降低会首先使得输出端电电压产生升高/降低，该电压经过晶体管237和晶体管238后，所述电压会同样产生升高/降低的变化，并将其传输至运算放大器232反相端，由于同相端和反相端变化幅度相同，故其输出端电压得到校准，其中非线性变化引起的影响被抵消，输出结果相较没有校准结构的电路更接近于理论值。
[0043] 当某一行选择信号RS下所有列选择信号CS逐一工作后，即当前行传输完成后，电路在逻辑控制电路的作用下，发出下一行选择信号RS，该行中各个像素读出模块21和对应的列级传输模块22,再重复上述流程，直至阵列中所有像素读出模块内信号被全部读出。当所有行选则信号都工作完毕，逻辑控制电路再次发出重置信号RST，像素阵列循环重复上述初始化阶段301、信号读出阶段302和信号传输阶段303。
[0044] 本发明在运算放大器232的输出端和输入端引入了与晶体管212相匹配的晶体管236、与电流源221相匹配的电流源237、与晶体管224相匹配的晶体管238和与电流源231相匹配的电流源237，构成反馈回路。这样的目的是通过引入相同变量的方法，在反馈回路中引入与像素读出模块和列级传输模块相同的非线性变化，这两个非线性变化经过运算放大器232的同相端和反相端后，输出的电压中非线性变化被抵消，消除了非线性变化的影响。
[0045] 在现有读出电路中由于阵列的规模越来越大，像素级传输到列级以及列级传输到输出级中的寄生电容电阻会越来越大，由于这部分电容电阻网络连接在读出电路的列级电路和输出级中间，因此会产生一个输出延时，降低信号的输出速率。此外，并且由于在大阵列输出电路中，由于长距离连线的寄生效应会引入寄生电阻，从而导致不同空间位置上的像素点的电压存在空间的非均匀性。
[0046] 图4为依据本发明一个实施例具有非线性校准和大阵列校准功能的读出电路示意图。该电路包括像素读出模块41、输出级传输模块43、电连接在像素读出模块41与输出级传输模块43之间的列级传输模块42以及光电二极管411。其与图2所示结构和功能相同之处在此不再赘述。
[0047] 根据本发明一个实施例，其与图2所示电路的不同之处在于，像素读出模块41内包括开关416和开关417，同一列的像素读出模块41内开关416的一端经该像素读出模块41的第一输出端电连接至当前列的列级传输模块42内电容422的上极板，同一列的像素读出模块41内开关417的一端经该像素读出模块41的第二输出端电连接至当前列的列级传输模块42内电流源421。列级传输模块42内包括开关425和开关426，列级传输模块42内开关425的一端经列级传输模块42第一输出端电连接至输出级传输模块43内电流源431，列级传输模块42内开关426的一端经列级传输模块42第二输出端电连接至输出级传输模块43内运算放大器432的同相端。
[0048] 图4所示电路的时序图同样为图3，下面结合图4和图3详细描述本发明第一实施例工作原理。此处以晶体管412为NMOS、晶体管415为NMOS晶体管、晶体管424为PMOS、晶体管436为NMOS、晶体管438为PMOS为例进行说明。当然，如本领域技术人员所知的，本实施例的整体配置也可以是晶体管412为PMOS、晶体管415为PMOS晶体管、晶体管424为NMOS、晶体管
436为PMOS、晶体管438为NMOS。其中Vint为电容214上极板电压。
436为PMOS、晶体管438为NMOS。其中Vint为电容214上极板电压。
[0049] 如图3所示，根据一个实施例，在初始化阶段301，逻辑控制电路发出初始化命令，将初始化信号RST置为高电平，其开关413闭合。此时V1为高电平，晶体管412导通。信号V2对电容414上极板充电至某一个高电位，其中该高电位需大于光电二极管411产生最大电压的绝对值。此过程是为电容414进行预充电，为下一阶段光电二极管感光放电做准备。
[0050] 随后，在信号接收阶段302，逻辑控制电路将初始化信号RST置为低电平，其开关413断开。晶体管412的栅极信号V1持续为高电平，晶体管持续导通，光电二极管接收到光信号后产生一个反向电压拉低电容414上极板电压，此过程将当前像素光信号转化为了电信号并存储在电容414上。
[0051] 然后，在信号传输阶段303，此时，逻辑控制电路将信号V1置为低电平，晶体管412关断。逻辑控制电路将像素阵列中的行选信号RS逐一接入电路，从第一行开始，在行选信号RS控制下将当前行所有像素读出模块41内开关416和开关417闭合。在像素读出模块41内，此时晶体管在电容414的控制下导通，晶体管在电容414控制下输出固定电压和电流至当前像素所在列级输出模块42，第二电容422的上极板被充电，此过程中将一个像素读出模块输出电压存储在对应列的电容422内。在这里晶体管415输出的电压通过开关416传输至电容422，其输出的电流通过开关417传输至电流源421。这样，电流与电压是通过两个路径传输的，这么做的目的是消除电流在传输的过程中，因寄生电容寄生电阻引起的空间不均匀性，经过分路后电流通路的寄生电容电阻将不再影响电容422上极板电压值。
[0052] 在行某一选信号RS为高电平的时间内，逻辑控制电路将像素阵列中全部的列选信号CS逐一接入电路中，即逐一将CS<1>、CS<2>......至CS设置为高电平。其中列选信号CS可以控制对应列级输出模块42内开关423、开关425和开关426的开闭。在当前列选信号CS为高时，对应列级输出模块42内开关423、开关425和开关426闭合，电容422存储的电压信号输出至第二晶体管424栅极，第二晶体管424在其控制下导通，将信号传输至输出级传输模块43中运算放大器432同相端。此处的设置同样是将电压与电流拆分为两个通路传输，其原理与功能与前述结构相类似，在此不再赘述。
[0053] 根据本发明一个实施例，后续的工作流程与前述实施例基本相同，亦不再赘述。
[0054] 本发明分别在像素读出模块41和列级传输模块42中引入了额外的分路开关，将原本传输过程中同一传输路径的电压和电流，拆分为两路分别传输的结构。这样的目的是将电流在传输过程中，由于寄生电容寄生电阻引起的空间非均匀性从电压传输路径中剥离出来，消除了电流传输过程中引起的电压变化影响。同时，由于电流不再与电压同路传输，电压同路寄生电容和寄生电阻降低，同时增加了其信号传输速率。又因电路中还包含非线性校准结构，同时又能消除晶体管阈值电压引起的非线性变化。
[0055] 图5为根据本发明一个实施例具有非线性校准和大阵列校准功能的读出电路在不同输入电压下的仿真结果图，即在信号读出阶段第一晶体管415栅端电压和运算放大器432输出端电压的仿真结果图。其中曲线501为经过校准后的输入和输出曲线；曲线502为理想状态下，即电路中没有任何干扰的情况下的输入和输出曲线；曲线503为未经校准，即如图1所示读出电路的输入和输出曲线。
[0056] 如图5所示，经过校准的曲线501与未经过校准的曲线503相比较，其无论在电压数值还是电压变化趋势上都更趋近于理想状态曲线502。由图5可知，在例如采用如图4所示电路的一个实施例的读出电路中，当图4所示电路中输入电压不断增大时，经过校准的电路其输出电压的变化幅度远小于未经过校准电路的输出电压。
[0057] 所以依据本发明一个实施例，通过非线性校准和大阵列校准的读出电路，其不但能通过引入相同变量消除因工艺失配等问题引起的晶体管阈值电压对输出电压的影响，同时还能通过电流与电压分路传输的方式减少大阵列电路中寄生电容和寄生电阻对输出电压的影响。
[0058] 图6为根据本发明一个实施例一种探测设备架构示意图。处理器通过逻辑控制电路实现对读出电路的控制并将读出电路输出信号传输至存储模块和/或显示模块以实现对结果的存储和/显示。
[0059] 本发明主要可以被应用于大规模红外焦平面阵列读出电路，包括了光导型红外焦平面读出电路和光子型红外焦平面读出电路。本发明可以被应用于紫外APD焦平面阵列读出电路。其不但能降低读出电路非线性偏差对设备读出结果的影响，同时还能通过电流与电压分路传输的方式减少大阵列电路中寄生电容和寄生电阻对输出电压的影响。
[0060] 上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本发明公开的范畴。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种具有气体传感功能的二维材料源跟随器 | 2020-05-08 | 280 |
| 一种基于STM32+FPGA的SERF惯性测量装置高稳定激光电控系统 | 2020-05-08 | 551 |
| 一种新型数字化脉冲气保焊控制电路 | 2020-05-11 | 547 |
| 一种背光驱动器及显示装置 | 2020-05-08 | 821 |
| 一种调整设备发热服务系统 | 2020-05-11 | 969 |
| 一种激光功率快速切换电路及其方法 | 2020-05-11 | 181 |
| 一种直流无刷电机的驱动波形设计系统 | 2020-05-11 | 140 |
| 一种变压器有载分接开关测试仪 | 2020-05-11 | 578 |
| 一种基于声纹振动的变压器机械缺陷带电检测系统 | 2020-05-11 | 157 |
| 自助式塑料袋贩售设备 | 2020-05-08 | 236 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
源极跟随器热门专利
QQ群二维码
意见反馈
意见反馈