技术领域
[0001] 本
发明涉及光
电子集成技术领域，尤其涉及一种无衬底光电混合集成结构及其制备方法。
背景技术
[0002] 二十一世纪以来，随着摩尔定律的进一步发展，芯片尺寸越来越小且处理能
力越来越强，从而对传输速率和传输容量的要求也越来越高。而传统的电互连存在一定局限性，在损耗、延时、反射、串扰、电源噪声、重量等方面均存在问题，它已经难以满足当今社会的需求。光互连技术具有高带宽、低延时、抗
电磁干扰等优点，使其可以满足互连网络对传输带宽、传输速率以及功耗等性能的高要求，因此，将电
信号转化为
光信号来传输，无疑具有广泛的市场需求和应用前景。目前，单个
硅基光学器件，包括
激光器、
调制器和探测器等，以及单个硅基电学器件，包括
驱动器、
跨阻放大器等，均可以成功制备出来，而且性能良好。但是如何在不影响这些
光电子器件功能的情况下，将它们集成在一起，依然面临很多挑战。
[0003]
现有技术中，为了避免打线方式引入的寄生电感对
电路高速性能的影响，通常会采用垂直集成结构，即将光电芯片进行三维堆叠，通过倒装方式集成在一起。其好处是：存储容量的倍增、互连线长度显著缩短、
信号传输得更快且所受干扰更小、尺寸和重量减小数十倍，并且通过将器件层堆叠提高了实际集成度。缺点是：硅光器件衬底的寄生参数较大，会影响硅光器件的性能，而且高深宽比的硅光穿过硅通孔(Through Silicon Vias，TSV)工艺复杂，成品率较低。
发明内容
[0004] 有鉴于此，本发明提供了一种无衬底光电混合集成结构及其制备方法，以解决上述问题。
[0005] 在一方面，该无衬底光电混合集成结构包括：
[0006] 硅光芯片，具有光芯片传输线层及与该光芯片传输线层相连接的引脚，且该硅光芯片无衬底；
[0007] 一些
实施例中，该硅光芯片是调制器芯片或探测器芯片，进一步地，包括：
[0008] 顺序连接的埋
氧层、顶硅层和
二氧化硅包层，且在其内设置有欧姆
接触区域；
[0009] 光芯片内部过孔，其两端分别连接硅光芯片的
欧姆接触区域和光芯片传输线层；以及
[0011] 电芯片，倒装贴装于该硅光芯片上，该电芯片与该硅光芯片通过一光电芯片互连层电性相连，一些实施例中：
[0012] 该电芯片是驱动芯片或
跨阻放大器芯片；
[0013] 该光电芯片互连层为：
[0014] 硅光芯片的引脚与电芯片的引脚直接键合；
[0015] 硅光芯片的引脚与电芯片的引脚通过焊球互连；或
[0017] 电芯片晶圆与硅光芯片晶圆直接键合。
[0019] 一些实施例中，该塑封层的高度与所述电芯片平齐，该塑封层的材料是环氧
树脂、环氧有机硅杂物或有机硅。
[0020] 过孔，其两端分别连接光芯片传输线层和表面/底面金属焊盘；
[0021] 一些实施例中，该过孔的填充材料为
铜，过孔设置于硅光芯片内部或设置于塑封层内部。
[0022] 以及，该表面/底面金属焊盘，设置于硅光芯片和/或塑封层的外表面。
[0023] 一些实施例中，该无衬底光电混合集成结构还包括：
[0024] 焊球，设置于上述表面/底面金属焊盘上，一些实施例中，该焊球是金焊球、铜焊球、
锡银焊球、锡银铜焊球或锡铅焊球；和/或
[0026] 另一方面，基于上述无衬底光电混合集成结构，其制备方法包括：
[0027] 准备一硅光芯片，露出其表面引脚；
[0028] 将一电芯片倒装贴装在该硅光芯片上，通过两芯片的引脚实现互连；
[0029] 在该电芯片周围覆盖形成塑封层；
[0030] 去除该硅光芯片的硅衬底；
[0031] 对该硅光芯片或塑封层进行打孔，并在该孔内填充金属铜，且该过孔的深度至光芯片传输线层；
[0032] 在该孔的另一端制作表面/底面金属焊盘；
[0033] 在表面/底面金属焊盘上制备焊球。
[0034] 本发明提供的该无衬底光电混合集成结构及其制备方法，与现有技术相比，具有以下优点：
[0035] (1)无须进行TSV工艺，降低了工艺难度，成品率提高；
[0036] (2)去除光芯片衬底之后，消除了衬底的寄生参数，可以显著改善硅光器件的性能；
[0037] (3)对于边耦合方式，不需要制作
悬臂梁结构，便可以实现较高的耦合效率。
附图说明
[0038] 图1是现有光电混合集成结构的剖面图；
[0039] 图2-5是本发明实施例中提出的无衬底光电混合集成结构的四个具体示例的示意图；
[0040] 图6-12是本发明实施例提出的无衬底光电混合集成结构的制备方法示意图(以在去除衬底的光芯片上打孔为例进行说明)；
[0041] 图13是本发明实施例提出的无衬底光电混合集成结构的一个具体示例
流程图。
[0042] 图中：
[0043] 1010电芯片 1011电芯片引脚 1020光电芯片互连层
[0044] 1030光芯片引脚 1031光芯片传输线层
[0045] 1032光芯片内部过孔 1033光芯片欧姆接触区域
[0046] 1034顶层硅 1035埋氧层 1036硅衬底
[0047] 1037二氧化硅包层 1040过孔
[0048] 1050表面/底面金属焊盘 1060焊球层 2010电芯片
[0049] 2011电芯片引脚 2020光电芯片互连层
[0050] 2030光芯片引脚 2031光芯片传输线层
[0051] 2032光芯片内部过孔 2033光芯片欧姆接触区域
[0052] 2034顶层硅 2035埋氧层 2036二氧化硅包层
[0053] 2040塑封层 2050过孔 2060表面/底面金属焊盘
[0054] 2070焊球层 2080
散热片 2090电芯片晶圆
[0055] 3010光芯片引脚 3011光芯片传输线层
[0056] 3012光芯片内部过孔 3013光芯片欧姆接触区域
[0057] 3014顶层硅 3015埋氧层 3016硅衬底
[0058] 3017二氧化硅包层 3020电芯片 3021电芯片引脚
[0059] 3030光电芯片互连层 3040塑封层 3050过孔
[0060] 3060表面/底面金属焊盘 3070焊球层
具体实施方式
[0061] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
[0062] 一般的，现有技术中，实现的光电混合集成结构如图1所示，其因硅光器件的硅衬底1036的寄生参数较大，会影响硅光器件的性能，而且高深宽比的硅光穿过硅通孔(Through Silicon Vias，TSV)工艺复杂，成品率较低。
[0063] 有鉴于此，本发明提供了一种无衬底光电混合集成结构及其制备方法，在一方面，本发明一实施例提供了该无衬底光电混合集成结构，其结构如图2-图5所示，包括：电芯片2010(EIC)、光电芯片互连层2020、塑封层2040、硅光芯片(PIC)、过孔层2050以及表面/底面金属焊盘2060。所述电芯片2010放在所述硅光芯片的上面，通过所述光电芯片互连层2020相连。以下例举两个实施例并基于该无衬底光电混合集成结构对本发明做进一步介绍：
[0064] 在第一实施例中，请参见图2所示结构，所述塑封层2040将所述电芯片2010包围起来，其高度应与电芯片2010的高度一致，以便于电芯片散热；
[0065] 在第二实施例中，再请参见图3所示结构，在光电混合集成
密度较大时，可以在电芯片表面放置散热片2080，改善该无衬底光电混合集成结构的
热管理。
[0066] 一些实施例中，上述两种实施方式可以同时存在，或可以单独存在。基于上述实现结构，进一步地，所述电芯片部分引脚2011以及所述硅光芯片的部分引脚2030与所述表面/底面金属焊盘2060通过所述过孔层2050形成电连接。本发明公开的该无衬底光电混合集成结构的电信号即从所述表面/底面金属焊盘2060输入或输出。
[0067] 更进一步地，其中：
[0068] 一些实施例中，所述电芯片2010可以是驱动芯片(Driver)、跨阻放大器芯片(TIA)等。
[0069] 一些实施例中，所述塑封层2040材料可以是
环氧树脂、环氧有机硅杂物、有机硅等。
[0070] 一些实施例中，所述光电芯片互连层2020可以是焊球，也可以不是焊球。如果所述光电芯片通过焊球相连，焊球为金焊球、铜焊球、锡银焊球、锡银铜焊球、锡铅焊球、铜柱等；其形成可以通过电
镀、植球、
回流焊等工艺实现。所述光电芯片互连层2020也可以是电芯片引脚2011与光芯片引脚2030直接键合，而无需焊球。所述光电芯片互连层2020可以是芯片与晶圆之间键合(Chip to Wafer，C2W)，即电芯片2010与硅光芯片晶圆进行键合；也可以是晶圆与晶圆直接键合(Wafer to Wafer，W2W)，即电芯片晶圆2090与硅光芯片晶圆直接键合(如图4)。在具体实施过程中，具体的键合方式可视实际情况而定，且不限于此。
[0071] 一些实施例中，所述硅光芯片可以是调制器芯片或者探测器芯片，包括光芯片引脚2030、光芯片传输线层2031、光芯片内部过孔2032、光芯片欧姆接触区域2033、二氧化硅(SiO2)包层2036以及SOI衬底。所述光芯片引脚材料一般是
铝铜(AlCu)，所述光芯片传输线层材料一般是铜、铝或铝铜。所述SiO2包层2036覆盖在光
波导周围。所述光芯片内部过孔2032将光学器件的欧姆接触区域2033与光芯片传输线层2031相连，实现光学器件内部的电接入。所述SOI衬底一共有三层，分别是220nm顶层硅2034，2um埋氧层2035以及硅衬底，在本发明中，所述硅衬底被去除。
[0072] 一些实施例中，所述过孔层2050可以在所述硅光芯片内部，即在去除衬底的所述硅光芯片上打孔，然后填充金属铜以将所述光电混合集成结构的部分电学引脚通过所述表面/底面金属焊盘2060引出，此时，所述表面/底面金属焊盘2060在所述硅光芯片底面(如图2-图4)；也可以在所述塑封层2040中打孔，此时，所述表面/底面金属焊盘2060在所述塑封层表面(如图5)。
[0073] 一些实施例中，所述表面/底面金属焊盘2060可以在所述塑封层2040的上表面，也可以在所述硅光芯片的下底面，分别实现所述光电混合集成结构的电学信号的向上或向下输入/输出。所述表面/底面金属焊盘2060与外部引脚相连时，可以与焊球2070相连实现电信号输入/输出，也可以直接通过键合。所述焊球2070可以是金焊球、铜焊球、锡银焊球、锡银铜焊球、锡铅焊球等，其形成一般通过植球、回流焊等工艺实现。
[0074] 本发明通过将电芯片2010倒装在硅光芯片之上，然后对电芯片2010进行模塑，再去除所述硅光芯片的SOI衬底，之后进行打孔2050，将结构的电信号引出到结构表面。所以本发明无需进行TSV工艺，降低了工艺难度，提高了成品率；并且消除了所述SOI硅衬底寄生参数的影响，从而可以有效改善硅光器件的高速性能。除此之外，由于去除了硅衬底，光波导四周都是空气，折射率差变大，对于边耦合方式，不需要制作悬臂梁便可以实现较高的耦合效率。
[0075] 需要说明的是，该图2-图5所示结构是本发明的一种实施例而已，并不以此为限。
[0076] 另一方面，基于上述无衬底光电混合集成结构，本发明又一实施例提供了该无衬底光电混合集成结构及其制备方法，请结合图6-图12，并参照图13，包括：
[0077] 步骤一：准备一硅光芯片，露出其表面引脚；
[0078] 本实施例中，如图6所示，制作的硅光芯片，露出表面焊盘，即光芯片引脚3010。
[0079] 步骤二：将一电芯片倒装贴装在该硅光芯片上，通过两芯片的引脚实现互连；
[0080] 本实施例中，如图7所示，将电芯片3020倒装贴装在硅光芯片之上，可以通过焊球，也可以直接键合。所述电芯片3020可以与硅光芯片晶圆直接键合，也可以整个电芯片晶圆与硅光芯片晶圆进行键合。
[0081] 步骤三：在该电芯片周围覆盖形成塑封层；
[0082] 本实施例中，如图8所示，在SOI衬底的贴有电芯片的一面通过塑封材料形成塑封层3040，所述塑封层3040覆盖于电芯片3020周围，且有一定的盈余厚度，在
固化后具有一定的结构强度。
[0083] 步骤四：去除硅光芯片的硅衬底；
[0084] 本实施例中，如图9所示，通过晶片背面减薄工艺去除所述SOI衬底，消除了所述SOI硅衬底3016寄生参数的影响，且降低了工艺难度，从而可以有效改善硅光器件的性能，并提高成品率。除此之外，由于去除了硅衬底3016，光波导四周都是空气，折射率差变大，对于边耦合方式，不需要制作悬臂梁便可以实现较高的耦合效率。
[0085] 步骤五：对硅光芯片或塑封层进行打孔，并在该孔内填充金属铜，且该孔的深度至光芯片传输线层；
[0086] 本实施例中，如图10所示，进行打孔工艺以引出所述光电混合集成结构的电学引脚。打孔工艺主要包括氧化硅
刻蚀形成微孔(过孔3050)，绝缘层/阻挡层/
种子层的沉积，通孔填充，化学机械
抛光等。所述打孔，可以在去除衬底的SOI晶圆打孔，或在所述塑封层打孔。
[0087] 步骤六：在该孔的另一端制作表面/底面金属焊盘；
[0088] 本实施例中，如图11所示，在所述SOI衬底的背面打孔处制作金属焊盘3060，或者在所述塑封层3040的上表面打孔处制作金属焊盘3060。
[0089] 步骤七：在表面/底面金属焊盘上制备焊球。
[0090] 本实施例中，如图12所示，在所述表面/底面金属焊盘(即金属焊盘3060)上制作焊球3070，焊球3070可通过
电镀、植球或回流焊等工艺形成。所形成的焊球3070为铜焊球、锡银焊球、锡银铜焊球、锡铅焊球、铜柱等。
[0091] 另一些实施例中，图12所述的步骤也可以不实施，因为所述光电混合结构可以直接通过键合连接到外部引脚。
[0092] 至此，完成本发明的无衬底光电混合集成结构的制备。
[0093] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何
修改、等同替换、改进等，均应包含在本发明的保护范围之内。
