技术领域
[0001] 本
发明是有关于一种具静电防护功能的电路装置，且特别是有关于一种具有多电源轨的电路装置。
背景技术
[0002] 自然界中的物质，可能经由摩擦或感应起电，而获得或失去
电子，这类的电荷即称为静电。当这些电荷逐渐累积时，会与周围环境产生电位差，电荷若是经由放电路径而产生在不同电位之间移转现象，即称为
静电放电(Electrostatic Discharge,ESD)现象。
[0003] JEDEC组织将ESD产生的原因及其对集成电路(Integrated Circuit,IC)放电的方式不同，将ESD分类为数种不同模式，包括人体放电模式(Human-Body Model,HBM)、机器放电模式(Machine Model,MM)、元件充电模式(Charge-Device Model,CDM)。举例而言，人体在地面走动时可能累积静电，当人碰触到集成电路时，静电便可经由集成电路的接脚进入集成电路，对集成电路内部元件造成损害。而随着集成电路先进的制程技术，元件尺寸逐渐缩小，亦使得元件对于ESD的防护能
力逐渐下降，然而外界环境中所产生的静电并未减少。因此，如何适当地设计静电防护电路，乃目前业界所致力的课题之一。
发明内容
[0004] 本发明的目的之一，在于提供一种具静电防护功能的电路装置，可适用于具有不同
电压电源供应的电路中，并且能够提供较佳的静电防护能力。当静电
信号由信号接垫处进入后能藉由较佳的释放电源轨释放静电。
[0005] 根据本发明的一
实施例，提出一种具静电防护功能的电路装置，包括第一信号接垫、第一静电放电路径、以及第二静电放电路径。第一信号接垫接收第一外部信号。第一静电放电路径包括第一电源轨、第一信号静电放电电路、以及至少一第一电源静电放电电路。第一信号静电放电电路耦接于第一电源轨以及第一信号接垫之间。至少一第一电源静电放电电路耦接于第一电源轨以及接地电源轨之间。第二静电放电路径包括第二电源轨以及至少一第二电源静电放电电路。至少一第二电源静电放电电路耦接于第二电源轨以及接地电源轨之间。第一电源轨的电压位准低于第二电源轨的电压位准。当静电由该第一信号接垫产生时，透过该第一静电放电路径释放该第一外部信号。
[0006] 以下结合
附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
[0007] 图1绘示依据本发明第一实施例的具静电防护功能的电路装置示意图。
[0008] 图2绘示依据本发明第二实施例的具静电防护功能的电路装置示意图。
[0009] 图3绘示依据本发明第三实施例的具静电防护功能的电路装置示意图。
[0010] 图4绘示依据本发明第四实施例的具静电防护功能的电路装置示意图。
具体实施方式
[0011] 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
[0012] ESD防护电路是集成电路专
门用来做静电放电防护之用，静电放电防护电路提供了ESD
电流路径，供静电电流释放，以避免静电电流流入IC内部电路而造成IC损伤。由于ESD来自集成电路外部，所以ESD防护电路通常设置于邻近信号接垫(PAD)。以互补式金属
氧化物
半导体(Complementary Metal-Oxide-Semiconductor,CMOS)集成电路为例，信号接垫通常连接到输入级元件的闸极(gate)，而由于闸极氧化层容易被ESD所打穿，因此在信号接垫的旁边可以设置一组ESD防护电路，以保护输入级元件避免受到ESD损坏。此外，因为供应电源轨(VDD)与接地电源轨(VSS)的接脚之间也可能遭受ESD的放电，因此，在供应电源轨(VDD)以及接地电源轨(VSS)的旁边通常也会配置ESD防护电路。
[0013] 集成电路在正常操作情形下，ESD防护电路是不动作的。因此，在设计上除了要能符合集成电路所要求的ESD防护能力之外，也要尽可能地降低因为加上ESD防护电路而增加的成本，例如电路布局(layout)面积的增大或者制造步骤的增加等。
[0014] 而随着整合各种不同功能集成电路晶片的需求日渐提高，以及现今产品对于低功率消耗的重视，多电源域(multi power domain)的设计被广泛的应用。本发明提出一种可应用于多电源域的电路中，既可以提供良好静电防护能力，并能有效节省所占用电路面积的ESD防护电路，以下详细说明本发明实施例。
[0015] 在一个多电源域的电路中，可包括有至少两种不同的供应电压，例如其中一电源轨可提供电压位准为VDD的供应电压，另一电源轨可提供电压位准为VDDH的供应电压，其中VDD输出信号的电压范围对应至VDD，另一部分信号接垫所接收或输出信号的电压范围对应至VDDH。
[0016] 在以下的说明中，ESD防护电路可包括多个静电放电电路，以上述的多电源域电路为例，各个电源轨可以有各自对应的静电放电电路，以利释放ESD电流。例如在电源轨以及接地电源轨之间，可以耦接一电源静电放电电路；在另一电源轨以及接地电源轨之间，可以耦接另一电源静电放电电路。静电放电电路使用的元件例如是
二极管(diode)或金属氧化物半导体(MOS)，亦可以是由二极管及/或MOS再搭配
电阻以构成静电放电电路，但本发明并不以此为限。对于具有较高电压位准的电源轨，由于所对应的静电放电电路需设计在高电压，因此可能需要较多级串接的二极管或是较多级串迭(cascode)的MOS元件，如此一来，当ESD电流需要流经静电放电电路时，为使静电放电电路能承受高电压，必须放置大面积串迭的二极管或是MOS元件。然而，多级的箝制电路可能导致ESD失败机会提高，或是于ESD测试时造成电路能够承受的ESD电压等级降低。
[0017] 依据本发明一实施例的方法，可以从电路的多个电源轨当中，选择其中最适合作为ESD电流释放路径的一个目标电源轨，而将信号接垫的静电放电电路耦接到此目标电源轨。选择目标电源轨的方式可以是选择多个电源轨当中电压较低的，以避免上述提及的多级串迭元件问题(面积与防护能力)。于另一实施例中，选择目标电源轨的方式，亦可以是选择等效电阻最小的一个电源轨，或是选择提供最多电源静电放电电路路径的一个电源轨。以下分别以数个实施例详细说明本发明的具静电防护功能的电路装置。
[0018] 图1绘示依据本发明第一实施例的具静电防护功能的电路装置示意图。具静电防护功能的电路装置1包括用于接收第一外部信号X的第一信号接垫210、第一静电放电路径、以及第二静电放电路径。其中，第一静电放电路径包括第一信号静电放电电路211、第一电源轨P1、以及至少一第一电源静电放电电路110。第一信号静电放电电路211耦接于第一电源轨P1以及第一信号接垫210之间。第一电源静电放电电路110耦接于第一电源轨P1以及接地电源轨P0之间。第二静电放电路径包括第二电源轨P2以及耦接于第二电源轨P2以及接地电源轨P0之间的第二电源静电放电电路120。在一实施例中，第一电源轨P1的电压位准VDD低于第二电源轨P2的电压位准VDDH。当静电由第一信号接垫210产生时，电路装置1透过第一静电放电路径经第一信号静电放电电路211、第一电源轨P1、以及第一电源静电放电电路110释放第一外部信号X。亦即，当一静
电信号由第一信号接垫210进入后能藉由较佳的释放电源轨(第一电源轨P1)释放静电。
[0019] 为了图示简化起见，在图1中的第一电源静电放电电路110、第二电源静电放电电路120、以及第一信号静电放电电路221的文字说明皆表示为静电放电电路，然而熟悉此领域技术之人可以理解，这三个静电放电电路可以各自采用不同的实现架构，以分别适用于不同电压位准的电源轨以及信号接垫。此外，在图1中，第一电源静电放电电路110仅以一个方
块绘示，于实际电路中，第一电源静电放电电路110可以包括多个耦接于第一电源轨P1及接地电源轨P0之间的静电放电电路，类似地，第二电源静电放电电路120可以包括多个耦接于第二电源轨P2及接地电源轨P0之间的静电放电电路。
[0020] 如图1所示的实施例中，所选择的目标电源轨是两个电源轨当中具有较
低电压位准(VDD)的第一电源轨P1，第一信号静电放电电路211耦接至第一电源轨P1，其中第一信号接垫210所接收的第一外部信号X的电压范围不一定对应到第一电源轨P1的电压位准VDD。在一实施例中，第一信号接垫210所接收的第一外部信号X的电压范围系对应到第二电源轨P2的电压位准VDDH。在此实施例中，从电路装置1当中选择电压较低的电源轨(第一电源轨P1)，将第一信号静电放电电路211耦接到第一电源轨P1。如此一来，不论是电路装置1执行ESD测试时，或是电路装置1实际正常运作时，当第一信号接垫210所接收到的第一外部信号X的电压位准高于第一电源轨P1的电压位准VDD时，可以透过第一信号静电放电电路211、第一电源轨P1、第一电源静电放电电路110而释放第一外部信号X。第一外部信号X可以是于ESD测试时的高电压信号，或是于电路正常运作时，电压范围为VDDH的信号。
[0021] 由于在此实施例中，高电压信号(VDDH)可经由具有相对较低电压位准的电源轨(第一电源轨P1)释放，可以避免使用电压位准相对较高的电源轨的电源静电放电电路所需的较大电路面积，也可以避免使用高电压电路可能需要的耐高压元件，同时也能降低ESD失败的机会，提高ESD电压位准。
[0022] 图2绘示依据本发明第二实施例的具静电防护功能的电路装置示意图。与图1相较，原本于图1中绘示的第一电源静电放电电路110，在图2中表示为三个耦接于第一电源轨P1及接地电源轨P0之间的第一电源静电放电电路111、112、及113。在此实施例中，于选择目标电源轨时，可以选择可提供最多静电放电电路路径的一者，或是静电放电电路的等效电阻最小的一者。举例而言，在一实施例中，第一电源静电放电电路111、112、113具有较多耦接于第一电源轨P1及接地电源轨P0之间的电路，第二电源静电放电电路120具有较少耦接于第二电源轨P2及接地电源轨P0之间的电路，在此范例中，所有第一电源静电放电电路111、112、113的等效电阻小于第二电源静电放电电路120的等效电阻，因此选择第一电源轨P1作为目标电源轨，将第一信号静电放电电路211耦接至第一电源轨P1。
[0023] 由于选择的目标电源轨是可提供最多静电放电电路路径的一者，或是静电放电电路的等效电阻最小的一者，相当于能够提供较佳的ESD释放管道，如此能够更快速更有效地释放ESD，而得到较高的ESD电压等级。熟悉此领域技术之人可知，由于利用电路内具有较低等效电阻的静电放电电路路径，因此能够以较低的静电放电电路面积达成相同的ESD电压等级。在评断ESD品质时，一个常用的指标(Figure of Merit,FOM)为ESD电压等级除以ESD电路面积，如上所述，藉由选择具有较小等效电阻ESD电路的电源轨，能够达到较佳的FOM。
[0024] 此外，于图2所示的实施例，电路装置1更包括有第二信号静电放电电路212，耦接于第一信号接垫210及接地电源轨P0之间。第二信号静电放电电路212与第一信号静电放电电路211可使用不同的电路实作。当第一信号接垫210所接收到的第一外部信号X的电压位准低于接地电源轨P0(VSS)时，可以透过第二信号静电放电电路212、接地电源轨P0、第一电源静电放电电路111、112、113而释放第一外部信号X。
[0025] 图3绘示依据本发明第三实施例的具静电防护功能的电路装置示意图。在此实施例中，电路装置1更包括用于接收第二外部信号Y的第二信号接垫220、第三信号静电放电电路221、以及第四信号静电放电电路222。其中，第三信号静电放电电路221耦接于第二信号接垫220及第一电源轨P1之间，第四信号静电放电电路222耦接于第二信号接垫220及接地电源轨P0之间。当静电由第二信号接垫220产生时，所接收的第二外部信号Y的电压位准高于接地，电路装置1透过第三信号静电放电电路221、第一电源轨P1以及第一电源静电放电电路110释放第二外部信号Y。当静电由第二信号接垫220产生时，第二外部信号Y的电压位准低于接地电源轨P0的电压位准VSS时，电路装置1可以透过第四信号静电放电电路222、接地电源轨P0、第一电源静电放电电路110而释放第二外部信号Y。
[0026] 于图3绘示的实施例中，在
选定了电路装置1当中的目标电源轨(此例中是第一电源轨P1)之后，第一信号接垫210及第二信号接垫220分别以各自的静电放电电路耦接到目标电源轨。其中第一信号接垫210所接收的第一外部信号X的电压范围可以与第二信号接垫220所接收的第二外部信号Y的电压范围不相同，即不论信号接垫所接收的外部信号的电压范围，皆可以将信号接垫以静电放电电路耦接至电路装置1中最容易成功释放ESD的目标电源轨。
[0027] 举例而言，第一外部信号X的电压范围可以对应至第二电源轨P2的电压位准VDDH，第二外部信号Y的电压范围可以对应至第一电源轨P1的电压位准VDD，例如第一信号接垫210与第二信号接垫220可以分别接收来自不同外部电路的信号，分别具有不同的电压范围，而在电路装置1内部，第一信号接垫210以及第二信号接垫220可以分别透过第一信号静电放电电路211以及第三信号静电放电电路221耦接至相同的第一电源轨P1，以达到ESD最佳的FOM。
[0028] 图4绘示依据本发明第四实施例的具静电防护功能的电路装置示意图。在此实施例中，电路装置1更包括第三静电放电路径，第三静电放电路径包括第三电源轨P3以及耦接于第三电源轨P3及接地电源轨P0之间的第三电源静电放电电路130。在一实施例中，第三电源轨P3的电压位准VDDL低于第一电源轨P1的电压位准VDD。
[0029] 在此实施例中，电路装置1可以使用多于两个电源域，即除了VDD以及VDDH之外，更包括电压位准低于VDD的VDDL，VDDL例如低于1.8V。第一信号静电放电电路211以及第三信号静电放电电路221并不一定是耦接到具有最低电压位准的电源轨，而可以是耦接到具有最佳ESD释放能力的电源轨。举例而言，第三电源轨P3的电压位准VDDL虽然比第一电源轨P1的电压位准VDD低，然而电路装置中使用第三电源轨P3的元件可能较少，且耦接于第三电源轨P3与接地电源轨P0之间的静电放电电路可能亦较少，而使得所有的至少一第一电源静电放电电路110的等效电阻小于所有的至少一第三电源静电放电电路130的等效电阻，因此选择第一电源轨P1作为目标电源轨，将第一信号接垫210以及第二信号接垫220分别透过第一信号静电放电电路211以及第三信号静电放电电路221耦接到第一电源轨P1。
[0030] 藉由使用本发明上述实施例的电路装置，能够找出一个多电源域的电路装置中，具有最佳ESD释放能力的目标电源轨，将信号接垫透过静电放电电路耦接至目标电源轨。如此可以避免使用高电压电源轨的电源静电放电电路所需的较大电路面积，并且避免使用成本较高的耐高压元件。且由于目标电源轨具有良好的ESD释放能力，如此的电路装置能够有效提高ESD电压等级，或者能够以较低的静电放电电路面积达成相同的ESD电压等级，达到较佳的FOM。
[0031] 当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和
变形，但这些相应的改变和变形都应属于本发明所附的
权利要求的保护范围。
