技术领域
[0001] 本
发明涉及电压比较检测装置，尤其涉及一种窗口电压比较装置。
背景技术
[0002] 在集成
电路设计中，尤其是涉及到自动增益控制电路中，经常会需要对
信号的电压大小是否落在某一电压范围内进行判断，这就要用到电压比较检测电路。
[0003] 常用的电压比较检测电路为窗口电压比较器，如图1所示，其包括第一比较器Comp1、第二比较器Comp2和异或
门XOR，待检测电压vin分别输入第一比较器Comp1和第二比较器Comp2的正输入端；第一比较器Comp1的负输入端输入下限
阈值电压vth1，第二比较器Comp2的负输入端输入上限阈值电压vth2，第一比较器Comp1、第二比较器Comp2的电源端和地端分别接vcc和gnd，第一比较器Comp1的输出端连接至异或门的第一输入端，第二比较器Comp2的输出端连接至异或门XOR的第二输入端，异或门XOR的输出端输出比较结果。该窗口电压比较器必须使用两个比较器分别设定上限阈值电压和下限阈值电压，进行比较输出，以达到判断电压范围的目的。
[0004] 本发明
发明人发现，使用两个比较器构成的窗口电压比较器来对电压大小来进行检测存在以下缺点：
[0005] 1. 比较器占用面积较大；
[0006] 2. 比较器自身的静态
电流大，从而导致静态功耗较大；
[0007] 3. 两个比较器的性能一致性较差。
发明内容
[0008] 本发明为解决现有的两个比较器构成的窗口电压比较装置所存在的技术问题，提供一种占用面积较小、静态电流较小、一致性较好的窗口电压比较装置。
[0009] 为解决上述技术问题，本发明提供如下技术方案：时序电路、电压比较电路和逻辑处理电路；所述时序电路将输入的
时钟信号clk分频得到第二时钟信号和第三时钟信号，并将第二时钟信号和第三时钟信号输出至电压比较电路；所述电压比较电路包括选择器和比较器，所述选择器，根据第二时钟信号和第三时钟信号的控制，输出下限阈值电压vth1或上限阈值电压vth2；所述比较器，将选择器输出的下限阈值电压vth1或上限阈值电压vth2与待检测电压vin进行比较，并将比较结果输出至逻辑处理电路；所述逻辑处理电路根据输入的时钟信号clk的触发，对电压比较电路输出的比较结果进行逻辑处理，并输出处理结果。
[0010] 本发明涉及的窗口电压比较装置，通过时序电路、电压比较电路和逻辑处理电路来对电压范围内进行判断，所述电压比较电路只用到一个比较器，在现有窗口电压比较器中需要用到两个比较器，而比较器所占用的电路面积较大，本发明涉及的窗口电压比较装置的其他电路部分虽然有用到相关的元器件，但是远小于比较器所占用的电路面积。两个比较器在对电压进行比较的时候会存在不一致的情况，而一个比较器就不会出现这种情况，另外，比较器本身的静态电流大，导致静态功耗大，而本发明
实施例中只用到一个比较器，故静态电流较小。因此，本发明涉及的窗口电压比较装置具有占用电路面积小、一致性好、静态电流小的优点。
附图说明
[0011] 图1是
现有技术的窗口电压比较装置图。
[0012] 图2是本发明实施例的窗口电压比较装置的
框图。
[0013] 图3是本发明实施例中窗口电压比较装置的时序电路的图。
[0014] 图4是本发明实施例中窗口电压比较装置的电压比较电路和逻辑处理电路图。
[0015] 图5是本发明实施例一窗口电压比较装置的电压比较电路和逻辑处理电路图。
[0016] 图6是本发明实施例二窗口电压比较装置的电压比较电路和逻辑处理电路图。
[0017] 图7是本发明实施例三窗口电压比较装置的电压比较电路和逻辑处理电路图。
具体实施方式
[0018] 为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0019] 如图2所示，是本发明实施例的窗口电压比较装置的框图，其包括：
[0020] 时序电路1、电压比较电路2和逻辑处理电路3；所述时序电路1将输入的时钟信号clk分频得到第二时钟信号和第三时钟信号，并将第二时钟信号和第三时钟信号输出至电压比较电路2；所述电压比较电路2根据第二时钟信号和第三时钟信号将下限阈值电压vth1或上限阈值电压vth2与待检测电压vin进行比较，并输出比较结果至逻辑处理电路3；所述逻辑处理电路3根据输入的时钟信号clk的触发，对电压比较电路2输出的比较结果进行逻辑处理，并输出处理结果。
[0021] 图3和图4是本发明实施例的原理图，该窗口电压比较装置包括时序电路、电压比较电路和逻辑处理电路。
[0022] 所述时序电路包括：第一
反相器inv1、第一D触发器dffr1、第二反相器inv2和第三反相器inv3；第一反相器inv1的输入端接收时钟信号clk，第一反相器inv1的输出端输出第一时钟信号clk1至第一D触发器dffr1的时钟输入端，第一D触发器dffr1的正向输出端与第二反相器inv2的输入端相连，第二反相器inv2输出第二时钟信号clk2，第三反相器inv3的输入端与第二反相器inv2的输出端连接，根据第二反相器inv2输出的第二时钟信号clk2输出第三时钟信号clk3。在具体实施中，所述时钟信号clk为方波时钟信号，且对占空比无要求。所述第一D触发器dffr1起二分频作用，第二时钟信号clk2和第三时钟信号clk3为差分时钟信号。
[0023] 所述电压比较电路包括比较器Comp和选择器，所述选择器，根据第二时钟信号clk2和第三时钟信号clk3的控制，输出下限阈值电压vth1或上限阈值电压vth2；所述比较器Comp，将选择器输出的下限阈值电压vth1或上限阈值电压vth2与待检测电压vin进行比较，并将比较结果输出至逻辑处理电路。
[0024] 在本实施例中，电压比较电路只用到一个比较器，在现有窗口电压比较器中需要用到两个比较器，而比较器所占用的电路面积较大，本发明实施例中的其他电路部分虽然有用到相关的元器件，但是远小于比较器所占用的电路面积。两个比较器在对电压进行比较的时候会存在不一致的情况，而一个比较器就不会出现这种情况，另外，比较器本身的静态电流大，导致静态功耗大，而本发明实施例中只用到一个比较器，故静态电流较小。
[0025] 如图4所示，所述选择器包括第一
开关S1和第二开关S2；第一开关S1根据第二时钟信号clk2的控制断开或闭合，第一开关S1的输入端连接下限阈值电压vth1，第一开关S1的输出端与比较器Comp的负输入端相连接；第二开关S2根据第三时钟信号clk3的控制断开或闭合，第二开关S2的输入端连接上限阈值电压vth2，第二开关S2的输出端与比较器Comp的负输入端相连接。待检测电压vin 从比较器Comp正输入端输入，比较器Comp的电源端和地端分别接电源vcc和地gnd，比较器Comp的输出端与逻辑处理电路连接。
[0026] 在具体实施中，所述第一开关和第二开关可以为CMOS管、增强型PMOS管或增强型NMOS管。
[0027] 如图5所示，是本发明实施例一的窗口电压比较装置的电压比较电路和逻辑处理电路原理图。所述电压比较电路的第一开关和第二开关为CMOS管，即第一CMOS管T1和第二CMOS管T2，第一CMOS管T1的输入端连接下限阈值电压vth1，第一CMOS传输门T1的正控制端输入第二时钟信号clk2，第一CMOS管T1的负控制端连接第三时钟信号clk3，第二CMOS管T2的输入端连接上限阈值电压vth2 ，第二CMOS管T2的负控制端连接第二时钟信号clk2，第二CMOS管T2的正控制端连接第三时钟信号clk3，第一CMOS管T1和第二CMOS管T2的输出端与比较器Comp的负输入端相连接，待检测电压vin 连接比较器Comp正输入端，比较器Comp的电源端和地端分别接电源vcc和地gnd，比较器Comp的输出端作为电压比较电路的输出端输出至逻辑处理电路。
[0028] 如图6所示，是本发明实施例二的窗口电压比较装置的电压比较电路和逻辑处理电路原理图。所述电压比较电路的第一开关和第二开关为增强型PMOS管，即第一增强型PMOS管PMOS1和第二增强型PMOS管PMOS2, 第一增强型PMOS管PMOS1的栅极连接第二时钟信号clk2，第一增强型PMOS管PMOS1的源极连接上限阈值电压vth2 ，第二增强型PMOS管PMOS2的栅极连接第三时钟信号clk3第二增强型PMOS管PMOS2的源极连接下限阈值电压vth1 ，第一增强型PMOS管PMOS1和第二增强型PMOS管PMOS2的漏极与比较器Comp的负输入端相连接，衬底均接电源VCC，待检测电压vin 连接比较器Comp正输入端，比较器Comp的电源端和地端分别接vcc和gnd，比较器Comp的输出端作为电压比较电路的输出端输出至逻辑处理电路。
[0029] 如图7所示，是本发明实施例三的窗口电压比较装置的电压比较电路和逻辑处理电路原理图。所述电压比较电路的第一开关和第二开关为增强型NMOS管，即第一增强型NMOS管NMOS1和第二增强型NMOS管NMOS2，第一增强型NMOS管NMOS1的栅极连接第三时钟信号clk3，第一增强型NMOS管NMOS1的漏极连接上限阈值电压vth2 ，第二增强型NMOS管NMOS2的栅极连接第二时钟信号clk2，第二增强型NMOS管NMOS的漏极连接下限阈值电压vth1 ，第一增强型NMOS管NMOS1和第二增强型NMOS管NMOS2的源极与比较器Comp的负输入端相连接，衬底均接地gnd，待检测电压vin 连接比较器Comp正输入端，比较器Comp的电源端和地端分别接vcc和gnd，比较器Comp的输出端作为电压比较电路的输出端输出至逻辑处理电路。
[0030] 所述逻辑处理电路包括第二D触发器dffr2、第三D触发器dffr3、异或门XOR，第二D触发器dffr2的D端连接所述电压比较电路的输出端，即接比较器Comp的输出端，第二D触发器dffr2和第三D触发器dffr3的复位端接复位信号rst，时钟输入端均接时钟信号clk，第二D触发器dffr2的正向输出端
[0031] 连接第三D触发器dffr3的D端及异或门XOR的第一输入端，第三D触发器dffr3的正向输出端连接异或门XOR的第二输入端。
[0032] 为了对异或门XOR的输出进行
锁存输出，避免第二D触发器dffr2和第三D触发器dffr3在触发时由于电平跳变而出现逻辑处理错误，所述逻辑处理电路可包括第四D触发器dffr4和延时模
块，所述延时模块可包括第四反相器inv4和第五反相器inv5，所述第四D触发器dffr4的D端与异或门XOR的输出端相连，第四D触发器dffr4的复位端CLR接复位信号rst，第四D触发器dffr4的正向输出端即为逻辑处理电路的输出端，所述延时模块的第四反相器inv4的输入端连接时钟信号clk, 第四反相器inv4的输出端和第五反相器inv5的输入端相连，第五反相器inv5的输出端接第四D触发器dffr4的时钟输入端。
[0033] 所述延时模块利用第四反相器inv4和第五反相器inv5对输入时钟信号clk的延时使得第四D触发器dffr4的边沿触发时刻落后于第二D触发器dffr2和第三D触发器dffr3的触发时刻，保证异或门XOR输出端的电平是由第二D触发器dffr2和第三D触发器dffr3触发之后的电平得到。这也意味着延时模块中第四反相器inv4和第五反相器inv5中间可以插入偶数个反相器，以获得更多延时余量，其连接方式不变。
[0034] 本实施例中，所述第二D触发器dffr2、第三D触发器dffr3和第四D触发器dffr4为带置位端的D触发器，其SET端设置为与复位电平相反的电平，即不对其进行置位。同时本发明实施例中第二D触发器dffr2、第三D触发器dffr3和第四D触发器dffr4也可以使用不带置位端的D触发器来完全代替。
[0035] 下面根据图2、图3和图4对本发明实施例提供的窗口电压比较装置的工作原理进行说明。
[0036] 开始时，初始复位信号rst对所有D触发器进行复位，D触发器的SET端接固定电平，不进行置位，此时异或门XOR输出为低电平； 输入的时钟信号clk经第一反相器inv1和第一D触发器dffr1后二分频后再经过第二反相器inv2和第三反相器inv3得到差分时钟信号，即第二时钟信号clk2与第三时钟信号clk3，其用来控制第一开关S1和第二开关S2的导通与断开。当第二时钟信号clk2为高电平时，第三时钟信号clk3为低电平，第一开关S1导通，第二开关S2断开，待检测电压vin与下限阈值电压vth1比较输出，由于第二时钟信号clk2为时钟信号clk的二分频，即在第二时钟信号clk2为高电平期间，时钟信号clk边沿触发第二D触发器dffr2把待检测电压vin与下限阈值电压vth1的比较结果转移在第二D触发器dffr2的正向输出端；当第二时钟信号clk2为低电平时，第三时钟信号clk3为高电平，第一开关S1断开，第二开关S2导通，待检测电压vin与上限阈值电压vth2比较输出，而在第二时钟信号clk2为低电平期间也会有时钟信号clk边沿触发D触发器，把待检测电压vin与上限阈值电压vth2的比较结果转移到第二D触发器dffr2中，同时把原来第二D触发器dffr2的正向输出端电平转移至第三D触发器dffr3的正向输出端；这样通过移位寄存器的方式把两个比较结果依次存储在第二D触发器dffr2和第三D触发器dffr3中，第二D触发器dffr2和第三D触发器dffr3的输出端分别连接异或门XOR的第一输入端和第二输入端，异或门XOR输出比较结果，即可实现对窗口电压的比较。
[0037] 在具体实施中，可以通过为了对异或门XOR的输出进行锁存输出，避免第二D触发器dffr2和第三D触发器dffr3在触发时由于电平跳变而出现逻辑处理错误，所述逻辑处理电路还包括第四D触发器dffr4、第四反相器inv4和第五反相器inv5，第四D触发器dffr4对异或门XOR的输出进行锁存输出，第四反相器inv4和第五反相器inv5的对时钟信号clk的延时使得第四D触发器dffr4的边沿触发时刻落后于第二D触发器dffr2和第三D触发器dffr3的触发时刻，保证异或门XOR输出端的电平是由第二D触发器dffr2和第三D触发器dffr3触发之后的电平得到，以避免第二D触发器dffr2和第三D触发器dffr3在触发时由于电平跳变而出现逻辑处理错误。由于阈值电压上限阈值电压vth2大于下限阈值电压vth1，当待检测电压vin小于下限阈值电压vth1或大于上限阈值电压vth2时，输出为0，当待检测电压vin在下限阈值电压vth1和上限阈值电压vth2之间时，输出为1。这样就可以明了地指示出待测电压vin是否落在阈值电压区间。
[0038] 本发明涉及的一种窗口电压比较装置，通过采用一个比较器实现窗口电压比较，由于只有一个比较器，故相较目前包括两个比较器的窗口电压比较器来说其具有占用电路面积小、一致性好、静态电流小的优点。
[0039] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何
修改、等同替换和改进等，均应包含在本发明的保护范围之内。
