首页 / 专利库 / 电子零件及设备 / 阵列波导光栅 / Optical gate array element

Optical gate array element

阅读:656发布:2021-12-21

专利汇可以提供Optical gate array element专利检索,专利查询,专利分析的服务。并且PURPOSE: To obtain an optical gate array element for actualizing an optical arithmetic circuit which can freely be programmed by a user.
CONSTITUTION: A NOT circuit group 15 as a 1st optical arithmetic part and an AND circuit group 16 and an OR circuit group 17 as a 2nd optical arithmetic part are connected in matrix shape by optical waveguides. A desired combinational circuit is optionally constituted by disconnecting a part of optical waveguides. Heating members such as fuses as optical waveguide function destroying means are provided near the optical waveguides constituting the respective matrixes and the respective heating members are fed with electricity and by heating the heating members to disconnect a part of the optical waveguides.
COPYRIGHT: (C)1994,JPO&Japio,下面是Optical gate array element专利的具体信息内容。

【特許請求の範囲】
  • 【請求項1】 入力光の強度が増加すると出力光の強度を低下させる第1光演算部と、前記入力光の強度が増加すると出力光の強度を増加させる第2光演算部と、前記入力光および前記出力光を導光させるための光導波路とからなり、該光導波路の近傍に光導波路の機能を破壊するための光導波路機能破壊手段が配設されてなることを特徴とする光ゲートアレイ素子。
  • 说明书全文

    【発明の詳細な説明】

    【0001】

    【産業上の利用分野】本発明は、光通信やコンピュータ等に利用される光演算回路であって、特に入される光強度の増減によって演算処理を行えるようにしたゲートアレイ素子に関する。

    【0002】

    【従来の技術】従来、基本論理回路として、AND回路、OR回路、NOT回路、NAND回路等がある。 A
    ND回路は、入力信号をA,B、出力信号をYとした場合に、A=0,B=0の時、Y=0。 A=0,B=1の時、Y=0。 A=1,B=0の時、Y=0。 A=1,B
    =1の時、Y=1。 という応答を示すものである。

    【0003】同様に、OR回路は入力信号をA,B、出力信号をYとした場合に、A=0,B=0の時、Y=
    0。 A=0,B=1の時、Y=1。 A=1,B=0の時、Y=1。 A=1,B=1の時、Y=1。

    【0004】同様に、NOT回路は入力信号をA、出力信号をYとした場合に、A=0の時、Y=1。 A=1の時、Y=0。

    【0005】同様に、NAND回路は入力信号をA,
    B、出力信号をYとした場合に、A=0,B=0の時、
    Y=1。 A=0,B=1の時、Y=1。 A=1,B=0
    の時、Y=1。 A=1,B=1の時、Y=0。

    【0006】同様に、NOR回路は入力信号をA,B、
    出力信号をYとした場合に、A=0,B=0の時、Y=
    1。 A=0,B=1の時、Y=0。 A=1,B=0の時、Y=0。 A=1,B=1の時、Y=0。

    【0007】同様に、XOR回路は入力信号をA,B、
    出力信号をYとした場合に、A=0,B=0の時、Y=
    0。 A=0,B=1の時、Y=1。 A=1,B=0の時、Y=1。 A=1,B=1の時、Y=0。 のような各入出力特性を備えたものである。 一般には、前記各基本回路を種々選択して組み合わせることにより演算回路が構成されている。

    【0008】

    【発明が解決しようとする課題】従来は、上記各基本論理回路が、SiやGaAs等の半導体によって形成されていたために、これらの電子の移動速度に限界(ほぼ0.1ns)があり、たとえばコンピュータのCPU
    (Central Processing Unit)の演算速度の向上を図ろうとしても、スイッチング動作をより高速に行なうことができず、装置全体の処理速度の向上を図ることができないこともあり、最近では、より速くスイッチング動作を行うことができるもので、かつユーザが自由にプログラムできる光演算回路が必要となってきており、したがってこれを実現するための素子の出現が望まれている。

    【0009】

    【課題を解決するための手段】本発明は、入力光の強度が増加すると出力光の強度を低下させる第1光演算部と、前記入力光の強度が増加すると出力光の強度を増加させる第2光演算部と、前記入力光および前記出力光を導光させるための光導波路とからなり、該光導波路の近傍に光導波路の機能を破壊するための光導波路機能破壊手段が配設されてなることを特徴とするものである。

    【0010】

    【作用】上記の光ゲートアレイ素子では、第1演算部と第2演算部と光導波路機能破壊手段とが設けられているため、各入力に対して所定の出力結果を出す演算処理を極めて高速に行うことができ、また光導波路機能破壊手段により不要な光演算部に接続されている光導波路の導光機能を破壊することで所望のプログラムをつくり込むことができる。

    【0011】

    【実施例】以下、本発明について図面を参照して説明する。 図1は、本発明による光ゲートアレイ素子を構成する基本論理回路としての光演算回路が形成された回路基板を中心とするブロック図、図2は、図1に示す基板のCで示す光導波路部分を拡大して示す部分拡大図、図3
    は、3次非線形光学導波材の有する特性を示す特性図、
    図4,図5は、それぞれ図1及び図2に示す光導波路によって得られる出力特性を示す特性図である。 なお、図3は横軸が光強度を示し、縦軸が屈折率を示す。 また、
    図4及び図5は、それぞれ横軸が光導波路に入力される光強度、縦軸がその出力強度である。

    【0012】図1に示す光演算回路は、回路基板1の表面に光導波路2が形成され、この光導波路2の図示右端部に二つのレーザー光源3,4が接続されている。 またレーザー光源3,4をそれぞれ個別に駆動する駆動回路5,6と、この各駆動回路5,6を駆動制御する駆動制御部7が設けられている。 上記回路基板1の図示左端部には、光導波路2の出力光の強度に対応する電流値を得るフォトダイオードなどの光電変換素子8が光学的に接続され、この光電変換素子8の出力部には、電流を電圧に変換するA/V変換部9と、このA/V変換部9の出力電圧を一定の電圧と比較する比較器10が接続されている。

    【0013】上記回路基板1上に形成された光導波路2
    は、互いに屈折率の異なる2種類の光導波材2a,2b
    と、3次非線形光学材料2cとから形成され、上面から見た形状がほぼY字状となっている。 上記光導波材2a
    の屈折率はn1であり、この光導波材2a,2aは光導波路2の入出力側にそれぞれ配置形成されている。 光導波路2の直線部には屈折率n2の光導波材2b,2bが接続されており、この光導波材2b,2bの間に、屈折率nxの3次非線形光学材料2cが挟まれている。 この3次非線形光学材料2cは、その屈折率nxが、入力される光の強度によって変化するものであり例えばKTP
    などの材料である。 3次非線形光学材料2cの特性は種々のものがあるが、例えば、図3に示すように入力する光強度の増加によって、屈折率が(イ)で示すように非線形的に増加し又は(ロ)で示すように非線形的に減少する特性を備えたものである。

    【0014】本実施例に示す光導波路2では、上述した3次非線形光学材料2cと屈折率の異なる光導波材2
    a,2bとの組み合わせや、これらと3次非線形光学材料2cの長さ寸法dの設定等との組み合わせから、図4
    に(ハ)で示す光学特性や図5に(ニ)で示すような光学特性を任意に得ることができる。 この光学材料の組み合せによる光演算部では、屈折率n1やn2の組み合せ、および前記長さ寸法dの設定などにより、図4にて(ハ)で示すように、入力光の強度が増加すると、これに応じて出力光の強度が低下する部分を有する特性とすることができ、あるいは図5にて(二)で示すように、
    入力光の強度が増加するとこれに応じて出力光の強度も増加する特性とすることができる。

    【0015】上記レーザー光源3と4は、光導波路2内に向けて所定の光量にて発光するように制御される。 上記比較器10は、「+」の入力側に上記A/V変換部9
    からの出力電圧が与えられている。 また、「−」の入力側には電源電圧Vccが抵抗器11aと可変抵抗器11
    bとで分圧されて与えられており、可変抵抗器11bの抵抗値を調整することによって、比較器10によるしきい値Sが設定される。 この実施例では比較器10を中心とする回路により判別部12が構成されている。

    【0016】以上の構造を備えた各種光演算回路の動作について、図6ないし図17を参照して説明する。 最初に、図6(A),(B)及び図7を参照してNOT回路について説明する。 図6(A)は、上述したNOT回路を記号で示した説明図、(B)はその真理値表、図7は図4にて(ハ)に示す特性を備えた光導波路2を使用して、NOT回路として動作させる場合の説明図である。
    ここで図7は、横軸が光導波路2に入力される光強度であり、縦軸が、光電変換素子8により検出されA/V変換部9にて変換された電圧値である。

    【0017】まず、可変抵抗器11bの抵抗値を調整して、比較器10におけるしきい値Sを設定する。 図7にはこのしきい値Sが示されている。 図4に示すような出力特性を有する光演算回路をNOT回路として動作させる場合には、上記駆動制御部7を調整して例えば一方のレーザー光源3から常に一定光量のオフセット光を発し、これを光導波路2に入力させる。 このオフセット光の光強度をP1で示す。 このオフセット光の強度P1
    は、このオフセット光のみが入力された場合に、光導波路2から出力される光強度に基づく検出電圧が比較器1
    0でのしきい値Sよりも大きくなるように設定する。 そして他方のレーザー光源4により強度P2の信号光が与えられる。 このP2の光が発せられると、光導波路2内では、レーザー光源3からのオフセット光の強度P1に信号となる光強度P2が加算されて(P1+P2)となる。 この(P1+P2)が入力されたとき、A/V変換部9からの出力電圧はしきい値Sよりも小さくなるように設定する。

    【0018】すなわち、図6(B)に示すように、レーザー光源4から強度P2の信号光が入力されていないとき(A=「0」)には光導波路2から出力される光は真理値「1」に相当する強度となり、光電変換素子8によって検出された光電変換出力がA/V変換部9を介して比較器10に与えられ、比較器10からは「1」の出力が得られる(Y=「1」)。 またレーザー光源4から信号光が与えられると(A=「1」)、光導波路2から出力される光の強度は真理値「0」に相当する光強度となる。 そして比較器10からは「0」が出力され(Y=
    「0」)、否定演算が行われる。 なお、このNOT回路では、入力側のレーザー光源を1個のみ設け、このレーザー光源によりP1の強度のオフセット光を常に発生させておき、この同じレーザー光源によりP2の強度の光を加算して与えるようにし、レーザー光源が加算光を発したときに、入力が(A=「1」)となるようにしてもよい。

    【0019】次に、図8(A),(B)および図9は、
    NAND回路として動作させる場合を示している。 図8
    (A)は、NAND回路を記号で示した説明図、(B)
    はその真理値表、図9は図4にて(ハ)で示す特性となる光導波路2を使用してNAND回路として動作させる場合の動作説明図である。 比較器10におけるしきい値Sは図9に示す通りである。 NAND回路として動作させる場合、上記駆動制御部7を調整してレーザー光源3,4から一定の光強度P3のオフセット光を常に発生させる。 このオフセット光は、両レーザー光源3と4とから発し、その光強度の和がP3となるようにしてもよいし、いずれか一方のレーザー光源3または4から強度P3のオフセット光を発してもよい。 このオフセット光の強度P3は、図9に示すようにオフセット光だけが光導波路2に入力されている状態にて、光導波路2から出力される光強度の検出電圧がしきい値Sを越えるように設定しておく。

    【0020】入力される信号光は、一方のレーザー光源3から、強度P4の光が加算して発せられるときにA=
    「1」となり、他方のレーザー光源4から強度P5の光が加算して発せられるときにB=「1」となる。 そしていずれか一方の信号光(例えば光強度P4)がオフセット光に加算され、(P3+P4)の強度の光が光導波路2に入力されたときの出力電圧はしきい値Sよりも大きくなるようにする。 また両レーザー光源3と4から共に信号光(光強度P4とP5)が加算されて入力されたとき、この加算光量(P3+P4+P5)を入力値としたときの出力電圧がしきい値Sよりも小さくなるようにする。 これにより、図8(B)に示すように、入力信号光AかBの一方が入力されているとき、あるいはAとBのいずれの信号光も入力されていないときに、光導波路2
    から出力される光に基づく比較器10からの出力は真理値「1」となる。 また、レーザー光源3,4の双方から信号光が入力されたときに光導波路2から出力される光の強度に基づく比較器10からの出力は、真理値「0」
    となる。

    【0021】次に、図10(A),(B)および図11
    はNOR回路として動作させる場合を示している。 図1
    0(A)は、NOR回路を記号で示した説明図、(B)
    はその真理値表、図11は図4にて(ハ)で示す特性を備えた光導波路2をNOR回路の動作させる場合の説明図である。 比較器10において可変抵抗器11bで設定されるしきい値Sは図7および図9に示す場合と同じである。 NOR回路として動作させる場合、上記駆動制御部7を調整してレーザー光源3と4の双方から加算値が常に強度P6となるオフセット光を発生させておく。 あるいはいずれか一方のレーザー光源3または4から強度P6のオフセット光を発生させておく。 このオフセット光の光強度P6は、図11に示すようにオフセット光だけが光導波路2に入力されている状態にて、光導波路2
    から出力される光強度の検出電圧がしきい値Sを越えるように設定しておく。

    【0022】入力される信号光は、一方のレーザー光源3から、強度P7の光が加算して発せられるときにA=
    「1」となり、他方のレーザー光源4から強度P8の光が加算して発せられるときにB=「1」となる。 そしていずれか一方の信号光(例えば光強度P7)がオフセット光に加算され、(P6+P7)の強度の光が光導波路2に入力されたときの出力電圧はしきい値Sよりも小さくなり、さらに両レーザー光源3と4から共に信号光(光強度P7とP8)が加算されて入力されたとき、全ての加算光量(P6+P7+P8)を入力値としたときの出力電圧もしきい値Sよりも小さくなるようにする。
    これにより、図10(B)に示すように、入力信号光A
    かBのいずれもが入力されていないとき、光導波路2から出力される光に基づく比較器10からの出力は真理値「1」となる。 また、レーザー光源3,4の双方またはいずれか一方から信号光が入力されるとき、光導波路2
    から出力される光の強度に基づく比較器10からの出力は、真理値「0」となる。

    【0023】次に、図12(A),(B)及び図13を参照してXOR回路について説明する。 図12(A)
    は、XOR回路を記号で示した説明図、(B)はその真理値表、図13は図4にて(ハ)で示す特性を備えた光導波路2がXOR回路として動作するときの説明図である。 比較器10において可変抵抗器11bで設定されるしきい値Sは図11などと同じである。 XOR回路として動作させる場合、上記駆動制御部7を調整してレーザー光源3と4の双方から加算値が常に強度P9となるオフセット光を発生させておく。 あるいはいずれか一方のレーザー光源3または4から強度P9のオフセット光を発生させておく。 ただしこの場合のオフセット光の強度P9は、図13に示すようにオフセット光だけが光導波路2に入力されている状態にて、光導波路2から出力される光強度の検出電圧がしきい値Sよりも小さくなるように設定される。

    【0024】入力される信号光は、一方のレーザー光源3から、強度P10の光が加算して発せられるときにA
    =「1」となり、他方のレーザー光源4から強度P11
    の光が加算して発せられるときにB=「1」となる。 そしていずれか一方の信号光(例えば光強度P10)がオフセット光に加算され、(P9+P10)の強度の光が光導波路2に入力されたときの出力電圧はしきい値Sよりも大きくなり、両レーザー光源3と4から共に信号光(光強度P10とP11)が加算されて入力されたとき、全ての加算光量(P9+P10+P11)に対する出力電圧がしきい値Sよりも小さくなるようにする。 これにより、図12(B)に示すように、レーザー光源3
    と4から入力信号光AかBのいずれもが入力されていないとき、または入力信号AとBが共に入力されている場合に、光導波路2から出力される光に基づく比較器10
    からの出力は真理値「0」となる。 また、レーザー光源3,4のいずれか一方から信号光(AまたはB)が入力されるとき、光導波路2から出力される光の強度に基づく比較器10からの出力は、真理値「1」となる。

    【0025】次に、図14(A),(B)及び図15を参照してAND回路を構成する場合について説明する。
    なお、このAND回路として機能を上記光導波路に発揮させる場合には、光導波路2が図5にて(ニ)で示す特性となるようにする。 図14(A)は、AND回路を記号で示した説明図、(B)はその真理値表、図15は図5にて(ニ)で示す特性を備えた光導波路2を使用してAND回路として動作させる場合を示す説明図である。
    上記各実施例と同様にしてしきい値Sを設定する。 そして、図示AND回路として動作させる場合、上記駆動制御部7を調整してレーザー光源3,4の双方またはいずれか一方から強度P12のオフセット光を常に発生させておく。 この光強度P12としては、図15に示すようにオフセット光だけが入力されているときの、光導波路2から出力される光強度に基づく検出電圧がしきい値S
    よりも小さくなるようにしておく。

    【0026】入力される信号光は、一方のレーザー光源3から、強度P13の光が加算して発せられるときにA
    =「1」となり、他方のレーザー光源4から強度P14
    の光が加算して発せられるときにB=「1」となる。 そしていずれか一方の信号光(例えば光強度P13)がオフセット光に加算され、(P12+P13)の強度の光が光導波路2に入力されたときの出力電圧はしきい値S
    よりも小さくなり、両レーザー光源3と4から共に信号光(光強度P13とP14)が加算されて入力されたとき、全ての加算光量(P12+P13+P14)に対する出力電圧がしきい値Sよりも大きくなるようにする。
    これにより、図14(B)に示すように、レーザー光源3と4から入力信号光AかBのいずれもが入力されていないとき、または入力信号AとBのいずれか一方が入力されている場合に、光導波路2から出力される光に基づく比較器10からの出力は真理値「0」となる。 また、
    レーザー光源3,4の双方から信号光(AおよびB)が入力されるとき、光導波路2から出力される光の強度に基づく比較器10からの出力は、真理値「1」となる。

    【0027】次に、図16(A),(B)および図17
    は、図5にて(二)で示す特性の光導波路2を使用してOR回路として動作させる場合を示している。 この場合のレーザー光源3,4の双方またはいずれか一方からのオフセット光の強度はP15であり、図17に示すようにオフセット光だけが入力されているときの、光導波路2から出力される光強度に基づく検出電圧は、しきい値Sよりも小さくなるようにしておく。

    【0028】入力される信号光は、一方のレーザー光源3から、強度P16の光が加算して発せられるときにA
    =「1」となり、他方のレーザー光源4から強度P17
    の光が加算して発せられるときにB=「1」となる。 そしていずれか一方の信号光(例えば光強度P16)がオフセット光に加算された時点で、(P15+P16)の強度の光が光導波路2に入力されたときの出力電圧はしきい値Sよりも大きくなり、両レーザー光源3と4から共に信号光(光強度P16とP17)が加算されて入力されたとき、全ての加算光量(P15+P16+P1
    7)に対する出力電圧がしきい値Sよりも大きくなるようにする。 これにより、図16(B)に示すように、レーザー光源3と4から入力信号光AかBのいずれもが入力されていないときに比較器10からの出力は真理値「0」となり、その他の場合には、比較器10からの出力は、真理値「1」となる。

    【0029】以上のように、3次非線形光学材料2cと一定の屈折率を備えた光導波材2a等との組み合わせによって、任意の出力特性を実現することができ、これにより光による基本論理回路を構成することができる。 このように本実施例では、光による基本論理回路を構成できるため、スイッチング動作をより高速で行わせることができる。

    【0030】また、上記光導波路の特性は、3次非線形光学材料の材質や長さ等を選択すればよいため、容易に任意のものを得ることができる。 また、上記実施例のようにオフセット光の設定値を変化させることによっても、他の基本論理回路としての機能を容易に発揮させることができるので、設計の際の自由度を向上させることもできる。

    【0031】図18は、上述した光演算回路を多数組み合わせて構成した本発明による光ゲートアレイ素子の一実施例を示す概略ブロック図、図19(A)は、図18
    に示す光ゲートアレイ素子の一部の内部構造の詳細を示す部分拡大図、(B)は(A)に示す部分の部分拡大側面図である。 図示光ゲートアレイ素子は、I1乃至In
    からなる複数の入力端子と、この各端子I1乃至Inにそれぞれ接続された複数の第1光演算部とNOT回路から構成されたNOT回路群15と、このNOT回路群1
    5の出力側に接続された、第2光演算部とAND回路をマトリクス状に接続して形成されたAND回路群16
    と、このAND回路群16の出力側に接続された、第2
    光演算部とOR回路を同様のマトリクス状に接続して形成したOR回路群17と、このOR回路群17の出力側に接続された、複数のバッファ18aからなるバッファ群18とを有して構成されている。

    【0032】第1光演算部としてのNOT回路群15や第2光演算部としての上記AND回路群16やOR回路群17は、上述した光導波路2がマトリクス状に接続されたものであるが、所望の組み合わせ回路を形成する場合、この一部の光導波路2を切断することで行なう。 図示実施例では、各マトリクスを構成する光導波路2の近傍にたとえば光導波路機能破壊手段としてのヒューズ等の加熱部材19が形成されており、この加熱部材19への通電により各加熱部材19が加熱され、この加熱によって当該当接部分の光導波路2の一部が溶断されるようなっている。

    【0033】従って、予め組み合わせ回路を想定し、必要な部分に配置された加熱部材19に通電すれば、所望の組み合わせ回路を構成することができる。 このような構成の光ゲートアレイ素子であれば、スイッチング動作をより高速で行なうことは勿論であるが、従来電気的に構成していたプログラマブルゲートアレイ装置を光を用いたものに容易に置換することができる。 尚、本発明は前記実施例に限定されるものではなく、その要旨の範囲内において様々に変形実施が可能である。

    【0034】

    【発明の効果】本発明による発明であれば、入力光の強度が増加すると出力光の強度を低下させる第1光演算部と、前記入力光の強度が増加すると出力光の強度を増加させる第2光演算部と、前記入力光および前記出力光を導光させるための光導波路と、該光導波路機能を破壊するための光導波路機能破壊手段とを有する構成としたため、各入力に対して所定の出力結果を出す演算処理を極めて高速に行うことができると同時に、前記光導波路機能破壊手段により不要な光演算部に接続されている光導波路の導光機能を破壊することで所望のプログラムをつくり込んだ光演算回路を実現できる。

    【図面の簡単な説明】

    【図1】一実施例としての基本論理回路が形成された回路基板を中心とするブロック図。

    【図2】図1に示す基板のCで示す光導波路部分を拡大して示す部分拡大図。

    【図3】3次非線形光学材料の有する特性を示す特性図。

    【図4】図1及び図2に示す光導波路によって得られる出力特性を示す特性図。

    【図5】図1及び図2に示す光導波路によって得られる出力特性を示す特性図。

    【図6】同図(A)は、NOT回路を記号で示した説明図、(B)はその真理値表。

    【図7】図4に示す特性を備えた光導波路によってNO
    T回路として動作させる場合を示す説明図。

    【図8】(A)は、NAND回路を記号で示した説明図、(B)はその真理値表。

    【図9】図4に示す特性を備えた光導波路によってNA
    ND回路として動作させた場合を示す説明図。

    【図10】(A)は、NOR回路を記号で示した説明図、(B)はその真理値表。

    【図11】図4に示す特性を備えた光導波路を使用して上記NOR回路として動作させる場合を示す説明図。

    【図12】(A)は、XOR回路を記号で示した説明図、(B)はその真理値表。

    【図13】図4に示す特性を備えた光導波路によってX
    OR回路として動作させた場合を示す説明図。

    【図14】(A)は、AND回路を記号で示した説明図、(B)はその真理値表。

    【図15】図5に(ニ)で示す特性を備えた光導波路を使用してAND回路として動作させた場合を示す説明図。

    【図16】(A)は、OR回路を記号で示した説明図、
    (B)はその真理値表。

    【図17】図5にて(ニ)で示す特性を備えた光導波路を使用してOR回路として動作させた場合を示す説明図。

    【図18】上記各光導波路を多数組み合わせて構成した光ゲートアレイ素子の一実施例を示す概略ブロック図。

    【図19】(A)は光ゲートアレイ素子の一部の内部構造の詳細を示す部分拡大図、(B)はその断面図。

    【符号の説明】

    1 回路基板 2 光演算部(光導波路) 2c 光導波部(3次非線形光学材料) 3,4 レーザー光源 5,6 駆動回路 7 駆動制御部 8 光電変換素子 9 A/V変換部 10 比較器 11 可変抵抗器 12 判別部 A,B 入力信号 S しきい値 Y 出力信号

    高效检索全球专利

    专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

    我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

    申请试用

    分析报告

    专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

    申请试用

    QQ群二维码
    意见反馈