技术领域
[0001] 本
发明属于高速脉冲
信号发生技术领域，更为具体地讲，涉及一种幅度可控的脉冲快速下降沿整形装置。
背景技术
[0002] 高速脉冲信号是构成测试系统的关键技术，在通信、雷达、
半导体制造、集成
电路测试、
微处理器测试及地址探测、
电子系统响应及地质探测等各个与电子相关的行业都有广泛的应用。同时，在超宽带通信、雷达、制导以及示波器校准中，对具有快速边沿的脉冲信号源有很大需求。
[0003] 随着微电子技术飞速发展和射频电路的广泛应用，器系统测试所需的脉冲信号源的性能指标也不断提高，高速脉冲发生技术已逐步成为许多告诉电路和高性能设备研制和测试的
基础。快速沿整形技术在高速脉冲信号发生装置中有着重要的作用，快速沿是高重复
频率脉冲、极窄脉冲和超宽带通信脉冲信号的必备特征，是超高速系统测试、半导体检测以及超宽带雷达、超宽带通信中必不可少的。
[0004] 快速沿脉冲信号的产生，主要是通过隧道
二极管、
阶跃恢复二极管、俘越二极管、
雪崩
三极管直接产生高速脉冲信号，并利用器特殊性质获得绩效的脉冲边沿时间。
[0005] 二极管的反向恢复特点是快沿整形方案的理论基础，因此需要先讨论一下二极管反向恢复的电气特性。当二极管正向导通时，二极管可以看作是一个很小的
电阻，二极管两端的压降为几百毫幅；当二极管反向截止时，则表现为高阻态，仅仅有很微弱的
电流通过，称为反向饱和电流。二极管由正向导通向反向截止状态转变时所表现出来的电路特性就是二极管的反向恢复特点。
[0006] 以图1所示的一般二极管电路为例，假设二极管D和
串联电阻RL两端所加的
电压为ui，此时串联回路中的电流为i、二极管上的电压为ud。ui的变化如图2所示，当ui＝EF时，二极管正向导通，此时电路中的电流i＝IF≈EF/RL(计算电流时暂时略去二极管上的压降和二极管内阻)。当ui突然跳至反向电压-ER时，通路电流i并不是立刻等于反向饱和电流-I0，而是先跳至i＝-IR≈-ER/RL，然后保持-IR并保持一段时间ts不变，这段时间称为二极管的存储时间，然后i再以指数规律向-I0趋近，持续时间为tt，称为二极管的暂态时间。存储时间和暂态时间之和就是二极管的反向恢复时间trr。产生这种现象的原因是由于少数载流子的驱散和复合以及
PN结的势垒电容充放电所造成的。
[0007] 当二极管正向导通时，正向导通电流IF，N区此时存有大量的存储电荷Q，可用少子寿命τ来表示：
[0008] Q＝τ IF
[0009] 二极管
反向偏置时，此时二极管处于截止状态，N区中的存储电荷基本为零。
[0010] 当输入电压由EF突然跳至-ER时，由于少数载流子的驱散和复合需要时间，此时少数载流子的
密度不可能立刻减小到零，而是逐步驱散N区的存储电荷，在外部电压-ER的激励下，少数载流子密度比较大时，足以使驱散电流保持在i＝-IR＝-ER/RL不变，这段持续时间就是存储时间ts。假设存储正向导通时电荷在N区是均匀分布的，则在计算载流子密度变化时可以用计算电荷变化的方式来代替。此时由正向导通突然跃变至反向截止时的电荷控制方程为：
[0011]
[0012] 由此可计算出存储时间：
[0013]
[0014] 二极管的暂态时间则和PN结的势垒电容CV相关：
[0015] ts＝(3～5)RLCV
[0016] 本发明的目指标所要求的快速沿信号的特点是幅度大和边沿陡，而阶跃恢复二极管(step recovery diode，SRD)的特点正是具有大的存储时间和小的暂态时间。利用大的存储时间可以获得大的输出幅度，也是由于这个原因阶跃恢复二极管的少子寿命τ比一般二极管要大得多；而小的暂态时间可以获得快速变化的阶跃信号，阶跃恢复二极管的暂态时间最小可达几十皮秒级，但是由于器件的封装参数和电路设计误差存在，在大幅度下很难达到理论设计值。
[0017] 目前市场上的阶跃恢复二极管一般采用的是P+NN+结构。不同于一般二极管的PN结，SRD在P+层和N+层间夹杂了一层参杂浓度很低的N层，因而形成了P+N和NN+两个结区。当阶跃恢复二极管正向导通的时候，P+N结边界上会有大量的空穴从P+区流入N区，但由于N区的电子参杂浓度较低，空穴没那么容易和N区电子复合，降低了复合速度，从而提高了少数载流子的寿命，也就是提高了阶跃恢复二极管的存储时间。NN+结两侧的两个N区之间由于存在浓度差，会形成内部
电场，电场方向由N+区指向N区，该电场阻止N区的空穴向N+区移动，此时P+区注入N区的空穴大部分都停留在P+N结的边界上，因此在驱散二极管的电荷时需要更短的时间，从而减小了暂态时间，即能够产生更快的阶跃脉冲沿。为了提升阶跃二极管的性能，缩短暂态时间，重要的一点就是减小N区的厚度，但受到工艺
水平的限制和
击穿电压的要求。一般情况下阶跃恢复二极管的参杂浓度如图3所示。传统快沿脉冲信号的应用，极大的受制于脉冲信号的边沿快速性与
波形质量，以及波形的可控制性，特别是对于具有快沿特性脉冲信号，其幅度的可控制性更加困难。但是，目前仍然缺少具体的可控幅度的脉冲快沿整形装置。
发明内容
[0018] 本发明的目的在于克服
现有技术的不足，提供一种幅度可控的脉冲快速下降沿整形装置，克服了器件的封装参数和电路设计的误差，能够得到符合快速下降沿整形电路的输出脉冲信号。
[0019] 为实现上述发明目的，本发明一种幅度可控的脉冲快速下降沿整形装置，其特征在于，包括：
[0020] 一三级隔离电路，包括
肖特基二极管D1、D2、D3；D1、D2、D3依次串联，且D1、D2同向与D3反向；其中，D2的负极接D1的正极，D1的负极接防反射电阻R1，D3的负极接负载RL和输出端，D3的正极接D2的正极；在D1和D2间设置电路连接端点A，在D2和D3间设置电路连接端点B，
[0021] 一直流偏置阶跃电路，包括电阻R2、电感L1和阶跃恢复二极管SRD；电阻R2一端与电感L1串联，另外一端外接
电源电压+VCC1，电感L1的另一端接端点A，阶跃恢复二极管SRD的一端连接电源+V1，另一端连接端点A；
[0022] 一幅度控制电路，包括可控恒流源Ic和电感L2；可控恒流源Ic一端与电感L2串联，另外一端外接电源电压+VCC2，可控恒流源Ic通过外部的DAC及可控恒流源控制电路共同进行脉冲幅度控制，电感L2的另一端接端点B；
[0023] 一防反射电阻R1，一端接信号输入端，另外一端接D1的负极；
[0024] 当输入端输入高电平V+且高于+V1时，D1截止，SRD正向导通，防反射电阻R1进行阻抗缓变，吸收来自后端的由于阻抗变换带来的反射流入到信号输入端；电阻R2与电感L1组成的
偏置电路，为SRD提供正向导通所需的偏置电流，其中，电感L1用于阻断端点A的交流信号进入偏置电路中，进而防止直流偏置电路对主信号分流造成波形畸变，R2用于设置偏置电流大小，进而控制SRD进行存储电荷；设置+V1接近于输入端电压，则端点A的电压值为+V1与SRD的向导通电压VSRD之和；设置IC，使端点B的电压小于端点A的电压，其中端点B的电压值为恒流源电流IC与负载电阻RL的乘积与D3的向导通电压VD之和，则此时D2截止D3导通，输出端电压最终输出高电平ICRL；
[0025] 当输入端脉冲下降沿到来时，输入端电平不断降低至V-，使得D1优先导通，而此时端点A的电压不会立即下降，SRD先由导通状态变换为电荷驱散状态，当存储电荷被全部驱散时，SRD两端的阻抗阶跃性增大至反向截止的高阻态，即SRD进入完全截止状态，此时，端点A的电压阶跃至输入低电平V-、R1的压降VR1与D1的向导通电压VD之和，从而使得D2导通，D3的电流迅速减小到截止，负载RL的电压迅速下降至0，输出端输出下降沿整形脉冲波形。
[0026] 本发明的发明目的是这样实现的：
[0027] 本发明一种幅度可控的脉冲快速下降沿整形装置，包括直流偏置阶跃电路、肖特基二极管组成的3级隔离电路和幅度控制电路；当脉冲信号通过脉冲快速下降沿整形装置后，阶跃恢复二极管由正向导通状态进入电荷驱散状态，当电荷驱散完成后阶跃恢复二极管阻抗迅速增大进入反向截止状态，状态的阶跃式瞬变通过肖特基二极管传递给后级电路，使得负载得到电平由0阶跃性下降到输出低电平，同时利用可控恒流源Ic对阶跃的幅度进行控制，进而得到利用阶跃恢复二极管的阶跃特性整形输出具有幅度可控的快速下降沿脉冲信号。
[0028] 同时，本发明一种幅度可控的脉冲快速下降沿整形装置还具有以下有益效果：
[0029] (1)、通过使用肖特基二极管隔离技术，解决了快沿整形电路部分之间的隔离，同时其快速
开关断特性保证了阶跃变化的快速传递；
[0030] (2)、偏置电路与幅度控制电路中电感元件的引入，高效的阻断了高频信号分量进入偏置电路和幅度控制电路，从而保证了阶跃特征完整传递到信号输出端；
[0031] (3)、使采用可控恒流源进行快沿幅度的控制，不仅有效的保证了最大功率的输出，而且成功突破了快沿信号由于极高频分量存在导致极难控制幅度的
瓶颈，使得本发明不仅能够高效的进行快沿整形，而且输出快沿信号能够不在受控于前端
输入信号而是实现了独立控制输出。
附图说明
[0032] 图1是二极管反向恢复测试电路；
[0033] 图2是二极管反向恢复特性曲线；
[0034] 图3是阶跃恢复二极管的参杂浓度；
[0035] 图4是本发明一种幅度可控的脉冲快速下降沿整形装置电路图。
具体实施方式
[0036] 下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会
淡化本发明的主要内容时，这些描述在这里将被忽略。
[0038] 图4是本发明一种幅度可控的脉冲快速下降沿整形装置电路图。
[0039] 在本实施例中，输入端输入的电压范围为-5V～+5V内连续可调的符合快速下降沿整形电路要求的脉冲信号，输出端电压大小为VO，设置+V1的范围为+1V～+5V，且VCC1、VCC2均采用+12V直流电压供电，也可以根据具体要求设置，负载RL＝50Ω。
[0040] 如图4所示，下面对本发明一种幅度可控的脉冲快速下降沿整形装置进行详细说明，具体包括：三级隔离电路、直流偏置阶跃电路、幅度控制电路和防反射电阻；
[0041] 其中，如图4所示，三级隔离电路，包括肖特基二极管D1、D2、D3；D1、D2、D3依次串联，且D1、D2同向与D3反向；其中，D2的负极接D1的正极，D1的负极接防反射电阻R1，D3的负极接负载RL和输出端，D3的正极接D2的正极；在D1和D2间设置电路连接端点A，在D2和D3间设置电路连接端点B，
[0042] 直流偏置阶跃电路，包括电阻R2、电感L1和阶跃恢复二极管SRD；电阻R2一端与电感L1串联，另外一端外接电源电压+VCC1，电感L1的另一端接端点A，阶跃恢复二极管SRD的一端连接电源+V1，另一端连接端点A；
[0043] 幅度控制电路，包括可控恒流源Ic和电感L2；可控恒流源Ic一端与电感L2串联，另外一端外接电源电压+VCC2，可控恒流源Ic通过外部的DAC及可控恒流源控制电路共同进行脉冲幅度控制，电感L2的另一端接端点B；
[0044] 防反射电阻R1，一端接信号输入端，另外一端接D1的负极；
[0045] 当输入端输入高电平V+且高于+V1时，SRD正向导通，SRD导通电压VSRD约为0.7V高于肖特基二极管的导通电压VD约为0.4V，因此D1截止，防反射电阻R1进行阻抗缓变，吸收来自后端的由于阻抗变换带来的反射流入到信号输入端；电阻R2与电感L1组成的偏置电路，为SRD提供正向导通所需的偏置电流，其中，电感L1用于阻断端点A的交流信号进入偏置电路中，进而防止直流偏置电路对主信号分流造成波形畸变，R2用于设置偏置电流大小，进而控制SRD进行存储电荷；设置+V1等于或接近于输入端电压，则端点A的电压值为+V1与SRD的向导通电压VSRD之和；设置IC，使端点B的电压小于端点A的电压，其中，端点B的电压值为恒流源电流IC与负载电阻RL的乘积与D3的正向导通电压VD之和，在本实施例中，则此时D2截止D3导通，输出端电压最终输出高电平ICRL；
[0046] 当输入端脉冲下降沿到来时，输入端电平不断降低至V-，使得D1优先导通，而此时端点A的电压不会立即下降，SRD先由导通状态变换为电荷驱散状态，当存储电荷被全部驱散时，SRD两端的阻抗阶跃性增大至反向截止的高阻态，即SRD进入完全截止状态，此时，端点A的电压阶跃至输入低电平V-、R1的压降VR1与D1的向导通电压VD之和，从而使得D2导通，D3的电流迅速减小到截止，负载RL的电压迅速下降至0，输出端输出下降沿整形脉冲波形。其中，输出端得到的快速下降沿幅度为，高电平ICRL与低电平0的差值ICRL，通过输出可以看出，只要通过控制恒流源的电流IC输出大小，即实现了下降沿幅度的控制。
[0047] 在本实施例中，通过选择合适的阶跃恢复二极管，整形后的脉冲幅度可达3V左右，上升、下降时间可以达到150ps以内。另外，本电路在输出脉冲幅度3V、脉冲频率2M时，电路对具体器件参数的设置是最苛刻的，此时要求快沿前端能够提供±5V，脉冲边沿小于1.5ns的高质量脉冲，防反射电阻设置为小于10欧姆，偏置电压+V1设置为+4V，恒流源电路设置为IC＝60mA。
[0048] 尽管上面对本发明说明性的具体实施方式进行了描述，以便于
本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的
权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
