技术领域
[0001] 本
发明涉及
电子技术领域，尤其涉及一种泄放电器残余电压的装置、方法及具有该装置的用电器。
背景技术
[0002]
家用电器上需要用到X2电容作为滤波使用，当电器从交流
电路中脱开时，电容器上的电荷没有及时放掉，很容易发生触电事故，所以电容器在脱离交流电源时，必须使用放电负载立刻将电容器上的剩余电量放掉。目前已有的家用电器残余电压放掉的方法，都是断开
电网时需要通过
硬件或
软件检测电网电压变化，检测掉电状态控制放电
开关接通负载电路放电，这种根据检测数据实施控制的方法比较繁琐，且耗费系统资源。
发明内容
[0003] 有鉴于此，本发明提供了一种泄放电器残余电压的装置，包括：至少一个开关,所述开关的一端与负载连接；所述开关的另一端与芯片IO 口连接，所述开关在所述电器断电时导通泄放残余电压。
[0004] 可选地，所述开关为
三极管；所述三极管的基极通过
电阻和/或上拉电阻与所述芯片IO口连接，发射极接地，集
电极与所述负载连接。
[0005] 可选地，所述开关为第二三极管；所述第二三极管的基极通过电阻和上拉电阻与所述第二芯片IO口连接，所述第二芯片IO口为开漏IO口。
[0006] 可选地，在电器断电时，通过所述第二芯片IO口输出高阻态，从而残余电压通过所述第二三级管的上拉电阻接通所述第二三极管，使所述电器泄放残余电压。
[0007] 可选地，在负载工作时，通过所述第二芯片IO口输出高电平控制所述第二三极管接通工作；在负载不工作时，通过所述第二芯片IO口输出低电平控制所述第二三极管关断。
[0008] 可选地，所述开关包括第一三极管；所述第一三极管的基极通过电阻与所述第一芯片IO口连接，所述第一芯片IO口为开漏IO口或普通IO 口。
[0009] 可选地，在负载工作时，通过所述第一芯片IO口输出高电平控制所述第一三极管接通工作，通过所述第二芯片IO口输出低电平控制所述第二三极管关掉；在负载不工作时，通过所述第一芯片IO口输出低电平控制所述第一三极管关断，通过所述第二芯片IO口输出低电平控制所述第二三极管关断。
[0010] 可选地，还包括所述三极管的集电极与负载电路连接；所述负载电路包括连接所述负载的插座和
二极管；所述连接所述负载的插座的一端与电源VCC相连接，另一端与所述三极管的集电极相连接；所述二极管的正极与所述三极管的集电极相连接，负极与所述电源VCC相连接。
[0011] 本发明另一方面还提供了一种用电器，具有以上任一项所述的泄放电器残余电压的装置。
[0012] 本发明又一方面还提供了一种泄放电器残余电压的方法，包括：设置至少一个开关,将所述开关的一端与负载连接；将所述开关的另一端与芯片IO口连接，所述开关在所述电器断电时导通泄放残余电压。
[0013] 可选地，所述开关为三极管；将所述三极管的基极通过电阻和/或上拉电阻与所述芯片IO口连接，发射极接地，集电极与所述负载连接。
[0014] 可选地，所述开关为第二三极管；将所述第二三极管的基极通过电阻和上拉电阻与所述第二芯片IO口连接，所述第二芯片IO口为开漏IO 口。
[0015] 可选地，在电器断电时，通过所述第二芯片IO口输出高阻态，从而残余电压通过所述第二三级管的上拉电阻接通所述第二三极管，使所述电器泄放残余电压。
[0016] 可选地，在负载工作时，通过所述第二芯片IO口输出高电平控制所述第二三极管接通工作；在负载不工作时，通过所述第二芯片IO口输出低电平控制所述第二三极管关断。
[0017] 可选地，所述开关包括第一三极管；将所述第一三极管的基极通过电阻与所述第一芯片IO口连接，所述第一芯片IO口为开漏IO口或普通 IO口。
[0018] 可选地，在负载工作时，通过所述第一芯片IO口输出高电平控制所述第一三极管接通工作，通过所述第二芯片IO口输出低电平控制所述第二三极管关掉；在负载不工作时，通过所述第一芯片IO口输出低电平控制所述第一三极管关断，通过所述第二芯片IO口输出低电平控制所述第二三极管关断。
[0019] 可选地，还包括所述三极管的集电极与负载电路连接；所述负载电路包括连接所述负载的插座和二极管；所述连接所述负载的插座的一端与电源VCC相连接，另一端与所述三极管的集电极相连接；所述二极管的正极与所述三极管的集电极相连接，负极与所述电源VCC相连接。
[0020] 本发明的提供的技术方案避免家用电器断开电网时需要通过硬件或软件检测电网电压变化，不用检测市电电压，不涉及软件控制处理，控制完全由硬件电路自动实现，节省了系统资源；且硬件电路设计巧妙，方案简单易行。
附图说明
[0021] 此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性
实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0022] 图1是本发明提供的泄放电器残余电压的装置的一种优选实施例的结构示意图；
[0023] 图2是本发明提供的泄放电器残余电压的装置的又一优选实施例的结构示意图；
[0024] 图3是本发明提供的泄放电器残余电压的方法的整体
框架图。
具体实施方式
[0025] 为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0026] 需要说明的是，本发明的
说明书和
权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何
变形，意图在于
覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0027] 本发明提供了一种泄放电器残余电压的装置。本发明的泄放电器残余电压的装置包括：至少一个开关,所述开关的一端与负载连接；所述开关的另一端与芯片IO口连接，所述开关在所述电器断电时导通泄放残余电压。本方案主要解决家用电器拔掉电源插头时，EMC(Electro Magnetic Compatibility，电磁兼容性)滤波X2电容残余电荷泄放问题。本方案为在正常工作时使用开关可以接通工作，在电器断开电网时通过开关接通负载或耗电器快速泄放交流电容的电荷。
[0028] 图1是本发明提供的泄放电器残余电压的装置的一种优选实施例的结构示意图。如图1所示，所述开关为三极管；所述三极管的基极通过电阻和/或上拉电阻与所述芯片IO口连接，发射极接地，集电极与负载电路4连接；图1中标号4所示的虚线框表示负载电路，所述负载电路4 包括连接所述负载的插座CN1和二极管D1；图1中的插座CN1连接负载，负载可包括
风扇等电器。所述负载的一端通过插座CN1与电源VCC端相连接，另一端通过插座CN1与所述三极管的集电极相连接；所述二极管 D1的正极与所述三极管的集电极相连接，负极与所述电源VCC端相连接。
[0029] 再参见图1，根据本发明泄放电器残余电压的装置的一种实施方式, 所述开关包括第一三极管Q1和第二三极管Q2；所述第一三极管Q1的基极通过电阻R2与所述第一芯片IO口1连接，所述第一芯片IO口1为开漏IO口或普通IO口；所述第二三极管Q2的基极通过上拉电阻R1与所述第二芯片IO口2连接，所述第二芯片IO口2为开漏IO口。上拉就是将不确定的
信号通过一个电阻钳位在高电平(如图1所示，高电平为5V)，电阻同时起限流作用。第一三极管Q1和第二三极管Q2的发射极接地，集电极与连接负载的插座CN1的一端和二极管D1的正极相连接。
[0030] 进一步，在负载工作时，通过所述第一芯片IO口1输出高电平控制所述第一三极管Q1接通工作；通过所述第二芯片IO口2输出低电平控制所述第二三极管Q2关掉。在负载待机时，通过所述第一芯片IO口1 输出低电平控制所述第一三极管Q1关断；通过所述第二芯片IO口2输出低电平控制所述第二三极管Q2关断。在电器断电时，通过所述第一芯片IO口1输出低电平控制所述第一三极管Q1关断；通过所述第二芯片 IO口2输出高阻态，从而残余电压通过所述第二三级管的上拉电阻接通所述第二三极管Q2，使所述电器泄放残余电压。
[0031] 本发明提供的技术方案，其优点在于使用芯片开漏口在掉电时的高阻态特性实现自动控制开关放电。开漏口的特性是：需要外部上拉电阻才能工作，芯片设置输出为低电平L时，IO口输出低电平L；输出为高电平H时，IO口输出高电平H，在芯片掉电低于复位电压时，IO口输出为高阻态。利用IO口输出低电平、高电平和高阻态，自动控制负载的工作、待机和放电状态。
[0032] 在以上实施例中，通过芯片开漏IO口实现开关自动控制，同时放电负载工作时使用一个开关，放电时使用另一个开关，根据需要可以使用多个开关。实际设计时根据具体的控制需要而确定所使用开关的个数，可以是一个开关，也可以是多个开关，不限于使用两个开关。以下是使用一个三极管实施控制的实施例。
[0033] 图2是本发明提供的泄放电器残余电压的装置的又一优选实施例的结构示意图。如图2所示，根据本发明泄放电器残余电压的装置的一种实施方式,所述开关为第二三极管Q2；所述第二三极管Q2的基极通过电阻R2和上拉电阻R1与所述第二芯片IO口2连接，所述第二芯片IO口2 为开漏IO口。所述第二三极管Q2的发射极接地，集电极与连接负载的插座CN1和二极管D1的正极相连接。图2中标号4所示的虚线框表示负载电路，负载电路包括连接负载的插座CN1和二极管D1。所述负载的一端通过插座CN1与电源VCC端相连接，另一端通过插座CN1与所述第二三极管Q2的集电极相连接；所述二极管D1的正极与所述第二三极管Q2 的集电极相连接，负极与所述电源VCC端相连接。
[0034] 进一步，在负载工作时，通过所述第二芯片IO口2输出高电平控制所述第二三极管Q2接通工作；在负载待机时，通过所述第二芯片IO口2 输出低电平控制所述第二三极管Q2关断；在电器断电时，通过所述第二芯片IO口2输出高阻态，从而残余电压通过所述第二三级管的上拉电阻接通所述第二三极管Q2，使所述电器泄放残余电压。
[0035] 本发明另一方面还提供了一种用电器，具有以上任一项所述的泄放电器残余电压的装置。
[0036] 本发明又一方面还提供了一种泄放电器残余电压的方法。图3是本发明提供的泄放电器残余电压的方法的整体框架图。如图3所示，本发明泄放电器残余电压的方法包括：步骤S110，设置至少一个开关,将所述开关的一端与负载连接；步骤S120，将所述开关的另一端与芯片IO口连接，所述开关在所述电器断电时导通泄放残余电压。
[0037] 根据本发明泄放电器残余电压的方法的一种实施方式,参见图1及图 2，所述开关为三极管；将所述三极管的基极通过电阻和/或上拉电阻与所述芯片IO口连接，发射极接地，集电极与负载电路4连接；所述负载电路4包括连接所述负载的插座CN1和二极管D1；将所述连接所述负载的插座CN1的一端与电源VCC端相连接，另一端与所述三极管的集电极相连接；将所述二极管D1的正极与所述三极管的集电极相连接，负极与所述电源VCC端相连接。
[0038] 根据本发明泄放电器残余电压的方法的一种实施方式,参见图1，所述开关包括第一三极管Q1和第二三极管Q2；将所述第一三极管Q1的基极通过电阻R2与所述第一芯片IO口1连接，所述第一芯片IO口1为开漏IO口或普通IO口；将所述第二三极管Q2的基极通过上拉电阻R1与所述第二芯片IO口2连接，所述第二芯片IO口2为开漏IO口。
[0039] 进一步,在负载工作时，通过所述第一芯片IO口1输出高电平控制所述第一三极管Q1接通工作；通过所述第二芯片IO口2输出低电平控制所述第二三极Q2管关掉；在负载待机时，通过所述第一芯片IO口1 输出低电平控制所述第一三极管Q1关断；通过所述第二芯片IO口2输出低电平控制所述第二三极管Q2关断；在电器断电时，通过所述第一芯片IO口1输出低电平控制所述第一三极管Q1关断；通过所述第二芯片 IO口2输出高阻态，从而残余电压通过所述第二三级管的上拉电阻接通所述第二三极管Q2，使所述电器泄放残余电压。
[0040] 根据本发明泄放电器残余电压的方法的另一种实施方式,参见图2，所述开关为第二三极管Q2；将所述第二三极管Q2的基极通过电阻R2和上拉电阻R1与所述第二芯片IO口2连接，所述第二芯片IO口2为开漏 IO口。
[0041] 进一步，在负载工作时，通过所述第二芯片IO口2输出高电平控制所述第二三极管Q2接通工作；在负载待机时，通过所述第二芯片IO口2 输出低电平控制所述第二三极管Q2关断；在电器断电时，通过所述第二芯片IO口2输出高阻态，从而残余电压通过所述第二三级管的上拉电阻接通所述第二三极管Q2，使所述电器泄放残余电压。
[0042] 本发明的提供的技术方案避免家用电器断开电网时需要通过硬件或软件检测电网电压变化，不用检测市电电压，不涉及软件控制处理，控制完全由硬件电路自动实现，节省了系统资源；且硬件电路设计巧妙，方案简单易行。
[0043] 本文中所描述的功能可在硬件、
固件或其任何组合中实施。其它实例及实施方案在本发明及所附权利要求书的范围及精神内。此外，各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
[0044] 在本
申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些
接口，单元或模
块的间接耦合或通信连接，可以是电性或其它的形式。
[0045] 所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为控制装置的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0046] 以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何
修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
