技术领域
[0001] 本
发明属于模拟CMOS集成
电路技术领域，具体涉及一种低噪声高电源抑制比的两级低压差线性稳压器，可用于为射频收发机中电路模
块提供低噪声的干净电源。
背景技术
[0002] 随着CMOS技术迅速向深亚微米发展，模拟电路和射频电路的电源
电压不断降低。这给射频和模拟电路的设计带来了新的挑战。其中一个主要的挑战是
电源电压的急剧下降，极大地限制了电压线性和动态范围，并增加了电路的电源纹波灵敏度。随着射频芯片供电电压的降低，噪声、纹波和电源上的交叉耦合开始在SoC的噪声预算中起主导作用。具体来说，
频率综合器的
相位噪声、
温度补偿
晶体振荡器的参考噪声、低噪声
放大器和
混频器噪声系数以及功放的相邻信道要求受电源噪声和激励的影响较大，这些噪声无法用简单的旁路电容滤除，因为旁路电容会与邦定电感产生一个噪声峰值，从而造成更严重的问题。因此，一个低噪声的电压源对SoC电路的良好性能表现极为重要。
[0003] 由于市场对于这种高性能低压差线性稳压器的需求不断增加，近年来很多研究提出了很多结构和方法来改善稳压器的性能，但是真正做到全片内集成、且能同时满足射频收发机中所需要的低噪声、高电源抑制比的低压差线性稳压器却很少。
发明内容
[0004] 本发明的目的在于提供一种具有低输出噪声、高电源抑制比的低压差线性稳压器。
[0005] 本发明提供的低噪声高电源抑制比低压差线性稳压器，是以一个高电源抑制比的低压差线性稳压器101和一个低噪声低压差线性稳压器201级联而成的两级低压差线性稳压器；在1.8V电源电压VDD下，高电源抑制比的低压差线性稳压器101为低噪声的低压差线性稳压器201提供1.4V的零温度系数电源电压VDD1；两者级联实现一个低噪声高电源抑制比的两级低压差线性稳压器，并输出一个600mV的零温度系数电压Vout。
[0006] 具体地，本发明提供的低噪声高电源抑制比低压差线性稳压器，所述高电源抑制比的低压差线性稳压器101由一个高电源抑制比的带隙基准电压源102和一个高电源抑制比低压差线性稳压器主体电路103组成；低噪声低压差线性稳压器201由一个低噪声带隙基准电压源202和一个低噪声低压差线性稳压器主体电路203组成；其中，在1.8V电源电压VDD下，高电源抑制比带隙基准电压源102为低压差线性稳压器主体电路103提供600mV的基准电压VREF1；低压差线性稳压器101的1.4V
输出电压VDD1作为下级低噪声低压差线性稳压器201的电源电压，低噪声带隙基准电压源202为低噪声低压差线性稳压器主体电路203提供
600mV的基准电压VREF2，最终两级低压差线性稳压器输出600mV的零温度系数电压Vout。
[0007] 本发明中，所述高电源抑制比带隙基准电压源102采用Banba结构，参见图2所示。主要由
启动电路、误差放大器、
偏置电路、核心电路及RC滤波网络五部分组成。其中，所述核心电路采用Banba架构，实现600mV的输出电压VREF1；所述误差放大器采用对称性OTA结构，利用运放本身的低电源抑制比和较大增益来提高带隙基准电压源的电源抑制比；所述偏置电路由一个NMOS
电流镜和五个级联的晶体管PMOS构成，其中五个PMOS栅极连在一起，
电流镜确定的源
漏电流使得级联PMOS管栅极电压固定，以此作为偏置电压；所述启动电路中通过两个晶体管MP1、MP2、电容C1与电源电压的互动来完成整个电路的开启，电路开启后启动电路不工作；所述RC滤波网络接在带隙基准电压源输出端，以此滤去高频噪声，同时提高高频处的电源抑制比。
[0008] 本发明中，所述高电源抑制比低压差线性稳压器主体电路103参见图3所示，其在传统无片外电容低压差线性稳压器结构的
基础上增加了电源波纹衬底注入技术，以此显著提高电源抑制比。主要由误差放大器、功率管、反馈
电阻网络、电源波纹提取电路、电源波纹放大电路及负载电流检测电路五部分组成。其中，所述误差放大器采用折叠型共源共栅放大器结构，以较高的低频增益来获得电路低频时较好的电源抑制比性能；所述功率管采用PMOS以获得较低的压降；所述电源波纹提取电路为电源波纹放大电路提供带有电源噪声的正向输入电压和无噪声的干净负向输入电压；所述电源波纹放大电路由宽带运放EAFF和一个电阻反馈网络构成，其中宽带运放为两级运放，第一级为折叠共源共栅放大器，第二级为共源放大器，之后接入源跟随器，以此大大降低输出阻抗并把输出极点推向高频，且其反馈电阻网络中采用MOS管作为可变电阻，由负载电流检测电路控制其阻值，从而动态控制电源波纹放大系数K的值，将电源波纹放大后注入功率管的衬底；所述负载电流检测电路利用检测电流控制电源波纹放大电路中可控电阻R2a的电阻值，从而动态控制电源波纹放大系数，以此保证电路在不同的负载电流下电源抑制比均有较大带宽。
[0009] 本发明中，所述低噪声带隙基准电压源202参见图4所示。主要由启动电路、误差放大器、核心电路三部分组成；其中，所述启动电路中通过MPS1、MNS1、MNS2与电源电压的互动来完成整个电路的开启，电路开启后启动电路不工作；所述误差放大器采用差分对结构；所述核心电路中级联MOS管处于饱和区的栅极电压可作为零温度系数基准电压，通过
运算放大器的两输入
节点电位差钳制作用，利用电阻分压作用可实现600mV零温度系数电压输出VREF2。
[0010] 本发明中，所述低噪声低压差线性稳压器主体电路203参见图5所示。主要由误差放大器、RC滤波电路、功率管三部分组成，相比于传统的低压差线性稳压器结构，其取消了反馈电阻网络，直接将NMOS功率管漏极与误差放大器相连，从而避免了前级202的输出噪声与电路中误差放大器的等效参考输入噪声的闭环增益放大，同时也减少了来自反馈电阻本身的噪声。所述功率管采用NMOS以获得较高的环路
稳定性，同时为了减小压降，选择耗尽管作为NMOS功率管；所述误差放大器采用B型运放，以配合NMOS功率管得到电路较好的电源抑制比性能，同时误差放大器采用折叠型共源共栅结构；所述RC滤波网络构成低通
滤波器，误差放大器输出级直接接入滤波网络，滤波网络输出再与NMOS功率管栅极相连，以此滤掉电路环路带宽外的噪声，同时滤波电容还采用MOS电容与MOM电容层叠的画法以减小版图面积。
[0011] 本发明中，102采用Banba架构，在1.8V电源电压VDD下为103提供600mV的基准电压VREF1。103在传统无片外电容低压差线性稳压器结构的基础上加入电源波纹衬底注入技术，从而显著提高低压差线性稳压器的电源抑制比，且此电路为下级202和203提供1.4V的零温度系数电源电压VDD1。202架构利用MOS管处在饱和区的零温度系数点的栅极电压作为输出电压，大大降低输出噪声的同时为203提供600mV的基准电压VREF2。203利用NMOS作为功率管以提高电路稳定性，同时将
输出节点直接与误差放大器相连，取消反馈电阻网络从而实现极低输出噪声。
附图说明
[0013] 图2为本发明的高电源抑制比带隙基准电压源102的结构示意图。
[0014] 图3为本发明的高电源抑制比低压差线性稳压器主体电路103的结构示意图。
[0015] 图4为本发明的低噪声带隙基准电压源202的结构示意图。
[0016] 图5为本发明的低噪声低压差线性稳压器主体电路203的结构示意图。
[0017] 图6为本发明的高电源抑制比低压差线性稳压器主体电路103电源波纹提取电路结构示意图。
[0018] 图7为本发明的高电源抑制比低压差线性稳压器主体电路103电源波纹放大电路和负载电流检查电路结构示意图。
[0019] 图8为本发明的高电源抑制比低压差线性稳压器101在TT工艺
角与25mA 负载电流下有无电源波纹衬底注入电路（SRC）电源抑制特性的比较。
[0020] 图9为本发明的两级低压差线性稳压器在负载电流为25mA时在不同温度工艺角下的电源抑制比。
[0021] 图10为本发明的两级低压差线性稳压器电源抑制比200次mc仿真。
[0022] 图11为本发明的两级低压差线性稳压器在负载电流为25mA时在TT工艺角下的输出噪声
频谱图。
具体实施方式
[0023] 如图2所示，为本发明的高电源抑制比带隙基准电压源102的具体结构，主要由启动电路、误差放大器、偏置电路、核心电路及RC滤波五部分组成。所述启动电路由两个晶体管MP1、MP2 和电容C1 构成；其中MP1源极接入电源电压VDD；MP1漏极与C1一端和MP2栅极相接；MP1栅极与MP2源极相接，同时与误差放大器中MP3栅极相接；C1另一端接地。电路刚刚上电时MP2栅极的电压为0，MP2 导通，将运放电流源以及Bandgap 核心电路的PMOS 电流镜的栅极拉低，此时电流逐渐增大并且使PNP 管导通，电路开始启动；MP1 检测到电路启动后也开始导通给电容C1 充电直至电源电压，此时MP1 与MP2 关断（MP1 位于深
三极管区，MP2 处于截止区），启动电路不工作。所述误差放大器采用对称性OTA结构；其中MP3源极接电源电压VDD，栅极与MP7漏极相接，漏极与MP8、MP9源极相接；MP4源极接电源电压VDD，漏极与MP5源极相接；MP6源极接电源电压VDD，漏极与MP7源极相接；MP4与MP6栅极相接，并与MP5漏极相接；MP5与MP7栅极相接并由偏置电路提供偏置电压；MP7漏极作为误差放大器输出端；MP8栅极作为负向输入电压端，漏极与MN1漏极相接；MP9栅极作为正向输入电压端，漏极与MN3漏极相接；MN1栅极与漏极相接，同时并与MN2栅极相接，源极接地；MN3栅极与漏极相接，同时并与MN4栅极相接，源极接地；MN2源极接地，漏极与MP5漏极相接；MN4源极接地，漏极与MP7漏极相接；C2一端与MP7漏极相接，另一端接地。全对称结构使得误差放大器的失调电压较小。误差放大器本身的低电源抑制比及提高增益的共源共栅结构有助于提高整个带隙基准电压源的电源抑制比。所述偏置电路中MP14源极接电源电压VDD，漏极接MP13源极；MP13漏极接MP12源极；MP12漏极接MP11源极；MP11漏极接MP10源极；MP10、MP11、MP12、MP13、MP14五管栅极连在一起，与MP10漏极相连后接入MP7栅极作为偏置电压；MN6源极接地，漏极与MP10漏极相接，栅极与MN5栅极相接；MN5源极接地，漏极与栅极相接后再与MP15漏极相接；
MP15源极接电源电压VDD，栅极与MP3栅极相接。所述核心电路采用Banba结构；其中MP16源极接电源电压VDD，栅极接MP3栅极，漏极与MP17源极相接；MP18源极接电源电压VDD，栅极接MP3栅极，漏极与MP19源极相接；MP20源极接电源电压VDD，栅极接MP3栅极，漏极与MP21源极相接；MP17栅极与MP7栅极相接，漏极与Q1发射级相接；R2a一端接地，另一端接Q1发射极；Q1发射极与误差放大器负向输出端口相接，集
电极接地，基极与Q2基极相接后接地；MP19栅极与MP7栅极相接，漏极接误差放大器正向输入端口；R1一端口与MP19漏极相接，另一端口与Q2发射极相接；R2b一端与MP19漏极相接，另一端接地；Q2集电极接地；MP20源极接电源电压VDD，栅极与MP3栅极相接，漏极与MP21源极相接；MP21栅极与MP7栅极相接，漏极与R3一端相接，同时也与R4一端相接；R3另一端接地；所述滤波网络中R4另一端与C3一端相接，且此节点作为VREF1输出节点；C3另一端接地。电路中PMOS电流镜对噪声贡献较大，因而适当增大电流镜的栅长L，减小栅宽W 来降低
沟道热噪声，PMOS 的面积WL也取得大一些来减小1/f 噪声和电流镜的失配。同时对于环路带宽以外的噪声，Bandgap 输出端接了RC 滤波电路，将高频噪声滤去。
[0024] 如图3所示，为本发明的高电源抑制比低压差线性稳压器主体电路103，其在传统的无片外电容低压差线性稳压器结构的基础上增加了电源波纹衬底注入技术，主要由误差放大器、功率管、反馈电阻网络、电源波纹提取电路、电源波纹放大电路及负载电流检测电路五部分组成。所述误差放大器负向输入端口接入带隙基准电压源提供的600mV电压VREF1；正向输入端口与反馈电阻网络Rfb2不接地端相接；输出端与功率管MP栅极相接；其采用折叠型共源共栅放大器结构，以较高的低频增益来获得低压差线性稳压器低频时较好的电源抑制比性能。所述功率管MP源极接电源电压VDD，漏极与Rfb1一端相接，此节点作为VDD1电压输出节点；所说电阻反馈网络由Rfb1和Rfb2组成，其中Rfb1一端接MP漏极，另一端与Rfb2一端相接；Rfb2另一端接地。所述电源波纹提取电路为宽带运放EAFF以电源电压VDD作为输入电压，向电源波纹放大电路提供带有电源噪声的正向输入电压V1和无噪声的干净负向输入电压V2。所述电源波纹放大电路由宽带运放EAFF和一个电阻反馈网络构成，宽带运放正向输入端口接入V1，负向输入端口接入V2；电阻反馈网络中R2一端接V2，一端接R2a；R2a另一端接宽带运放输出端口；电路将电源波纹放大后注入功率管MP的衬底。负载电流检测电路利用检测电流控制电源波纹放大电路中可控电阻R2a的电阻值，动态控制电源波纹系数值，从而保证低压差线性稳压器在不同的负载电流下电源抑制比均有较大带宽。
[0025] 如图4所示，为本发明的低噪声带隙基准电压源202的具体结构。主要由启动电路，误差放大器，核心电路三部分组成。所述启动电路中MPS1源极接电源电压VDD1，栅极接地，漏极与MNS1漏极相接；MNS1源极接地，栅极接误差放大器负向输入端口；MNS2栅极与MPS1漏极相接，源极接地，漏极与误差放大器中MP2漏极相接。所述误差放大器中MP1源极接电源电压VDD1，栅极与MP2栅极相接，漏极与栅极相接的同时再接MN1漏极；MN1栅极作为误差放大器正向输入端口，源极与MN3漏极相接；MP2源极接电源电压VDD1，漏极与MN2漏极相接；MN2栅极作为误差放大器负向输入端口，源极与MN3漏极相接；MN3源极接地，栅极外接偏置电压。所述核心电路中MP3源极接电源电压VDD1，栅极接MP4栅极，漏极与R1一端相接，此节点也接入误差放大器正向输入端口；R1另一端接地；RC+一端与MP3漏极相接，另一端接CC+；CC+另一端接地；MP4源极接电源电压VDD1，漏极与RC-一端相接，此节点也接入误差放大器负向输入端口；RC-另一端接CC-；CC-另一端接地；MNX1源极接地，漏极与MNX2源极相接；MNX2漏极与MNX3源极相接；MNX3漏极与MNX4源极相接；MNX1、MNX2、MNX3、MNX4四管栅极互联并接入误差放大器负向输入端口；MNX4漏极与R2b一端相接；R2b另一端与R2a一端相接，且此节点作为VREF2电压输出端口；R2a另一端与MNX4栅极相接。电路通过调整R1的阻值使得MNX位于ZTC点即零温度系数点处，同时通过调节R2的阻值分配来调整电路输出电压。电路中误差放大器较低的电源抑制比有利于增加整个电路的电源抑制比。对于电路启动问题，电源刚上电时，X 与Y点电压为0，电路的MP3 与MP4 没有电流流过，栅极电压为电源电压，此时MPS1栅极接地导通，而MNS1 关断，流过MPS1 的电流使MNS2 的栅极电压升高，MNS2导通下拉MP3 与MP4 的栅极电压，使MP3 与MP4 导通，此时电路开始启动，X 与Y 点电压升高，此时MNS1 导通使得MNS2 关断，启动电路停止工作。
[0026] 如图5所示，为本发明的低噪声低压差线性稳压器主体电路203的具体结构。主要由误差放大器、RC滤波网络、功率管三部分组成。所述误差放大器中M1栅极接入带隙基准电源输出电压VREF2，源极与M3漏极相接，漏极与M10漏极相接；M2源极与M3漏极相接，漏极与M11漏极相接，栅极接M12漏极，且此节点也作为电路Vout电压输出节点；M3源极接电源电压VDD1，栅极与M4栅极相接；M4源极接电源电压VDD1，漏极接M6源极；M5源极接电源电压VDD1，栅极接M4栅极，漏极接M7源极；M6栅极接M7栅极，漏极接M8漏极；M7漏极接M9漏极；M8漏极接M10栅极，源极接M10漏极；M9栅极接M8栅极，源极接M11漏极；M10栅极与M11栅极相接，源极接地；M11源极接地。所述RC滤波网络中R一端与M7漏极相接，另一端接C一端，同时此端也与M12栅极相接；C另一端接地。所述功率管M12漏极接电源电压VDD1，源极接M2栅极，同时此节点也作为Vout电压输出节点。电路采用NMOS 作为功率管，为了减小压差，功率管选择耗尽管。对于NMOS功率管，输出构成一个
源极跟随器，输出阻抗极低，因电路只有一个低频极点位于误差放大器输出端，稳定性较高。误差放大器的输出端接RC低通滤波电路，之后再与功率管栅极相连，以此滤掉环路带宽外的噪声。取消掉反馈电阻网络后，202的输出噪声与电路误差放大器的等效参考输入噪声没有经过闭环增益放大，而且还减少了来自反馈电阻本身的噪声。
[0027] 如图6所示，为本发明的高电源抑制比低压差线性稳压器主体电路103中电源波纹提取电路结构示意图。电路中M1栅极与漏极接电源电压VDD，源极接M2漏极，同时此节点也作为V1电压输出节点；M2栅极外接偏置电压，源极接地；M3栅极与源极接地，漏极接M7漏极；M4源极、漏极与衬底均接地，栅极接C一端；C另一端接地；M5栅极接M2栅极，源极接地，漏极接M6源极，同时此节点也作为V2电压输出节点；M6栅极接M8漏极，同时与M4栅极相接，漏极接电源电压VDD；M8栅极接M7栅极，源极接电源电压VDD；M7栅极接M3漏极，源极接电源电压VDD。为避免宽带运放EAFF的输出支路的PMOS的VDS=0，管子关断，运放的输出不能工作于电源电平。同时这个电压不能低于电源电压1.8V 太多，否则会打开PMOS 功率管的体
二极管，击穿管子。因而电源波纹提取电路将电源电平移到1.5V 附近。M1, M2 选择耗尽管，以得到幅度不大的电平移动，约为0.3V。M2栅极接入低通RC滤波器，将电源噪声滤掉，为宽带运放的负输入端提供一个与上述有电源噪声的直流电平相等的无噪声直流电平。
[0028] 如图7所示，为本发明的高电源抑制比低压差线性稳压器主体电路103的电源波纹放大电路和负载电流检查电路结构示意图。电路中EAFF正向输入端口接V1，负向输入端口接R1一端，输出端口接MP0衬底；R1另一端接V2；R2一端接EAFF负向输入端口，另一端接MP3漏极；MP3栅极接MP2漏极，源极接EAFF输出端口；MP0源极接电源电压VDD，栅极接MP1栅极，漏极接负载，此节点作为VDD1电压输出节点；MP1源极接电源电压VDD，衬底接V1，漏极接MP2源极，同时接EA1负向输入端口；MP2栅极接EA1输出端口，漏极接R3；R3另一端接地；EA1正向输入端口接输出电压VDD1。对于电源波纹放大电路，电源噪声Vn=V1-V2，运放与电阻反馈网络构成同向放大器，将电源波纹放大后注入功率管的衬底。对于负载电流检查电路，MP0为功率管，MP1栅极功率管的栅极，EA1的
负反馈作用使得Y点与LDO的输出点电压相等，而MP1的衬底连接了V1 节点，流过MP0和MP1的电流比值只和它们宽长比的比值有关。为了减小静态电流，MP0和MP1的宽长比的比值取1000，这里的可变电阻采用的是工作于深三极管区的PMOS来实现，随着负载电流增大，节点X的电压也会增大，MP3的栅源电压VGS3减小，等效电阻增大，此时电源波纹放大系数增大，从而实现了电源波纹放大系数随负载电流变化的动态调整，保证低压差线性稳压器在不同负载电流下都具有较宽带宽的电源抑制比。
[0029] 图8为高电源抑制比低压差线性稳压器201在TT工艺角与25mA 负载电流下有无电源波纹衬底注入电路（SRC）电源抑制特性的比较，可以看出增加了SRC 电路以后PSRR 的带宽大大增加了，SRC 电路将1MHz 处的PSRR 提高了大约41dB。
[0030] 图9为本发明的两级低压差线性稳压器在负载电流为25mA时在不同温度工艺角下的电源抑制比。
[0031] 图10为本发明的两级低压差线性稳压器电源抑制比200次蒙特卡洛仿真。仿真结果表明任何情况下，两级LDO 的PSRR>60dB@1MHz。
[0032] 图11为本发明的两级低压差线性稳压器在负载电流为25mA时在TT工艺角下的输出噪声频谱图。Noise_Typical下在100kHz处的点噪为1.45nV/√Hz，1MHz处的点噪为0.7nV/√Hz，Noise_Worst下在100kHz处的点噪为1.58nV/√Hz，1MHz处的点噪为0.8nV/√Hz。
[0033] 从以上仿真结果可以看出，本两级低压差线性稳压器在具体实施
力下具有优良的电源抑制比和输出噪声性能，体现出本发明的优势。
